1.一种CMOS制造方法，包括步骤：
刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；
在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；
在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；
去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；
去除第一区域中第一鳍片的一部分，留下与第一鳍片沿第二方向等宽的第一开口；
在第一开口中外延生长第一沟道层；
去除第二区域中第二鳍片的一部分，留下与第二鳍片沿第二方向等宽的第二开口；
在第二开口中外延生长第二沟道层；
在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。
2.如权利要求1的方法，其中，外延生长第一或第二沟道层之前进一步包括，分别外延生长第一或第二缓冲层；优选地，第一或第二缓冲层的晶格常数分别介于衬底与第一或第二沟道层之间。
3.如权利要求1的方法，其中，第一沟道层和/或第二沟道层的载流子迁移率高于衬底；任选地，第一沟道层与第二沟道层材质不同；优选地，第一沟道层和/或第二沟道层的材质为Ge、SiGe、SiC、SiGeC、III-V族化合物半导体、II-VII族化合物半导体的任一种及其组合。
4.如权利要求1的方法，其中，源漏区包括源漏延伸区、源漏重掺杂区、抬升源漏区的至少一个。
5.如权利要求1的方法，其中，形成源漏区之后进一步包括，在衬底上形成层间介质层；任选地，去除伪栅极堆叠在层间介质层中留下栅极开口。
6.如权利要求1的方法，其中，外延生长第一或第二沟道层之前进一步包括，在第二或第一区域中形成外延阻挡层。
7.如权利要求6的方法，其中，外延阻挡层的材料为氧化硅、氮化硅、氮氧化硅、多晶硅、非晶硅、DLC、ta-C、光刻胶的任一种及其组合。
8.如权利要求6的方法，其中，外延生长第一或第二沟道层之后进一步包括，选择性刻蚀去除外延阻挡层。
9.如权利要求2的方法，其中，外延生长第二沟道层之后进一步包括，将第一和/或第二缓冲层完全或部分地转变为绝缘层。
10.如权利要求2的方法，其中，第一、第二缓冲层的导电类型与源漏区相反。