技术总结
一种CMOS制造方法，包括：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。依照本发明CMOS制作方法，分步选择性外延不同材料高迁移率沟道层，低成本高效率提高器件载流子迁移率和驱动能力。
技术研发人员：殷华湘;秦长亮;王桂磊;邓震;朱慧珑
受保护的技术使用者：中国科学院微电子研究所
技术研发日：2015.09.28
技术公布日：2019.06.11