偏置绝缘体上硅(SOI)衬底以增大耗尽区域的制作方法

本公开一般涉及电子装置，并且更具体涉及半导体器件。

背景技术：

高阻的硅衬底可以用于制造大信号射频(RF)设备，诸如天线阻抗匹配和调谐电路。例如，使用高欧姆硅衬底的技术的示例包括绝缘体上硅(SOI)、集成无源器件(IPD)和一些微机电系统(MEMS)器件。

高欧姆硅衬底通过降低衬底中的载流子密度来减少衬底中的非线性传导和电抗。此外，在某种程度上已经解决了在高欧姆衬底上的表面传导的问题。这可以通过各种衬底处理步骤完成，包括，例如，高剂量离子注入和/或富陷阱层或非晶硅层的沉积。在所有的这些方法中，在材料的表面的费米能级大致被钉扎在中间带隙。

在衬底的主体中，费米能级由在体衬底中存在的残留的掺杂水平确定。衬底的表面和主体之间的电势差将导致在体衬底的表面上形成的表面耗尽层。通常，对于1kOhm*cm的衬底，衬底表面和体衬底之间的内建电压差大约是170mV，这导致大约4μm厚的表面耗尽层。内建电压由在衬底的顶部处的费米能级和衬底的主体的费米能级的中间带隙钉扎之间的费米能级的差所导致。正是表面传导的抑制和产生的耗尽层的组合提供了上文提及的衬底处理方法对线性度的改善。

然而，这些现有技术被限制在衬底的表面并且具有缺点。

附图说明

在附图中，除非另有说明，相同的附图标记贯穿各种视图指示相同的部分。对于具有诸如“102a”或“102b”的字母字符指定的附图标记，字母字符指定可以区分在相同的附图中出现的两个相同的部分或元件。当旨在使附图标记涵盖所有的附图中具有相同的附图标记的所有部分时，附图标记的字母字符指定可以被省略。

图1是可以实施本公开的示例性技术的无线通信设备的框图。

图2是示出包括射频(RF)前端的图1的部件的框图。

图3A是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的示例性实施例的示意图。

图3B是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。

图4A和图4B是图示使用偏置电压增大耗尽层的示例性实施例的图。

图5是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。

图6是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。

图7是示出包括半导体器件的用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。

图8是示出图7的最上面的器件层的表面的平面图。

图9A是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。

图9B是示出用于偏置绝缘体上硅衬底以增大图9A的耗尽区域的系统的示例性实施例的平面图的示意图。

图10是示出用于偏置绝缘体上硅衬底以增大耗尽区域的方法的示例性实施例的流程图。

具体实施方式

词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必须被解释为优于或胜过其他方面。

在本描述中，术语“应用”也可包括具有可执行内容(诸如对象代码、脚本、字节码、标记语言文件和补丁)的文件。此外，本文中引述的“应用”也可包括本质上不可执行的文件，诸如可能需要打开的文档或需要访问的其他数据文件。

术语“内容”也可包括具有可执行内容(诸如对象代码、脚本、字节码、标记语言文件和补丁)的文件。此外，本文中引述的“内容”也可包括本质上不可执行的文件，诸如可能需要打开的文档或需要访问的其他数据文件。

如本文所使用的，术语“耗尽层”和“耗尽区域”被用来描述导电的、掺杂的半导体材料内的绝缘区域，其中移动电荷载流子已经扩散出该区域或已经被电场驱赶出该区域。在耗尽区域中剩下的元素只有电离的失主或受主杂质。一般，术语“耗尽层”用于在二维的意义上定义“耗尽层宽度”，并且术语“耗尽区域”用于在三维的意义上定义“耗尽区域体积”并且耗尽区域可以包括耗尽层。

本公开的示例性实施例指向偏置SOI衬底以增大耗尽区域。在示例性实施例中，偏置SOI衬底可以在远离衬底的表面的体衬底中生成并且增大耗尽区域。该耗尽区域有助于线性化在在耗尽区域之上的衬底的表面上的制造的RF设备的性能。

在下文的描述中，掺杂水平和掺杂极性可能取决于多种不同的实施因素并且可以与所描述的掺杂水平和掺杂极性进行交换。例如，N型材料层可以与P型材料层交换，同时N型材料层与P型材料层交换。

图1示出了可以实施本公开的示例性技术的无线通信设备100的框图。图1示出了收发器100的示例。通常，可以由放大器、滤波器、上变频器、下变频器等的一个或多个级来执行对在发射器和接收器中信号的调节。这些电路块可以不同于图1中所示的配置而布置。此外，图1中未示出的其他电路块也可以用于调节发射器和接收器中的信号。除非另外指出，图1中或者附图中任何其他图中的任何信号可以是单端的或者差分的。图1中一些电路块也可以被省略。

在图1中所示的示例中，无线设备100包括收发器120和数据处理器110。数据处理器110可以包括存储器(未示出)以存储数据和程序代码，并且一般可以包括模拟和数字处理元件。收发器120包括支持双向通信的发射器130和接收器150。通常，无线设备100可以包括任意数目的发射器和/或接收器以用于任意数目的通信系统和频带。收发器120的全部或一部分可以被实施在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。

发射器或接收器可以采用超外差架构或直接转换架构而实施。在超外差架构中，在多个级中在射频(RF)和基带之间对信号频率转换，例如在一个级中从RF至中间频率(IF)，并且随后在另一级中从IF至基带以用于接收器。在直接转换架构中，在一个级中在RF和基带之间对信号频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同需求。在图1中所示的示例中，发射器130和接收器150利用直接转换架构实施。

在发射路径中，数据处理器110处理待发射的数据并且向发射器130提供同相(I)和正交(Q)模拟输出信号。在示例性实施例中，数据处理器110包括用于将由数据处理器110所产生的数字信号转换为I和Q模拟输出信号(例如，I和Q输出电流)以用于进一步处理的数模转换器(DAC)114a和114b。

在发射器130内，低通滤波器132a和132b分别对I和Q模拟输出信号滤波以移除由之前的数模转换引起的不希望的图像。放大器(Amp)134a和134b分别放大来自低通滤波器132a和132b的信号，并且提供I和Q基带信号。上变频器140利用来自TX LO信号发生器190的I和Q发射(TX)本地振荡器(LO)信号来对I和Q基带信号上变频，并且提供上变频的信号。滤波器142对上变频信号滤波以移除由频率上变频引起的不希望图像以及在接收频带中的噪声。功率放大器(PA)144放大来自滤波器142的信号以获得所需的输出功率级并且提供发射RF信号。发射RF信号路由通过双工器或开关146以及调谐模块147并且经由天线148而发射。

在接收路径中，天线148接收通信信号并且提供所接收的RF信号，其路由通过调谐模块147、通过双工器或开关146并且提供至低噪声放大器(LNA)152。双工器146被设计用于采用特定的RX至TX双工器频率间隔而操作，以使得RX信号与TX信号隔离。接收到的RF信号由LNA 152放大并且由滤波器154滤波以获得所需的RF输入信号。下变频混频器161a和161b将滤波器154的输出与来自RX LO信号发生器180的I和Q接收(RX)LO信号(也即LO_I和LO_Q)混合以产生I和Q基带信号。I和Q基带信号由放大器162a和162b放大，并且进一步由低通滤波器164a和164b滤波以获得I和Q模拟输入信号，其提供至数据处理器110。在所示的示例性实施例中，数据处理器110包括用于将模拟输入信号转换为数字信号以进一步由数据处理器110处理的模数转换器(ADC)116a和116b。

在图1中，TX LO信号发生器190产生用于频率上变频的I和Q TX LO信号，而RX LO信号发生器180产生用于频率下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。锁相环(PLL)192从数据处理器110接收时序信号并且产生用于调整来自LO信号发生器190的TX LO信号的频率和/或相位的控制信号。类似地，PLL 182从数据处理器110接收时序信息并且产生用于调节来自LO信号发生器180的RX LO信号的频率和/或相位的控制信号。

图2是示出包括射频(RF)前端的图1的部件的框图。在示例性实施例中，RF前端200包括耦合到双工器或开关246的功率放大器244和低噪声放大器252。双工器或开关246耦合到调谐模块247。调谐模块247耦合到天线248。可以实施本公开的示例性实施例来制造调谐模块247的至少一部分。一般，调谐模块247被设计成将功率放大器244的阻抗与天线248的阻抗匹配，由此最优化发射功率。在一些通信标准中，可能在谐波相关的频率处发生同时的发射和接收。例如，箭头205指示Tx f0的发射频率并且箭头210指示RX 3f0的接收频率，RX 3f0是发射频率Tx f0的三次谐波。使用箭头215示出的三阶谐波失真H3可能通过调谐模块247出现。因此，为了最小化该失真，需要最小化调谐模块247中的非线性度。

图3A是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的示例性实施例的示意图。在示例性的实施例中，系统300包括绝缘体上硅(SOI)衬底301，其具有体Si层302、掩埋氧化物层304和硅器件层305。体Si 302也可以被称为“承载(handle)晶圆”。在示例性实施例中，体Si 302可以是p型(P)掺杂的材料。根据本领域公知的技术，可以在体Si 302的表面上形成掩埋氧化物层304并且在掩埋氧化物层之上形成硅器件层305。在示例性实施例中，掩埋氧化物层304的厚度的范围可以从大约400纳米(nm)厚到大约1000nm厚，并且硅器件层305的厚度的范围可以从大约50纳米(nm)厚到大约1000nm厚。基于多种因素(例如，包括在掩埋氧化物层304上方的Si器件层305中形成的器件与体Si 302之间所需的隔离量)确定掩埋氧化物层304的厚度以及硅器件层305的厚度。

在示例性实施例中，衬底抽头312和314可以形成在Si器件层305和掩埋氧化物层304中，一直到体Si 302的表面303。在示例性实施例中，可以通过刻蚀、钻孔或其他技术在Si器件层305和掩埋氧化物层304中形成一直到体Si 302的表面303的开口。然后，可以使用导电材料填充开口以形成衬底抽头312和314。可以用来形成衬底抽头312和314的导电材料例如包括金属(诸如，铝、铜、铬、钨、钛或其他金属或金属合金)或硅或多晶硅材料。硅或多晶硅可以是未掺杂的或掺杂的。

在示例性实施例中，衬底抽头312和314与体Si 302之间的电连接可以通过产生任意形式的整流接触形成，诸如，例如，隧穿接触、肖特基接触或本领域技术人员公知的任意其他类型的整流接触。整流接触是一种使在接触的附近在体Si 302中产生初始耗尽区域307的接触。备选地，在示例性实施例中，可以使用N掺杂的半导体材料(诸如，硅或多晶硅)在衬底抽头314和P型体Si 302之间产生PN结来形成整流接触。

在示例性实施例中，衬底抽头312连接到电接触322，并且衬底抽头314连接到电接触324。在示例性实施例中，电接触322和324可以是可以形成在Si器件层305上方的金属层(未示出)的一部分。电压源332通过连接334耦合到电接触322并且通过连接336耦合到电接触324。

在示例性实施例中，电压源332能够使衬底抽头312和衬底抽头314之间产生电势差，这导致在衬底抽头312和衬底抽头314之间的体Si 302中形成增大的耗尽区域350。以该方式，衬底抽头312和衬底抽头314之间的体Si 302被电偏置以在体Si 302中产生增大的耗尽区域350。在示例性实施例中，当衬底抽头312或314的金属与衬底P材料接触时，形成初始耗尽区域307和308，由此通过在衬底抽头312和体Si 302之间以及在衬底抽头314和体Si 302之间的整流接触形成初始耗尽区域307和308。在示例性实施例中，电偏置衬底抽头312和衬底抽头314增大初始耗尽区域307和308中的一个，以形成增大的耗尽区域350。

在示例性实施例中，可以使用与体Si 302产生整流接触的金属或金属合金材料来形成衬底抽头312和衬底抽头314。由电压源332施加的电压的极性将确定增大的耗尽区域350将在两个衬底抽头312和314中的哪个处扩大。在示例性实施例中，向衬底抽头314施加(+)电压并且向衬底抽头312施加(-)电压以便增大的耗尽区域350在衬底抽头314附近扩展。

由电压源332施加的偏置电压可以被调整，该偏置电压与衬底抽头314和体Si 302之间的费米能级(Ef)的差一起限定增大的耗尽区域350的体积。衬底抽头314的材料与表面303的其他部分不同，这是增大的耗尽区域350在衬底抽头314下方的体Si 302中扩大而不沿着整个晶圆表面303扩大的原因。在不偏置衬底的情况下，初始耗尽层的厚度由体Si 302中的费米能级与衬底抽头312或314中的费米能级之间的差导致(在硅或多晶硅衬底抽头的情况下)或者由体Si 302的费米能级与金属的功函数之间的差引起(在金属衬底抽头的情况下)。

在示例性实施例中，当在由电偏置的衬底产生的增大的耗尽区域350上方放置电路部件时，相对于之前提及的衬底处理方法来说，这减少了在施加足够的偏置电压时体Si中的任何非线性衬底寄生效应。

在示例性实施例中，可以使用已知的衬底处理方法在体Si 302的表面303处形成可选的表面耗尽层(未示出)。

图3B是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。在示例性实施例中，系统340与图3A中描述的系统300类似。与图3A中的元件类似的图3B中的元件具有相同的编号并且将不再详细描述。

在图3B中，也可以分别在体Si中形成可选的接触区域316和318，其在衬底抽头312和314附近并且与衬底抽头312和314接触。在示例性实施例中，接触区域316可以被掺杂成P型，而接触区域318可以被掺杂成N型。在示例性实施例中，接触区域316可以是重掺杂的P+，而接触区域318可以是重掺杂的N+。使用加速的离子将失主离子或受主离子注入到体Si 302中提供了掺杂衬底抽头312和314附近的体Si 302的示例性手段，以进一步增强衬底抽头312和314与体Si 302之间的电接触。在该示例性实施例中，接触区域316被掺杂为P+，而接触区域318被掺杂为N+。备选地，也可以使用掺杂接触区域316和318的其他方式来增强衬底抽头312和314与体Si 302之间的电接触。例如，在示例性实施例中，可以使用硅、多晶硅或金属中的任一种来形成衬底抽头312和314。在使用未掺杂的多晶硅形成衬底抽头312和314的示例性实施例中，则可以通过用掺杂剂注入多晶硅实现对未掺杂的多晶硅的掺杂，之后掺杂剂可以从多晶硅衬底抽头312和314扩散到体Si 302中，形成接触区域316和318。

在示例性实施例中，衬底抽头312连接到电接触322，而衬底抽头314连接到电接触324。在示例性实施例中，电接触322和324可以是可以形成在Si器件层305上方的金属层(未示出)的一部分。电压源332通过连接334耦合到电接触322并且通过连接336耦合到电接触324。

在示例性实施例中，电压源332可以导致衬底抽头312和衬底抽头314之间产生电势差，偏置在接触区域318和体Si 302之间形成的P-N结。以该方式，接触区域318和体Si 302之间的P-N结被电偏置以增大初始耗尽区域307以便在体Si 302中产生增大的耗尽区域350。在示例性实施例中，衬底抽头314应当具有与衬底的掺杂(P型)相反极性的掺杂(N型)，从而在该示例中，衬底抽头314可以是N型掺杂。备选地，可以使用分别与掺杂区域316和318产生接触的金属或金属合金材料来形成衬底抽头312和衬底抽头314。由电压源332施加的电压的极性将确定初始耗尽区域307将收缩还是扩展来形成耗尽区域350。在示例性实施例中，向衬底抽头314施加(+)电压并且向衬底抽头312施加(-)电压，使得增大的耗尽区域350在衬底抽头314附近扩展。

初始耗尽区域307的厚度由N+掺杂的接触区域318与P型体Si衬底302之间的费米能级的差确定。该厚度由通过电压源332提供的所施加的偏置来增大以形成增大的耗尽区域350。衬底抽头314具有与表面303的其他部分不同的材料，这是增大的耗尽区域350在衬底抽头314下方的体Si 302中扩大而不沿着整个晶圆表面303扩大的原因。

在实施可选的接触区域316和318的示例性实施例中，在两个衬底抽头312或314中的一个处的体Si 302中形成增大的耗尽区域350。在示例性实施例中，在衬底抽头314周围形成增大的耗尽区域350。在示例性实施例中，在具有与衬底的极性相反的极性的接触区域和衬底抽头下方形成增大的耗尽区域350。在示例性实施例中，在衬底抽头314下方形成增大的耗尽区域350，因为，在该实施例中，接触区域318的极性(N型)与体Si 302的极性(P型)不同。

在示例性实施例中，当在由电偏置的衬底产生的增大的耗尽区域350上方放置电路部件时，相对于之前提及的衬底处理方法来说，这减少了在施加足够的偏置电压时体Si中的任何非线性衬底寄生效应。

在示例性实施例中，偏置衬底抽头312和314的效果可以通过在衬底抽头312和314处对体Si 302进行注入，使用相反掺杂的注入区域316和318在衬底抽头312和314与体Si 302之间产生欧姆接触而增强。在不对衬底偏置的情况下，初始耗尽层的厚度由体Si 302中的费米能级与衬底抽头312或314中的费米能级或者与接触区域316或318(当存在时)中的费米能级之间的差引起。

在示例性实施例中，可以使用已知的衬底处理方法在体Si 302的表面形成表面耗尽层(未示出)。

图4A和图4B是图示使用偏置电压增大耗尽层的示例性实施例的图。

图4A是具有衬底401以及在衬底401上形成的金属材料403(诸如，电接触)的半导体结构的二维绘图。在示例性实施例中，衬底401可以包括重掺杂(P+)P型材料402、轻掺杂(P-)P型材料405，并且可以具有耗尽层406。轻掺杂的(N-)N型材料层407位于衬底401之上，并且诸如电接触的金属材料408位于轻掺杂的(N+)N型材料层407之上。电压源412耦合到电气材料并且生成偏置电压。

图4B是示出偏置电压和图4A的耗尽层之间的关系的曲线420。水平轴422示出了以伏特(V)计的偏置电压，而垂直轴424示出了以微米(um)计的耗尽层406的厚度(Xd)。可以在偏置电压的范围内调整耗尽层406的厚度(Xd)。

在示例性实施例中，衬底401可以是P型、1k欧*cm的高欧姆衬底，并且金属材料408可以使用电压源412被偏置到相对于金属材料403为+5V。这将导致N型材料和P型材料之间具有约23um厚度(Xd)的耗尽层406。尽管在图4A和图4B中将耗尽层406描述成二维结构并且在图3A和图3B中将增大的耗尽区域350描述成三维结构，然而图3A和图3B中增大的耗尽区域350与图4A中的耗尽层460具有相同的数量级的大小(例如，在1/10x到10x内)。

载流子密度：

常数：q＝1.9×10^-19C,ε₀＝8.85×10¹⁴F·cm^-1,ε_r＝11.9 等式2

耗尽层厚度：

x_d＝耗尽层厚度，ε₀＝真空介电常数，ε_r＝相对介电常数，E_f＝费米能级，V_bias＝偏置电压，q＝电子电荷，N_A＝受主密度。

图5是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。在示例性实施例中，系统500包括SOI衬底501，SOI衬底501具有体Si层502、掩埋氧化物层504和器件层505。体Si 502也可以被称为“承载晶圆”。在示例性实施例中，器件层505包括可以在掩埋氧化物层504的表面之上沉积、生长、溅射或以其他方式形成的一个或多个硅、金属或其他外延半导体材料层。在示例性实施例中，可以在器件层505中的一个或多个中制造射频(RF)器件515、517和519。在示例性实施例中，可以在器件515、517和519之间，与器件515、517和519相邻地形成隔离区域582、584、586和588。在示例性实施例中，可以通过被称为浅沟槽隔离(STI)的工艺形成隔离区域582、584、586和588，从而远离器件515、517和519的器件层505的部分通过例如刻蚀被去除并且然后使用绝缘材料(诸如，例如，氧化硅)回填。这产生了衬底抽头512、514、544、564和574延伸所通过的隔离区域582、584、586和588。

在示例性实施例中，体Si 502可以被掺杂成P型(P)。可以根据本领域已知的技术在体Si 502的表面上形成掩埋氧化物层504和器件层505。

在示例性实施例中，衬底抽头512、514、544、564和574可以如上文所描述的那样形成在掩埋氧化物层504中。在示例性实施例中，衬底抽头512、514、544、564和574延伸通过隔离区域582、584、586和588。备选地，衬底抽头512、514、544、564和574也可以在没有隔离区域582、584、586和588的区域中延伸通过器件层505。在示例性实施例中，可以通过刻蚀通过隔离区域582、584、586和588和掩埋氧化物层504一直到掩埋氧化物层504与体Si 502接触的界面或部分通过该界面的开口，来形成衬底抽头512、514、544、564和574，以便衬底抽头512、514、544、564和574与体Si502的表面503接触。

可以在接近衬底抽头512、514、544、564和574的体Si 502中分别形成可选的接触区域516、518、546、566和576。

在示例性实施例中，接触区域516被掺杂成P型，而接触区域518、546、566和576被掺杂成N型。在示例性实施例中，接触区域516是重掺杂的P+，而接触区域518、546、566和576是重掺杂的N+。然而，取决于实施方式，该掺杂可以颠倒。

在示例性实施例中，衬底抽头512连接到电接触522，衬底抽头514连接到电接触524，衬底抽头544连接到电接触548，衬底抽头564连接到电接触568并且衬底抽头574连接到电接触578。电接触522、524、548、568和578可以是在器件层505的表面526之上形成的金属层(未示出)的一部分。

电压源532通过连接534耦合到电接触522并且通过连接536耦合到电阻器542的第一端子。电阻器539的第一端子耦合到电接触524并且通过连接543耦合到电阻器542的第二端子。电阻器549的第一端子耦合到电接触548并且通过连接543耦合到电阻器542的第二端子。电阻器569的第一端子耦合到电接触568并且通过连接543耦合到电阻器542的第二端子。电阻器579的第一端子耦合到电接触578并且通过连接543耦合到电阻器542的第二端子。

在示例性实施例中，电压源532可以导致衬底抽头512和衬底抽头514、544、564和574之间产生电势差，这在衬底抽头512和衬底抽头514、544、564和574之间的体Si 502中形成P-N结。以该方式，如上文所描述的，在衬底抽头512和衬底抽头514、544、564和574之间的体Si 502的P-N结可以用来增大体Si 502中的耗尽区域550。为了简化说明，省略了初始耗尽区域。体Si 502比耗尽区域550显著地更加导电，使得几乎所有的电压降出现在增大的耗尽区域550上。

由电压源532施加的偏置电压可以被调整，该偏置电压与衬底抽头514、544、564和574或者可选的接触区域518、546、566和576(当存在时)与体Si 502之间的费米能级(Ef)的差一起限定增大的耗尽区域550的宽度。电阻器542、539、549、569和579可以用来最小化RF功率到DC偏置电压源532的泄漏。

在示例性实施例中，增大的耗尽区域550包括与衬底抽头514、544、564和574关联的单个连续的耗尽区域，因此，产生延长或伸长的增大的耗尽区域550。

在示例性实施例中，当在由电偏置的衬底抽头产生的增大的耗尽区域550上方放置电路部件515、517和519时，相对于之前提及的衬底处理方法来说，这减少了在施加足够的偏置电压时体Si 502中的任何非线性衬底寄生效应。

在示例性实施例中，偏置衬底抽头512、514、544、564和574的效果可以通过例如对在衬底抽头512、514、544、564和574处对衬底进行注入而增强，以在一个衬底抽头(512)处产生P型接触区域516以产生与体Si 502的欧姆接触。在其他衬底抽头(514、544、564和574)处，N型接触区域518、546、566和576产生与体Si 502的欧姆接触。

图6是示出用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。在示例性实施例中，系统600包括SOI衬底601，SOI衬底601具有体Si层602、掩埋氧化物层604和器件层605。体Si 602也可以被称为“承载晶圆”。在示例性实施例中，器件层605包括可以在掩埋氧化物层604的表面之上沉积、生长、溅射或以其他方式形成的一个或多个硅、金属或其他外延半导体材料层。在示例性实施例中，可以在器件层605中的一个或多个中制造射频(RF)器件615、617和619。在示例性实施例中，可以在器件615、617和619之间形成隔离区域682、684、686和688。在示例性实施例中，可以通过上文描述的STI工艺形成隔离区域682、684、686和688。这产生了衬底抽头612、614、644、664和674延伸所通过的隔离区域682、684、686和688。备选地，衬底抽头612、614、644、664和674也可以在没有隔离区域682、684、686和688的区域中延伸通过器件层605。

在示例性实施例中，体Si 602可以被掺杂成P型(P)。可以根据本领域已知的技术在体Si 602的表面上形成掩埋氧化物层604。

在示例性实施例中，衬底抽头612、614、644、664和674可以如上文所描述的那样形成在掩埋氧化物层604中。在示例性实施例中，衬底抽头612、614、644、664和674还延伸通过隔离区域682、684、686和688。在示例性实施例中，可以通过刻蚀通过隔离区域682、684、686和688和掩埋氧化物层604一直到掩埋氧化物层604与体Si 602接触的界面或部分通过该界面的开口，来形成衬底抽头612、614、644、664和674，以便衬底抽头612、614、644、664和674与体Si 602的表面603接触。

可以在接近衬底抽头612、614、644、664和674的体Si 602中分别形成可选的接触区域616、618、646、666和676。

在示例性实施例中，接触区域616被掺杂成P型，而接触区域618、646、666和676被掺杂成N型。在示例性实施例中，接触区域616是重掺杂的P+，而接触区域618、646、666和676是重掺杂的N+。然而，取决于实施方式，该掺杂可以颠倒。

在示例性实施例中，衬底抽头612连接到电接触622，衬底抽头614连接到电接触624，衬底抽头644连接到电接触648，衬底抽头664连接到电接触668，并且衬底抽头674连接到电接触678。

电压源632通过连接634耦合到电接触622并且通过连接636耦合到电阻器642的第一端子。电阻器639的第一端子耦合到电接触624并且通过连接643耦合到电阻器642的第二端子。电阻器649的第一端子耦合到电接触648并且通过连接643耦合到电阻器642的第二端子。电阻器669的第一端子耦合到电接触668并且通过连接643耦合到电阻器642的第二端子。电阻器679的第一端子耦合到电接触678并且通过连接643耦合到电阻器642的第二端子。

在示例性实施例中，电压源632可以导致衬底抽头612和衬底抽头614、644、664和674之间产生电势差。以该方式，如上文所描述的，在衬底抽头612和衬底抽头614、644、664和674之间的体Si 602中的P-N结可以用来增大体Si 602中的耗尽区域。为了简化说明，省略了初始耗尽区域。体Si 602比增大的耗尽区域650明显更加导电，以便几乎所有的电压降出现在增大的耗尽区域650上。

由电压源632施加的偏置电压可以被调整，该偏置电压与衬底抽头614、644、664和674或可选的接触区域618、646、666和676(当存在时)与体Si 602之间的费米能级(Ef)的差一起限定增大的耗尽区域650的宽度。电阻器642、639、649、669和679可以用来最小化RF功率到DC偏置电压源632的泄漏。

在示例性实施例中，增大的耗尽区域650包括与衬底抽头614、644、664和674关联的单个连续的增大的耗尽区域，因此，产生延长的或伸长的增大的耗尽区域650。在该示例性实施例中，增大的耗尽区域650还包括附加的表面耗尽区域652、654和656。可以使用之前提到的衬底处理方法在形成掩埋氧化物层604之前或刚好在其形成之后在体Si 602的表面处产生附加的表面耗尽区域652、654和656。

在示例性实施例中，当在由电偏置的衬底抽头产生的增大的耗尽区域650上方放置电路部件615、617和619时，相对于之前提及的衬底处理方法来说，这减少了在施加足够的偏置电压时体Si 602中的任何非线性衬底寄生效应。

在示例性实施例中，偏置衬底抽头612、614、644、664和674的效果可以通过例如在衬底抽头612、614、644、664和674处对衬底进行注入而增强，以在一个衬底抽头(612)处产生P型接触区域616，从而产生与体Si 602的欧姆接触。在其他衬底抽头614、644、664和674处，N型接触区域618、646、666和676产生与体Si 602的欧姆接触。

图7是示出包括半导体器件的用于偏置绝缘体上硅衬底以增大耗尽区域的系统的备选示例性实施例的示意图。在示例性实施例中，系统700包括硅(Si)衬底701，硅衬底701具有体Si层702、掩埋氧化物层704和器件层705。在示例性实施例中，器件层705包括可以在掩埋氧化物层704的表面之上沉积、生长、溅射或以其他方式形成的一个或多个外延半导体材料层。在示例性实施例中，可以在器件层705中的一个或多个中制造射频(RF)器件715和717。在示例性实施例中，可以在最上面的器件层705的表面710之上制造大量的RF器件作为二维阵列。

体Si 702可以与本文描述的体Si 502和602类似。在图7中，衬底701只图示了上文描述的衬底501和衬底601的一部分。

在示例性实施例中，示出了与器件715和717相关的衬底抽头714、744和764以供参考。衬底抽头714、744和764与衬底抽头514、544和564以及衬底抽头614、644和664类似。在示例性实施例中，衬底抽头714、744和764延伸通过隔离区域770、780和790。可以在靠近衬底抽头714、744和764的体Si 702中分别形成可选的接触区域718、746和766。

在示例性实施例中，衬底抽头714连接到电接触724，衬底抽头744连接到电接触748并且衬底抽头764连接到电接触768。

如上文所描述的，电压源(未示出)耦合到连接743以通过相应的电阻器739、749和769向衬底抽头714、744和764提供偏置电压。

如上文所描述的，由电压源(未示出)施加的偏置电压可以被调整以产生增大的耗尽区域750。在该示例性实施例中，增大的耗尽区域750包括与衬底抽头714、744和764关联的单个连续的耗尽区域，因此，产生延长的或伸长的增大的耗尽区域750。

在示例性实施例中，电路部件715和717可以包括可以被放置在由电偏置的衬底抽头产生的耗尽区域750上方的RF器件、开关、电容或其他RF或非RF开关部件。

在示例性实施例中，电路部件715可以包括场效应晶体管(FET)器件，其具有使用诸如金属的导电材料形成的源极781、栅极782和漏极783。电路部件715还包括在器件层705的一部分787中形成的栅极氧化物784、与电路部件715的源极对应的N+区域785以及与电路部件715的漏极对应的N+区域786。可以基于施加到栅极782、源极781和漏极783的电气参数而在N+源极区域785和N+漏极区域786之间产生局部耗尽区域788。还可以在器件层705的一部分787中形成可选的背栅789。

在示例性实施例中，电路部件717可以包括场效应晶体管(FET)器件，其具有使用诸如金属的导电材料形成的源极791、栅极792和漏极793。电路部件717还包括在器件层705的一部分797中形成的栅极氧化物794、与电路部件717的源极对应的N+区域795以及与电路部件717的漏极对应的N+区域796。可以基于施加到栅极792、源极791和漏极793的电气参数而在N+源极区域795和N+漏极区域796之间产生局部耗尽区域798。还可以在器件层705的一部分797中形成可选的背栅799。

图8是示出图7的最上面的器件层的表面的平面图。在示例性实施例中，器件层805的最上面包括表面810。表面810包括多个RF器件815、817、819和821；以及在表面810之上排列的多个接触822、824、826、828、830、832、834、836、838和840。如上文描述的，接触822、824、826、828、830、832、834、836、838和840中的每个可以包括如上文描述的相关联的衬底抽头以在RF器件815、817、819和821的下方建立耗尽区域850。为了简化未示出隔离区域。

图9A是示出用于偏置绝缘体上硅衬底的系统的备选示例性实施例的示意图。

在示例性实施例中，系统900包括硅(Si)衬底901，硅衬底901具有体Si层902、掩埋氧化物层904和器件层905。在示例性实施例中，器件层905包括可以在掩埋氧化物层904的表面之上沉积、生长、溅射或以其他方式形成的一个或多个外延半导体材料层。在示例性实施例中，可以在器件层905中的一个或多个中制造射频(RF)器件915和917。在示例性实施例中，可以在器件层905之上形成附加的材料层970。在示例性实施例中，附加的材料层970可以包括金属层、绝缘层以及其他层。

体Si 902可以与本文描述的体Si 502、602和702类似。在图9A中，衬底901只图示了上文描述的衬底501、601和701的一部分。

在示例性实施例中，示出了与器件915和917相关的衬底抽头914、944和964以供参考。衬底抽头914、944和964与衬底抽头514、544和564以及衬底抽头614、644和664以及衬底抽头714、744和764类似。在示例性实施例中，衬底抽头914、944和964延伸通过隔离区域982、984和986。

为了简化，在图9A中省略了耦合到衬底抽头914、944和964的电接触、电阻器和电压源。

如上文所描述的，由电压源(未示出)施加的偏置电压可以被调整以产生增大的耗尽区域950。在该示例性实施例中，增大的耗尽区域950包括与衬底抽头914、944和964关联的多个伸长的重叠的耗尽区域，由此产生了如关于图7在上文描述的伸长的增大的耗尽区域950。

在示例性实施例中，可以在衬底抽头914、944和964中的一个或多个之上的附加的材料层970中形成附加的电路结构。在示例性实施例中，结构975可以是例如包括由介电(或其他绝缘)材料978分隔开的第一金属元件977和第二金属元件979的MIM(金属-绝缘体-金属)电容器。在示例性实施例中，第一金属元件977、第二金属元件979和介电材料978可以形成在附加材料层970的三层中。

在示例性实施例中，可以在衬底抽头944和964之上形成结构975以便结构975与耗尽区域950重叠。

图9B是示出用于偏置绝缘体上硅衬底以增大图9A的耗尽区域的系统的示例性实施例的平面图的示意图。以虚线示出了在附加材料层970的表面981下方的第一金属元件977的上表面。还以阵列示出了表面981下方的衬底抽头914、944、964、973、974、976、983、992和985。衬底抽头914耦合到电阻器939，衬底抽头944耦合到电阻器949并且衬底抽头964耦合到电阻器969。类似地，衬底抽头973、974、976、983、992和985耦合到相应的电阻器994、991、995、987、988和989。在该示例性实施例中，电压源932通过连接934耦合到电阻器987，并且通过连接943耦合到电阻器988、989、995、991、949和969。

在示例性实施例中，如上文所描述的，由电压源932施加的偏置电压可以被调整来产生耗尽区域950。在该示例性实施例中，耗尽区域950包括与衬底抽头944、964、974、976、992和985关联的多个重叠的耗尽区域，由此产生可以在其上形成结构975的耗尽区域950。

图10是示出用于偏置绝缘体上硅衬底以增大耗尽区域的方法的示例性实施例的流程图。

在框1002中，产生到体Si衬底的表面的衬底抽头。

在框1004中，通过衬底抽头向体Si衬底施加偏置电压。

在框1006中，增大衬底抽头下方的体Si衬底中的耗尽区域。

本文描述的偏置绝缘体上硅衬底以增大耗尽区域可以在一个或多个IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子设备等上实施。偏置绝缘体上硅衬底以增大耗尽区域也可以利用各种IC工艺技术制造，诸如互补金属氧化物半导体(CMOS)、N沟道MOS(NMOS)、P沟道MOS(PMOS)、双极型晶体管(BJT)、双极-CMOS(BiCMOS)、锗硅(SiGe)、砷化镓(GaAs)、异质结双极晶体管(HBT)、高电子迁移率晶体管(HEMT)、绝缘体上硅(SOI)等。

可以在独立的设备或者可以是更大设备的一部分中实施本文描述的偏置绝缘体上硅衬底以增大耗尽区域。设备可以是(i)独立IC、(ii)可以包括用于存储数据和/或指令的一个或多个IC的组、(iii)RFIC(诸如RF接收器(RFR)或RF发射器/接收器(RTR))、(iv)ASIC(诸如移动站调制解调器(MSM))、(v)可以嵌入在其他设备内的模块、(vi)接收器、手机、无线设备、手持设备、移动单元、(vii)等。

在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件或其任何组合中实施。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一个地方向另一地方转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。以示例的方式而非限定，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。而且，任何连接也被恰当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电以及微波之类的无线技术从网站、服务器或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波之类的无线技术就被包括在介质的定义之中。如本文中使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据而碟利用激光光学地再现数据。上面的组合也应当被包括在计算机可读介质的范围内。

如在本描述中所使用的，术语“部件”、“数据库”、“模块”、“系统”和类似术语旨在指示计算机相关的实体，任其是硬件、固件、硬件与软件的组合、软件，还是执行中的软件。例如，部件可以是但不限于在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/或计算机。以说明的方式，在计算设备上运行的应用和该计算设备两者皆可以是部件。一个或多个部件可驻留在进程和/或执行的线程内，并且组件可局部化在一台计算机上和/或分布在两台或更多台计算机之间。此外，这些部件能从其上存储着各种数据结构的各种计算机可读介质来执行。各部件可通过本地和/或远程进程的方式来通信，诸如根据具有一个或多个数据包的信号(例如，来自一个部件的数据通过信号的方式与本地系统、分布式系统中的另一部件进行交互、和/或跨诸如因特网之类的网络与其他系统进行交互)。

尽管已详细说明和描述了精选的方面，但是将可理解，可以在不脱离如通过以下权利要求限定的本发明的精神和范围的情况下，作出各种替换和变更。