技术领域本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。
背景技术：
发光二极管(LightEmittingDiode，简称LED)为是一种能发光的半导体电子元件。氮化镓基材料具有宽直接带隙、强化学键、耐高温、抗腐蚀等优良性能，是生产短波长高亮度发光器件、紫外光探测器和高温高频微电子器件的理想材料，广泛应用于全彩大屏幕显示，LCD背光源、信号灯、照明等领域。现有的LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、高温非掺杂GaN层、N型层、多量子阱层、P型电子阻挡层、P型层、P型接触层。其中，衬底采用SiC、Si、蓝宝石等材料，外延层(包括低温缓冲层、高温非掺杂GaN层、N型层、多量子阱层、P型电子阻挡层、P型层、P型接触层)采用GaN基材料。在实现本发明的过程中，发明人发现现有技术至少存在以下问题：衬底和外延层采用异质材料，两者的晶格失配较大，在衬底上生长外延层易导致外延层中形成缺陷和引入应力，晶体质量下降，LED芯片抗静电能力等光电性能下降，产品良率下降。
技术实现要素：
为了解决现有技术晶格失配、产品良率下降的问题，本发明实施例提供了一种发光二极管外延片及其制备方法。所述技术方案如下：一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括蓝宝石衬底、以及依次层叠在所述蓝宝石衬底上的低温缓冲层、高温非掺杂GaN层、N型GAN层、多量子阱层、P型电子阻挡层、P型GAN层、P型接触层，所述发光二极管外延片还包括设置在所述高温非掺杂GaN层和所述N型GAN层之间的第一缺陷阻挡层、插入在所述N型GAN层中的第二缺陷阻挡层、设置在所述N型GAN层和所述多量子阱层之间的应力释放层，所述第一缺陷阻挡层包括交替层叠的AlGaN层和GaN层，所述第二缺陷阻挡层包括交替层叠的SiN膜层和N型AlGaN层，所述应力释放层包括交替层叠的InGaN层和GaN层。可选地，所述第一缺陷阻挡层中的AlGaN层的厚度为2～5nm，所述第一缺陷阻挡层中的GaN层的厚度为2～5nm，且所述第一缺陷阻挡层中的AlGaN层和GaN层的厚度相同。可选地，所述第一缺陷阻挡层中的AlGaN层和GaN层的层数之和为10～40。可选地，所述第二缺陷阻挡层中的SiN膜层和N型AlGaN层的层数之和为10～40。可选地，所述第二缺陷阻挡层中的N型AlGaN层的厚度为5～20nm。可选地，所述应力释放层中的InGaN层的厚度为0.5～10nm，所述应力释放层中的GaN层的厚度为20～50nm。可选地，所述应力释放层中的InGaN层和GaN层的层数之和为4～12。在本发明一种可能的实现方式中，所述P型电子阻挡层包括依次层叠在所述多量子阱层上的P型AlGaN层和P型超晶格层，所述P型超晶格层包括交替层叠的AlGaN层和InGaN层。在本发明另一种可能的实现方式中，所述发光二极管外延片还包括设置在所述多量子阱层和所述P型电子阻挡层之间的量子阱保护层，所述量子阱保护层包括交替层叠的AlInGaN层和GaN层。另一方面，本发明实施例提供了一种上述发光二极管外延片的制备方法，所述制备方法包括：在蓝宝石衬底上生长低温缓冲层；在所述低温缓冲层上生长高温非掺杂GaN层；在所述高温非掺杂GaN层上生长第一缺陷阻挡层，所述第一缺陷阻挡层包括交替层叠的AlGaN层和GaN层；在所述第一缺陷阻挡层上生长N型GAN层，并在生长所述N型GAN层的过程中插入生长第二缺陷阻挡层，所述第二缺陷阻挡层包括交替层叠的SiN膜层和N型AlGaN层；在所述N型GAN层上生长应力释放层，所述应力释放层包括交替层叠的InGaN层和GaN层；在所述应力释放层上生长多量子阱层；在所述多量子阱层上生长P型电子阻挡层；在所述P型电子阻挡层上生长P型GAN层；在所述P型GAN层上生长P型接触层。本发明实施例提供的技术方案带来的有益效果是：通过在高温非掺杂GaN层和N型GAN层之间设置交替层叠的AlGaN层和GaN层，可以有效阻挡外延层(包括低温缓冲层、高温非掺杂GaN层、N型GAN层、多量子阱层、P型电子阻挡层、P型GAN层、P型接触层)中由于晶格失配所形成的位错和缺陷沿外延层的生长方向延伸和扩大，再利用在N型GAN层中插入交替层叠的SiN膜层和N型AlGaN层，阻挡第一缺陷阻挡层中未阻挡的缺陷、以及N型层中产生的缺陷的延伸和扩大，有效抑制缺陷进入多量子阱层。同时在N型GAN层和多量子阱层之间设置交替层叠的InGaN层和GaN层，可以有效释放晶格失配所引入的应力，避免应力进入多量子阱层，提高晶体质量，减少漏电通道，提高LED芯片的抗静电能力，提高产品良率。附图说明为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例一提供的一种发光二极管外延片的结构示意图；图2是本发明实施例二提供的一种发光二极管外延片的制备方法的流程图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。实施例一本发明实施例提供了一种发光二极管外延片，参见图1，该发光二极管外延片包括蓝宝石衬底1、以及依次层叠在蓝宝石衬底1上的低温缓冲层2、高温非掺杂GaN层3、N型GAN层4、多量子阱层5、P型电子阻挡层6、P型GAN层7、P型接触层8，该发光二极管外延片还包括设置在高温非掺杂GaN层3和N型GAN层4之间的第一缺陷阻挡层11、插入在N型GAN层4中的第二缺陷阻挡层12、设置在N型GAN层4和多量子阱层5之间的应力释放层13，第一缺陷阻挡层11包括交替层叠的AlGaN层和GaN层，第二缺陷阻挡层12包括交替层叠的SiN膜层和N型AlGaN层，应力释放层13包括交替层叠的InGaN层和GaN层。可选地，低温缓冲层2可以为GaN层或AlGaN层。当低温缓冲层为AlGaN层时，由于蓝宝石的主要成分为Al2O3，因此低温缓冲层可以有效缓解蓝宝石衬底和外延层之间的晶格失配。可选地，低温缓冲层2的厚度可以为20～50nm。可选地，高温非掺杂GaN层3的厚度可以为2～3μm。可选地，第一缺陷阻挡层11中的AlGaN层的厚度可以为2～5nm，第一缺陷阻挡层11中的GaN层的厚度可以为2～5nm，且第一缺陷阻挡层11中的AlGaN层和GaN层的厚度相同，以实现对缺陷延伸的抑制作用。当第一缺陷阻挡层11中的AlGaN层的厚度小于2nm时，缺陷的抑制作用较弱；当第一缺陷阻挡层11中的AlGaN层的厚度大于5nm时，会吸收光，降低出光率。优选地，第一缺陷阻挡层11中的AlGaN层的厚度可以为3nm。可选地，第一缺陷阻挡层11中的AlGaN层和GaN层的层数之和可以为10～40。当第一缺陷阻挡层11中的AlGaN层和GaN层的层数之和小于10时，达不到对缺陷延伸的抑制作用；当第一缺陷阻挡层11中的AlGaN层和GaN层的层数之和大于40时，会吸收光，降低出光率。优选地，第一缺陷阻挡层11中的AlGaN层和GaN层的层数之和可以为20，此时厚度保持在100nm左右。可选地，N型GAN层4的厚度可以为2～3μm。由于N型GAN层的厚度较厚，若第二缺陷阻挡层层叠在N型GAN层上，则可能由于缺陷已经扩展较大而无法有效阻挡。可选地，N型GAN层4的掺杂浓度可以为5E+18～2E+19atom/cm3。可选地，第二缺陷阻挡层12中的SiN膜层和N型AlGaN层的层数之和可以为10～40。当第二缺陷阻挡层12中的SiN膜层和N型AlGaN层的层数之和小于10时，缺陷的抑制作用较弱；当第二缺陷阻挡层12中的SiN膜层和N型AlGaN层的层数之和大于40时，会吸收光，降低出光率。优选地，第二缺陷阻挡层12中的SiN膜层和N型AlGaN层的层数之和可以为40。可选地，第二缺陷阻挡层12中的N型AlGaN层的厚度可以为5～20nm，以抑制电子回流。优选地，第二缺陷阻挡层12中的N型AlGaN层的厚度可以为10nm。可选地，应力释放层13中的InGaN层的厚度可以为0.5～10nm，应力释放层13中的GaN层的厚度可以为20～50nm。当应力释放层13中的InGaN层的厚度小于0.5nm，应力释放层13中的GaN层的厚度小于20nm时，无法有效释放来自N型GaN层的热应力；当应力释放层13中的InGaN层的厚度大于10nm，应力释放层13中的GaN层的厚度大于50nm时，会在InGaN层后形成较大的V型缺陷，降低晶体质量。优选地，应力释放层13中的InGaN层的厚度可以为4nm，应力释放层13中的GaN层的厚度可以为40nm。可选地，应力释放层13中的InGaN层和GaN层的层数之和可以为4～12。当应力释放层13中的InGaN层和GaN层的层数之和小于4时，无法有效释放来自N型GaN层的热应力；当应力释放层13中的InGaN层和GaN层的层数之和大于12时，会在InGaN层后形成较大的V型缺陷，降低晶体质量。优选地，应力释放层13中的InGaN层和GaN层的层数之和可以为6，此时应力释放层13的厚度为130nm。具体地，多量子阱层5可以包括交替层叠的InGaN层和GaN层。可选地，多量子阱层5中的InGaN层的厚度可以为2-4nm，多量子阱层5中的GaN层的厚度可以为8-15nm。在本实施例的一种实现方式中，P型电子阻挡层6可以包括依次层叠在多量子阱层5上的P型AlGaN层和P型超晶格层，P型超晶格层包括交替层叠的AlGaN层和InGaN层。需要说明的是，P型AlGaN层可以协同P型GaN层降低P型超晶格层高温生长对多量子阱层的损伤，也能提供部分空穴注入，从而达到提高空穴注入效率，增强抗静电能力；交替层叠的AlGaN层和InGaN层由于其独特异质结结构会形成二维载流子气，提高空穴的迁移率，使得LED内量子效应得到提高。可选地，P型超晶格层中的AlGaN层的厚度可以为2～5nm，P型超晶格层中的InGaN层的厚度可以为2～5nm，且P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为30～100nm，以达到一个合适的AlGaN和InGaN配比，形成电子阻挡作用的单组合层，总厚度可以起到抑制电子溢流、提高空穴注入效率的作用。当P型超晶格层中的AlGaN层和InGaN层的厚度之和小于30nm时，电子阻挡作用较弱；当P型超晶格层中的AlGaN层和InGaN层的厚度之和大于100nm时，AlGaN和InGaN形成的能带太宽，增大对空穴的阻挡，降低了空穴的迁移率。优选地，P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为60nm。优选地，P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为40～60nm。更优选地，P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为60nm。可选地，P型超晶格层中的AlGaN层和InGaN层的层数之和可以为10～30，以最佳地形成二维载流子气，提高空穴的迁移率。优选地，P型超晶格层中的AlGaN层和InGaN层的层数之和可以为15。可选地，P型电子阻挡层6的Al掺杂浓度可以为1E+19～3E+20atom/cm3，较好地实现阻挡电子溢流至P型层中的作用。当P型电子阻挡层6的Al掺杂浓度小于1E+19atom/cm3时，阻挡作用不明显；当P型电子阻挡层6的Al掺杂浓度大于3E+20atom/cm3时，会增强对空穴的阻挡，降低空穴的注入。优选地，P型电子阻挡层6的Al掺杂浓度可以为5E+19atom/cm3。可选地，P型电子阻挡层6的Mg掺杂浓度可以为1E+19～1E+20atom/cm3，以有效实现P型掺杂。当P型电子阻挡层6的Mg掺杂浓度小于1E+19atom/cm3时，P型掺杂不足，空穴注入不足；当P型电子阻挡层6的Mg掺杂浓度大于1E+20atom/cm3时，杂质原子Mg太多，影响迁移率和表面质量。优选地，P型电子阻挡层6的Mg掺杂浓度可以为5E+19atom/cm3。可选地，P型GAN层7的厚度可以为50～200nm。可选地，P型GAN层7的掺杂浓度可以为5E+19～1.5E+20atom/cm3。在本实施例的另一种实现方式中，P型接触层8可以为InGaN层。可选地，P型接触层8的厚度可以为5～10nm，以较好地实现接触电阻的降低。当P型接触层8的厚度小于5nm或大于10nm时，接触电阻太大，工作电压较高。优选地，P型接触层8的厚度可以为8nm。在本实施例的又一种实现方式中，该发光二极管外延片还可以包括设置在多量子阱层5和P型电子阻挡层6之间的量子阱保护层14，量子阱保护层14包括交替层叠的AlInGaN层和GaN层，抑制部分Mg扩散至量子阱中，通过AlInGaN层的Al和In组分调节能带宽度，改善电子和空穴的注入效率。需要说明的是，通过AlInGaN层的Al和In组分的调节，可以调节AlInGaN/GaN异质结能带的宽度，既能起到抑制电子泄漏，提高空穴注入，又能在异质结界面加强二维载流子气，提高载流子的复合效率。可选地，量子阱保护层14中的AlInGaN层的厚度可以为1～5nm，量子阱保护层14中的GaN层的厚度可以为1～5nm，且量子阱保护层14中的AlInGaN层和GaN层的厚度相同，以增强电子和空穴的复合效率。当量子阱保护层14中的AlInGaN层和GaN层的厚度小于1nm时，会造成量子阱保护层的厚度偏薄，降低对量子阱的保护作用；当量子阱保护层14中的AlInGaN层和GaN层的厚度大于5nm时，会增强对空穴的阻挡，复合效率降低。优选地，量子阱保护层14中的AlInGaN层为3nm，量子阱保护层14中的GaN层的厚度可以为3nm。可选地，量子阱保护层14中的AlInGaN层和GaN层的层数之和可以为6～24。当量子阱保护层14中的AlInGaN层和GaN层的层数之和小于6时，会造成量子阱保护层的厚度偏薄，降低对量子阱的保护作用；当量子阱保护层14中的AlInGaN层和GaN层的层数之和大于24时，会增强对空穴的阻挡，复合效率降低。优选地，量子阱保护层14中的AlInGaN层和GaN层的层数之和可以为12。本发明实施例通过在高温非掺杂GaN层和N型GAN层之间设置交替层叠的AlGaN层和GaN层，可以有效阻挡外延层(包括低温缓冲层、高温非掺杂GaN层、N型GAN层、多量子阱层、P型电子阻挡层、P型GAN层、P型接触层)中由于晶格失配所形成的位错和缺陷沿外延层的生长方向延伸和扩大，再利用在N型GAN层中插入交替层叠的SiN膜层和N型AlGaN层，阻挡第一缺陷阻挡层中未阻挡的缺陷、以及N型层中产生的缺陷的延伸和扩大，有效抑制缺陷进入多量子阱层。同时在N型GAN层和多量子阱层之间设置交替层叠的InGaN层和GaN层，可以有效释放晶格失配所引入的应力，避免应力进入多量子阱层，提高晶体质量，减少漏电通道，提高LED芯片的抗静电能力，提高产品良率。实施例二本发明实施例提供了一种发光二极管外延片的制备方法，参见图2，该制备方法包括：步骤200：将蓝宝石衬底放置于金属有机化合物化学气相沉淀(Metal-organicChemicalVaporDeposition，简称MOCVD)反应室里，在温度在1000～1100℃条件下，采用H2、NH3高温处理蓝宝石衬底4～10分钟。步骤201：通入TMGa和NH3，控制温度为500～650℃，压力为300～900mbar，在蓝宝石衬底上生长低温缓冲层。可选地，低温缓冲层可以为GaN层或AlGaN层。可选地，低温缓冲层的厚度可以为20～50nm。优选地，在步骤201之后，该制备方法还可以包括：升高温度至950～1100℃，高温退火60～300s，低温缓冲层变成GaN晶核。步骤202：通入TMGa和NH3，控制温度为950～1200℃，压力为300～900mbar，在低温缓冲层上生长高温非掺杂GaN层。可选地，高温非掺杂GaN层的厚度可以为2～3μm。步骤203：通入TMGa、TMAl和NH3，控制温度为1000～1100℃，在高温非掺杂GaN层上生长第一缺陷阻挡层。在本实施例中，第一缺陷阻挡层包括交替层叠的AlGaN层和GaN层。可选地，第一缺陷阻挡层中的AlGaN层的厚度可以为2～5nm，第一缺陷阻挡层中的GaN层的厚度可以为2～5nm，且第一缺陷阻挡层中的AlGaN层和GaN层的厚度相同。可选地，第一缺陷阻挡层中的AlGaN层和GaN层的层数之和可以为10～40。步骤204：在第一缺陷阻挡层上生长N型GAN层，并在生长N型GAN层的过程中插入生长第二缺陷阻挡层。具体地，生长N型GAN层时，温度为1000～1100℃，通入气体为TMGa、NH3、SiH4。可选地，N型GAN层的厚度可以为2～3μm。可选地，N型GAN层的掺杂浓度可以为5E+18～2E+19atom/cm3。在本实施例中，第二缺陷阻挡层包括交替层叠的SiN膜层和N型AlGaN层。具体地，生长SiN膜层时，温度调至1000～1100℃，通入NH3和SiH4，使NH3和SiH4在高温下反应生成SiN掩膜，生长时间为20～50s。可选地，第二缺陷阻挡层中的SiN膜层和N型AlGaN层的层数之和可以为10～40。可选地，第二缺陷阻挡层中的N型AlGaN层的厚度可以为5～20nm。步骤205：控制温度为800～850℃，压力为300～400mbar，在N型GAN层上生长应力释放层。在本实施例中，应力释放层包括交替层叠的InGaN层和GaN层。可选地，应力释放层中的InGaN层的厚度可以为0.5～10nm，应力释放层中的GaN层的厚度可以为20～50nm。可选地，应力释放层中的InGaN层和GaN层的层数之和可以为4～12。步骤206：控制温度为800～850℃，压力为300～400mbar，在应力释放层上生长多量子阱层。具体地，多量子阱层可以包括交替层叠的InGaN层和GaN层。可选地，多量子阱层中的InGaN层的厚度可以为2-4nm，多量子阱层中的GaN层的厚度可以为8-15nm。步骤207：控制温度为800～850℃，压力为300～400mbar，在多量子阱层上生长量子阱保护层。在本实施例中，量子阱保护层包括交替层叠的AlInGaN层和GaN层。可选地，量子阱保护层中的AlInGaN层的厚度可以为1～5nm，量子阱保护层中的GaN层的厚度可以为1～5nm，且量子阱保护层中的AlInGaN层和GaN层的厚度相同。可选地，量子阱保护层中的AlInGaN层和GaN层的层数之和可以为6～24。步骤208：在量子阱保护层上生长P型电子阻挡层。需要说明的是，步骤207为可选步骤。容易知道，当没有步骤207时，步骤208为在多量子阱层上生长P型电子阻挡层。在本实施例中，P型电子阻挡层包括依次层叠在多量子阱层上的P型AlGaN层和P型超晶格层，P型超晶格层包括交替层叠的AlGaN层和InGaN层。具体地，生长AlGaN层时，温度调至780～950℃，通入TMGa、NH3、Cp2Mg和TMAl，压力控制在100～500mbar。可选地，P型超晶格层中的AlGaN层的厚度可以为2～5nm，P型超晶格层中的InGaN层的厚度可以为2～5nm，且P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为20～60nm。优选地，P型超晶格层中的AlGaN层和InGaN层的厚度之和可以为20～40nm。可选地，P型超晶格层中的AlGaN层和InGaN层的层数之和可以为10～30。可选地，P型电子阻挡层的Al掺杂浓度可以为1E+19～3E+20atom/cm3。可选地，P型电子阻挡层的Mg掺杂浓度可以为1E+19～1E+20atom/cm3。步骤209：控制温度为900～1050℃，压力为200～900mbar，通入TMGa、NH3、Cp2Mg，在P型电子阻挡层上生长P型GAN层。可选地，P型GAN层的厚度可以为50～200nm。可选地，P型GAN层的掺杂浓度可以为5E+19～1.5E+20atom/cm3。步骤210：控制温度为650～680℃，压力为300～500mbar，通入TMGa、NH3、Cp2Mg和TMIn，在P型GAN层上生长P型接触层。在本实施例中，P型接触层为InGaN层。可选地，P型接触层的厚度可以为5～10nm。步骤211：降低温度到700～750℃，在氮气气氛下，持续时间10～30分钟，活化P型GaN层。本发明实施例通过在高温非掺杂GaN层和N型GAN层之间设置交替层叠的AlGaN层和GaN层，可以有效阻挡外延层(包括低温缓冲层、高温非掺杂GaN层、N型GAN层、多量子阱层、P型电子阻挡层、P型GAN层、P型接触层)中由于晶格失配所形成的位错和缺陷沿外延层的生长方向延伸和扩大，再利用在N型GAN层中插入交替层叠的SiN膜层和N型AlGaN层，阻挡第一缺陷阻挡层中未阻挡的缺陷、以及N型层中产生的缺陷的延伸和扩大，有效抑制缺陷进入多量子阱层。同时在N型GAN层和多量子阱层之间设置交替层叠的InGaN层和GaN层，可以有效释放晶格失配所引入的应力，避免应力进入多量子阱层，提高晶体质量，减少漏电通道，提高LED芯片的抗静电能力，提高产品良率。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。