封装结构的制作方法与流程

本发明涉及一种封装结构的制作方法，尤其涉及一种晶片级封装结构的制作方法。

背景技术：

随着科技日新月异，集成电路(integratedcircuits，ic)组件已广泛地应用于我们日常生活当中。一般而言，集成电路的生产主要分为三个阶段：半导体晶片(wafer)的制造、集成电路的制作及集成电路的封装。

一般而言，在制作封装结构时，先将玻璃衬底装设到晶片上，再进行切割玻璃衬底以及晶片的工艺，然而，由于玻璃衬底以及晶片的材质不同，也就是说，切割工艺须切穿至少两层以上不同的材质，所以通常都必须利用两种不同的切割刀具分别切穿玻璃衬底以及晶片，因而使工艺步骤繁琐复杂，导致工艺效率低落。并且，在切割晶片以及衬底之后往往会因切割应力而造成晶片以及衬底破损甚而产生背崩(chipping)现象，进而影响所形成的封装结构的质量。

技术实现要素：

本发明提供一种封装结构的制作方法，其可提高工艺效率以及增加产品良率。

本发明的封装结构的制作方法包括下列步骤。首先，设置晶片于衬底上。晶片包括多个切割道以及多个数组排列的芯片。芯片以切割道彼此分隔。各芯片包括相对的有源表面以及背面，且有源表面朝向衬底。接着，形成重分布线路层于各背面上，以电性连接各芯片的有源表面以及背面。接着，形成阻焊层于各背面上，且阻焊层暴露各芯片的部分重分布线路层。接着，形成多个焊球于各背面 上并电性连接暴露的重分布线路层。接着，沿切割道同时对衬底以及晶片进行隐型激光切割工艺，以于受激光照射的衬底以及晶片形成变质层。接着，沿变质层分离衬底与晶片，以单体化芯片而形成多个彼此独立的封装结构。

在本发明的一实施例中，上述的封装结构的制作方法，还包括：设置晶片于衬底上之后，对各芯片的背面进行薄化工艺，以减薄晶片的厚度。

在本发明的一实施例中，上述的薄化工艺包括机械研磨。

在本发明的一实施例中，上述的各芯片为硅芯片，衬底为玻璃衬底。

在本发明的一实施例中，上述的各芯片为影像感测芯片，其具有感光区，位于各芯片的有源表面上并面向衬底。

在本发明的一实施例中，上述的各切割道的宽度实质上小于或等于80微米(μm)。

在本发明的一实施例中，上述的各切割道的宽度实质上介于30微米至80微米之间。

在本发明的一实施例中，上述的各芯片还包括位于有源表面的第一线路层，形成重分布线路层于各芯片的背面上的步骤还包括：形成多个导通孔于各芯片上，以连通各芯片的第一线路层与背面。接着，形成第二线路层于各芯片上，第二线路层覆盖至少部分各背面以及各导通孔的内壁，以电性连接各第一线路层至各芯片的背面。

在本发明的一实施例中，上述的阻焊层填充于导通孔内。

在本发明的一实施例中，上述的形成导通孔于各芯片上的方法包括干式蚀刻。

在本发明的一实施例中，上述的隐型激光切割工艺包括由衬底背离晶片的一侧以及晶片背离衬底的一侧分别以聚光透镜将激光聚焦于衬底以及晶片的内部，以形成变质层。

基于上述，本发明的封装结构的制作方法是先将晶片设置于衬底上，再沿切割道分别对衬底以及晶片进行隐型激光切割工艺，以于受激光照射的衬底以及晶片形成变质层。之后，再沿变质层单体 化晶片及衬底。如此，本发明可同时对衬底以及晶片进行隐型激光切割工艺，大幅缩短了切割衬底以及晶片的工艺时间，增进工艺效率。并且，由于本发明是以激光对衬底以及晶片进行隐型激光切割，因而可有效缩短切割道的所需的宽度，具体来说，本发明可将切割道的宽度缩小至约30微米。因此，本发明可有效缩小芯片之间的间隔，甚而可增加单一晶片所可制得的芯片的个数。并且，由于衬底以及晶片的内部已变质，故在后续对衬底以及晶片进行单体化工艺时，可有效降低于衬底以及晶片崩裂的现象，更可抑制加工屑的产生。因此，本发明的封装结构的制作方法可提升工艺效率以及产品良率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1a至图1f是依照本发明的一实施例的一种封装结构的制作方法的流程剖面示意图；

图2是依照本发明的一实施例的一种隐型激光切割工艺的示意图。

附图标记：

100：封装结构

110：晶片

112：芯片

112a：有源表面

112b：背面

112c：感光区

112d：第一线路层

116：重分布线路层

116a：导通孔

116b：第二线路层

118：阻焊层

119：焊球

120：衬底

200：研磨工具

300、400：激光头

500：聚光透镜

600：扩展胶膜

l1：激光

sl：切割道

wl：变质层

具体实施方式

有关本发明之前述及其他技术内容、特点与功效，在以下配合参考图式之各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的组件将采用相同或相似的标号。

图1a至图1f是依照本发明的一实施例的一种封装结构的制作方法的流程剖面示意图。本实施例的封装结构的制作方法包括下列步骤。首先，请参照图1a，设置晶片110于衬底120上。晶片110如图1a所示包括多个切割道sl以及多个数组排列的芯片112。芯片112以切割道sl彼此分隔。在本实施例中，各切割道的宽度可小于或等于80微米(μm)。在理想状况下，本实施例的切割道sl的宽度最小可降低至约30微米。在一般状况下，本实施例的切割道sl的宽度约可介于30微米至80微米之间。当然，上述的数值仅用举例说明，本发明并不以此为限，在其他实施例中，切割道sl的宽度依实际产品需求亦可大于80微米。各芯片112包括相对的有源表面112a以及背面112b，且有源表面112a朝向衬底120，也就是说，晶片110是以其芯片112的有源表面112a固设于衬底120上。在本实施例中，各芯片112为硅芯片，而衬底120则可为玻璃衬底。 更具体而言，各芯片112可为影像感测芯片，其具有感光区112c，其中，感光区112c位于各芯片112的有源表面112a上并面向衬底120。

在此须说明的是，为了图面整洁，图1b至图1f仅显示图1a中的相邻两芯片112的制作流程剖面做举例说明，任何所属技术领域中普通技术人员应了解，本实施例应是对晶片110的所有芯片112进行图1b至图1f所述的制作流程。请参照图1b，接着，对各芯片112的背面112b进行薄化工艺，以减薄晶片110的厚度。

一般而言，在封装结构的薄型化趋势中，芯片112的厚度越趋轻薄。然而，减小芯片112厚度伴随而来的是晶片110直径的增加，而晶片110直径愈大，其厚度也必须增加以承受加工时的外力。因此，在晶片110设置于衬底120上之后，须再对晶片110进行薄化工艺，以使制作完成后的芯片112可符合薄型化的需求。在本实施例中，薄化工艺可通过如图1b所示的研磨工具200对晶片110进行机械式研磨。当然，本发明并不以此为限，在其他实施例中，薄化工艺亦可包括化学机械抛光研磨、湿蚀刻或常压气流电浆(atmosphericdownstreamplasma,adp)干式化学蚀刻(dce)。

接着，请参照图1c，形成重分布线路层116于各芯片112的背面112b上，以电性连接各芯片112的有源表面112a以及背面112b。详细而言，各芯片112更可包括位于有源表面112a的第一线路层112d，而形成重分布线路层116于各芯片的背面上的步骤可例如通过干式蚀刻等工艺先形成多个导通孔116a于各芯片112上，以连通各芯片112的第一线路层112d与背面112b，接着再形成第二线路层116b于各芯片112上，其中，第二线路层116b如图1c所示覆盖至少部分芯片112的背面112b以及各导通孔116a的内壁，以电性连接各芯片112的第一线路层112c至对应的背面112b。

接着，请参照图1d，形成阻焊层118于各芯片112的背面112b上。详细而言，阻焊层118填充于导通孔116a并暴露各芯片112的部分重分布线路层116。接着，形成多个焊球119于各芯片112的背面112b上，并电性连接被阻焊层118所暴露的重分布线路层 116。如此，各芯片112即可通过焊球119而电性连接至另一电子组件上。

图2是依照本发明的一实施例的一种隐型激光切割工艺的示意图。请接续参照图1e以及图2，沿切割道sl分别对衬底120以及晶片110进行隐型激光切割工艺，以于受激光l1照射的衬底120以及晶片110形成变质层wl。详细而言，隐型激光切割工艺可如图1e所示使用两种不同的激光头300、激光头400，并由衬底120背离晶片110的一侧以及晶片110背离衬底120的一侧同时对衬底120以及晶片110进行隐型激光切割工艺，并可如图2所示通过聚光透镜500将激光l1分别聚焦于衬底120以及晶片110的内部，以于衬底120以及晶片110的内部形成变质层wl，其中，变质层wl的结构强度远小于未受激光l1照射的衬底120以及晶片110的结构强度。

在本实施例中，激光头300、激光头400可依衬底120以及晶片110的材质而射出不同的激光l1(例如激光的功率、频率或光束密度不同等)，以对不同材质的衬底120以及晶片110同时进行隐型激光切割工艺。此外，由于本实施例是以激光l1对衬底120以及晶片110进行隐型激光切割，因而可轻易应付宽度小于或等于80微米的切割道sl，进而可有效缩小芯片112之间的间隔，甚而可增加单一晶片110所可制得的芯片112的个数。并且，由于衬底120以及晶片110的内部已变质，故在后续对衬底120以及晶片110进行单体化工艺时，可有效降低于衬底120以及晶片110崩裂的现象，更可抑制加工屑的产生，因此，本实施例的制作方法可适用于抗污能力和/或抗负荷能力较差的封装结构。

接着，请同时参照图1e以及图1f，沿变质层wl分离衬底110与晶片120，以单体化各个芯片112，而形成多个彼此独立的封装结构100。举例而言，单体化各个芯片112的方法可包括将衬底110与晶片120设置于扩展胶膜600上，并在进行隐型激光切割工艺之后，将扩展胶膜的边缘往远离其中心的方向延展，以使设置于扩展胶膜600上的衬底110与晶片120承受拉力，因而使衬底110与晶 片120如图1f所示沿变质层wl(亦即沿切割道sl)分离而形成多个彼此独立的封装结构100。当然，本实施例仅用以举例说明，本发明并不局限沿变质层wl分离衬底110与晶片120的方法。

综上所述，本发明是先将晶片设置于衬底上，再沿切割道分别对衬底以及晶片进行隐型激光切割工艺，以于受激光光照射的衬底以及晶片形成变质层，之后再沿变质层单体化晶片及衬底。也就是说，本发明是由衬底背离晶片的一侧以及晶片背离衬底的一侧同时对衬底以及晶片进行隐型激光切割工艺，因而大幅缩短了切割衬底以及晶片的工艺时间，增进工艺效率。并且，由于本发明是以激光对衬底以及晶片进行隐型激光切割，因而可有效缩小切割道的所需的宽度，具体而言，本发明的切割道的最小宽度可缩小至约30微米，进而可有效缩小芯片之间的间隔，甚而可增加单一晶片所可制得的芯片的个数。并且，由于衬底以及晶片的内部已变质，故在后续对衬底以及晶片进行单体化工艺时，可有效降低于衬底以及晶片崩裂的现象，更可抑制加工屑的产生。因此，本发明的封装结构的制作方法可有效提升工艺效率并提升产品良率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。