具有金属裂纹停止的集成电路结构及其形成方法与流程

本发明的方面通常涉及集成电路(integrated circuit；IC)的结构及其制造方法。更具体地说，本发明的实施例包括其中具有金属裂纹停止的IC结构，以及形成具有该金属裂纹停止的该IC结构的制造方法。

背景技术：

特定装置的各IC可由位于半导体衬底材料的一个或多个芯片上的数十亿互连装置(例如晶体管、电阻器、电容器以及二极管)所组成。其中包括IC的产品的质量及可行性可至少部分依赖于用以制造该IC以及其中各种组件的结构的技术。IC的制造可包括两个阶段：前端工艺(front-end-of-line；FEOL)制造方法以及后端工艺(back-end-of-line；BEOL)制造方法。FEOL通常包括执行于晶圆上直到并包括形成第一“金属层”(也就是将数个半导体装置连接在一起的金属导线)的制造方法。BEOL通常包括形成该第一金属层之后的制造方法，包括所有后续金属层的形成。为了使所制造的装置具有较大的可扩展性及复杂度，可改变金属层数以适合特定的应用，例如提供四至六个金属层，或者在另外的例子中提供多达16个或更多的金属层。

随着各IC产品中的装置的总数不断增加，IC结构对制造方法的副作用和/或一般磨损的弹性变得日益重要。例如，在裂纹形成于产品的边缘处并向包括于该产品中的装置扩展的情况下，在切割制造方法期间，金属层的相互分离(也就是脱层)可能变得显着。即使在靠近所制造装置的周边形成虚设材料(有时也称为“裂纹停止”)来防止或减缓裂纹的生长的情况下，在一些实例中，所形成的裂纹仍可能避开该裂纹停止。

技术实现要素：

本发明的第一方面提供一种集成电路(integrated circuit；IC)结构，该结构包括：设于衬底上方的绝缘体；设于该绝缘体上方的阻挡膜；设于该阻挡膜上方的层间介电质；以及设于该衬底上方并与各该绝缘体、该阻挡膜以及该层间介电质横向相邻的金属裂纹停止，其中，该金属裂纹停止包括侧壁，该侧壁中具有第一凹部，以及其中，该阻挡膜与该层间介电质之间的水平界面与该金属裂纹停止的该侧壁相交(intersect)。

本发明的第二方面提供一种形成集成电路(IC)结构的方法。依据本发明的实施例形成集成电路结构的方法可包括：提供一结构，该结构包括：设于衬底上方并与绝缘体横向相邻的牺牲金属，设于各该牺牲金属区域及该绝缘体上方并与其接触的第一阻挡膜，以及设于该第一阻挡膜上方并与其接触的第一层间介电质；通过移除第一层间介电质的部分、该第一阻挡膜的部分，以及该牺牲金属，在该衬底上方形成开口；以及在该开口内及该衬底上方形成第一金属裂纹停止。

本发明的第三方面提供一种形成集成电路(IC)结构的方法。依据本发明的实施例形成集成电路结构的方法可包括：提供一结构，该结构包括：设于衬底上方并与绝缘体横向相邻的牺牲金属，设于各该牺牲金属及该绝缘体上方并与其接触的第一阻挡膜，以及设于该第一阻挡膜上方并与其接触的第一层间介电质；通过移除该第一层间介电质的第一部分、该第一阻挡膜的第一部分，以及该牺牲金属，在该衬底上方形成开口，其中，该层间介电质的第二部分及该第一阻挡膜的第二部分保持设于该牺牲金属上方；以及在该开口内形成第一金属裂纹停止，其中，该第一金属裂纹停止包括与介于该第一阻挡膜与该第一层间介电质之间的界面相交的第一凹部。

本发明的示例方面经设计以解决本文中所述的问题以及/或者未讨论的其它问题。

附图说明

从下面参照附图所作的本发明的各种方面的详细说明将更容易理解本发明的这些及其它特征，这些附图显示本发明的各种实施例，其中：

图1显示依据本发明的实施例的初始结构。

图2显示依据本发明的实施例的具有硬掩膜以及部分形成的开口的结构。

图3显示依据本发明的实施例的其中形成有开口的结构。

图4显示依据本发明的实施例的其中具有金属裂纹停止的结构。

图5显示依据本发明的实施例的第一示例IC结构。

图6显示依据本发明的实施例的其上具有两个掩膜层的初始结构。

图7显示依据本发明的实施例的具有部分形成的开口以及位于其上的一个掩膜层的结构。

图8显示依据本发明的实施例的其中形成有开口的结构。

图9显示依据本发明的实施例的具有开口、暴露的衬底以及暴露的导电区的结构。

图10显示依据本发明的实施例的具有形成于单个金属化过程中的第一金属裂纹停止及一组过孔的结构。

图11显示依据本发明的实施例的另一个示例IC结构。

图12显示依据本发明的实施例的具有金属裂纹停止以及形成于第二阻挡膜及层间介电层中的开口的结构。

图13显示依据本发明的实施例的具有第二衬里形成于其上的结构。

图14显示依据本发明的实施例的包括多个阻挡膜及层间介电质的另一个示例IC结构。

应当注意，本发明的附图并非按比例绘制。附图意图仅显示本发明的典型方面，因此不应当被认为限制本发明的范围。附图中，类似的附图标记表示附图中类似的元件。

具体实施方式

本发明的实施例提供具有金属裂纹停止的集成电路(IC)结构，包括用以阻止或完全防止自该IC的周边扩展至其中的主动装置的脱层裂纹的结构。本发明也考虑本文中所述的用以制造IC结构的方法。通常，依据本发明的IC结构可包括设于衬底上的绝缘体、设于该绝缘体上的阻挡膜，以及设于该第一阻挡膜上方的层间介电质。该IC结构也可包括设于该衬底上方(例如通过浅沟槽隔离(shallow trench isolation；STI)与其它区域隔开的该衬底的半导体区域上方)的金属裂纹停止。该金属裂纹停止可与各该绝缘体、该阻挡膜以及该绝缘体介电质横向且直接相邻。而且，该金属裂纹停止可包括侧壁，该侧壁中具有第一凹部。该第一凹部可例如与介于该第一阻挡膜与该层间介电质之间的水平界面相邻设置，且可与该金属裂纹停止的侧壁相交。除其它以外，包括于该金属裂纹停止中的凹部可在其中容置和/或限制水平扩展的脱层裂纹，以使这些裂纹无法沿部分垂直和/或水平反方向继续扩展来避开该金属裂纹停止。

请参照图1，其显示依据本发明的方面的用以制造IC的结构2。结构2包括衬底10，该衬底中具有半导体区域12以及浅沟槽隔离(STI)14。半导体区域12可由任意当前已知或以后开发的半导体材料组成，其可包括但不限于：硅、锗、碳化硅，以及基本由具有由式Al_X1Ga_X2In_X3As_Y1P_Y2N_Y3Sb_Y4定义的组成的一种或多种III-V族化合物半导体组成的物质，其中，X1、X2、X3、Y1、Y2、Y3及Y4表示相对比例，分别大于或等于0且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是总的相对摩尔量)。其它合适的物质可包括具有组成Zn_A1Cd_A2Se_B1Te_B2的II-VI族化合物半导体，其中，A1、A2、B1及B2是相对比例，分别大于或等于零，且A1+A2+B1+B2＝1(1是总的摩尔量)。而且，各半导体区域12的整体或其部分可经应变。衬底10也可包括横向设于例如半导体区域12之间的浅沟槽隔离(STI)14。通过移除衬底10的部分来形成沟槽并接着用电性绝缘材料(例如本文中其它地方所述的绝缘材料的其中一种或多种)填充这些沟槽，可形成STI 14。

绝缘体16可形成于衬底10上并设于其上方。绝缘体16可由任意绝缘材料组成，例如SiO₂、SiN、多孔SiO_x和/或掺杂SiO_x，以及具有类似属性的其它当前已知或以后开发的材料。

在衬底10上及绝缘体16内可形成牺牲金属18及导电区20。牺牲金属18及导电区20可由任意当前已知或以后开发的导电材料(例如金属)组成，且在一个示例实施例中可由相同的材料形成。尽管牺牲金属18与导电区20是不同的结构组件，但牺牲金属18与导电区20可具有相同的材料组成，且更具体地，可由相同的制造方法步骤产生。在一个示例实施例中，通过选择性移除绝缘体16的部分来形成两个沟槽，并例如通过金属沉积制造方法在其中形成钨，可形成牺牲金属18与导电区20。尽管图1中未明确显示，但在绝缘体16、牺牲金属18和/或导电区20之间也可形成一个或多个传统衬里。

结构2可包括形成于绝缘体16、牺牲金属18及导电区20上方的阻挡膜22。相应地，在阻挡膜22上方可形成层间介电质(interlayer dielectric；ILD)24。阻挡膜22可被实施为任意当前已知或以后开发的“低k”绝缘或介电材料，例如本文中关于绝缘体16所述的那些材料的其中一种或多种。阻挡膜22可用以与集成电路的相邻金属层级层绝缘，且可具有最多约3.9(例如二氧化硅(SiO2)的介电常数)的介电常数。在阻挡膜22包括低k材料的情况下，阻挡膜22的属性可减少或防止层间导电性，也就是相邻层之间的“串扰(cross talk)”。ILD 24(也被称为“金属间介电质”或“层级间介电质”)可包括能够将设于IC的多层级金属化区中的密集互连线电性隔开的任意介电材料。ILD 24可由与阻挡膜22相比具有较低介电常数的材料组成，且在一个实施例中，可由具有在约1.0与约2.0之间或者在任意情况下小于约3.9的介电常数的材料组成。如本文中其它地方所述(例如关于图11至14)，多个阻挡膜22及ILD 24可交替设于绝缘体16、牺牲金属18以及导电区20上方。

请参照图2，利用如这里所述的掩膜层可处理结构2(图1)。在ILD 24的部分上方可形成硬掩膜26，而使其它部分暴露并被移除。具体地说，硬掩膜26可经图案化以使基本设于牺牲金属18上方的阻挡膜22及ILD 24的部分被移除，并使设于导电区20上方的ILD 24的部分也被移除。硬掩膜26和/或作为一种“硬掩膜”类型的本文中所述的其它材料可由一种或多种低温氧化物(low-temperature oxide；LTO)、SiO_x化合物和/或Si_xN_y化合物组成。硬掩膜26也可以例如氮化钛、氮化硅和/或适于用作硬掩膜材料的任意其它当前已知或以后开发的材料形式设置。在一个示例实施例中，如图2中所示，可移除阻挡膜22及ILD 24的部分，以暴露牺牲金属18的上表面并使阻挡膜22的至少部分在导电区20上方保持完好。这里所使用的术语“移除”可包括当前已知或以后开发的各种材料移除或抛光技术(包括蚀刻)的其中任意一种。

“蚀刻”通常是指自衬底(或者形成于该衬底上的结构)移除材料，且经常利用就位的掩膜(例如掩膜26)执行，从而可自结构选择性移除材料，而使其余材料不受影响。通常有两类蚀刻，(i)湿式蚀刻以及(ii)干式蚀刻。利用溶剂(例如酸)执行湿式蚀刻，该溶剂可经选择其能力以选择性溶解给定材料(例如金属)，而使其它材料(例如绝缘体材料)保持相对完好。选择性蚀刻特定材料的能力对于许多半导体制造方法是必不可少的。湿式蚀刻通常会等向性地蚀刻均质材料(例如金属)，但湿式蚀刻也可非等向性地蚀刻单晶材料(例如硅和/或绝缘体)。利用等离子体可执行干式蚀刻。通过调整所述离子体的参数，等离子体系统可以数种模式操作。普通等离子体蚀刻产生不带电的高能自由基，其在晶圆的表面反应。由于中性粒子从所有角度攻击晶圆，因此此制造方法是等向性的。离子研磨(ion milling)或溅镀蚀刻(sputter etching)用惰性气体的高能离子轰击晶圆，该高能离子大致从一个方向接近晶圆，因此此制造方法为高度非等向性。反应离子蚀刻(reactive-ion etching；RIE)操作于介于溅镀与等离子蚀刻之间的中间条件下，且可被用于产生深而窄的特征，例如浅沟槽隔离(STI)沟槽。

在RIE情况下，被称为“RIE延迟”的现象允许暴露牺牲金属18而使阻挡膜22的部分在导电区20上方保持完好。具体地说，经历相同RIE实例的材料可在不同的位置以不同的速度蚀刻，尤其是当该材料上的掩膜在两个不同的位置暴露该材料的不同横截面积的情况下。一般来说，RIE延迟将使材料的较小横截面以慢于相同材料的较大横截面的速度蚀刻。如图2中所示，掩膜26可包括设于导电区20上方的间隙G₁，其与设于牺牲金属20上方的第二间隙G₂相比具有较小的横截面。在将RIE应用于ILD 24及阻挡膜22期间，RIE延迟可于牺牲金属18暴露时，使阻挡膜22的部分在导电区20上方保持完好。在一个示例实施例中，间隙G₂的横截面积可比间隙G1的横截面积大大约两至三个量级(100至1000倍)之间。如本文中其它地方所述，应用RIE移除阻挡膜22及ILD 24的部分可使牺牲金属18被移除而导电区20位于阻挡膜22下面。

请参照图3，可移除牺牲金属18(图1至2)以形成开口28，并暴露衬底10的上表面。例如，可通过应用对金属具有选择性的湿式蚀刻材料来选择性移除牺牲金属18。在牺牲金属18由钨组成的情况下，图3中所示的制造方法可包括应用湿式材料，该湿式材料选择性蚀刻钨、钛和/或氮化钛(例如包括于硬掩膜26(图2)的组成、牺牲金属18和/或导电区20中)而对例如绝缘体16、阻挡膜22和/或ILD 24具有可以忽略的影响。适于选择性移除牺牲金属18和/或掩膜26的示例湿式蚀刻溶液可包括例如铁氰化钾、氢氧化钾、磷酸二氢钾、氟化铵等。应当理解，可应用其它当前已知或以后开发的选择性湿式及干式蚀刻剂来移除牺牲金属18和/或硬掩膜26。在任何情况下，在牺牲金属18和/或硬掩膜26的该选择性移除期间，导电区20上方的阻挡膜22的存在可基本防止导电区20被移除。牺牲金属18的该移除可形成基本位于衬底10上方的开口28。在形成开口28以后，例如通过进一步应用非选择性或干式蚀刻制造方法可移除位于导电区20上方的阻挡膜22的部分，以暴露导电区20，从而在后续制造方法中允许在其上形成导电材料(例如过孔形式)。

现在请参照图4，通过在IC结构上形成基本平坦化的金属的任意当前已知或以后开发的制造方法(例如连续沉积及抛光)，在开口28(图3)内可形成第一金属裂纹停止30。如本文中其它地方进一步详细所述，还应当理解，在第一金属裂纹停止30沉积于其上之前，在衬底10、绝缘体16、阻挡膜22和/或ILD 24上可共形形成衬里32(包括例如氮化钽(TaN)和/或钽(Ta)的难熔金属化合物)。其它难熔金属例如钛(Ti)、钨(W)、铱(Ir)、铑(Rh)以及铂(Pt)等或其混合物也可包括于衬里32中。在任何情况下，在例如开口28内及ILD 24上方可形成衬里32，在第一金属裂纹停止30形成于其中之前，从而在第一金属裂纹停止30与相邻材料之间提供电性绝缘和/或结构保护。术语“沉积”可包括适于材料沉积的任意当前已知或以后开发的技术，包括但不限于例如化学气相沉积(chemical vapor deposition；CVD)、低压CVD(low-pressure CVD；LPCVD)、等离子体增强型CVD

(plasma-enhanced CVD；PECVD)、半大气压CVD(semi-atmosphere CVD；SACVD)以及高密度等离子体CVD(high density plasma CVD；HDPCVD)、快速加热CVD(rapid thermal CVD；RTCVD)、超高真空CVD(ultra-high vacuum CVD；UHVCVD)、限制反应处理CVD(limited reaction processing CVD；LRPCVD)、金属有机CVD(metalorganic CVD；MOCVD)、溅镀沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化、热氮化、旋涂方法、物理气相沉积(physical vapor deposition；PVD)、原子层沉积(atomic layer deposition；ALD)、化学氧化、分子束外延(molecular beam epitaxy；MBE)、电镀、蒸镀。在沉积之后，所沉积金属的其中一些可能位于ILD 24和/或设于其上的其它结构上并与其接触。为形成具有想要的形状及体积的第一金属裂纹停止30，所沉积金属可经抛光以生产平坦化上表面。例如，通过应用化学机械抛光(chemical-mechanical polishing；CMP)(也被称为化学机械平坦化)可平坦化第一金属裂纹停止30。CMP是一个利用化学材料和磨料两种材料的制造方法，相当于研磨(lapping)(类似打磨(sanding)))，以自所建结构移除材料。例如，在沉积并蚀刻若干元件以后，所得结构的顶部表面可能不平坦，在执行后续制造方法步骤之前需要平滑(或平整)。通常，CMP会平整结构的高点，从而保持较平滑的平坦表面。

第一金属裂纹停止30的该形成也可包括在导电区20的暴露部分上方形成衬里32，以及在衬里32及导电区20上方形成过孔34。过孔34可由任意当前已知或以后开发的导电材料组成，且更具体地说，可由用以形成第一金属裂纹停止30的相同材料组成。各过孔34还可在其中包括多个子部分。例如，靠近导电区20设置的过孔34的部分可被称为“沟槽过孔”，而过孔34的其它部分可被简单地称为“过孔”。例如，通过共用的沉积及抛光制造方法，过孔34可与第一金属裂纹停止30同时形成。尽管第一金属裂纹停止30及过孔34可通过相同的制造方法步骤形成，但第一金属裂纹停止30可减少脱层裂纹的扩展，如本文中所述，而过孔34可在IC结构的层之间传输电流，也如本文中所述。

请参照图5，在BEOL(后端工艺)金属层级形成期间，在第一金属裂纹停止30上可形成其它裂纹停止材料。例如，在ILD 24上方可形成第二阻挡膜36，在第二阻挡膜36上方可形成第二ILD 38，从而形成交替堆叠的阻挡膜22、36及ILD 24、38。接着，例如通过选择性或非选择性蚀刻可蚀刻掉第二阻挡膜36及第二ILD 38的部分，以形成过孔开口(在某些情况下被识别为沟槽)并暴露第一金属裂纹停止30的上表面。然后，在第一金属裂纹停止30、第二阻挡膜36和/或第二ILD 38上方可形成衬里32，接着在第一金属裂纹停止30、衬里32、第二阻挡膜36和/或第二ILD 38上方形成(例如通过沉积)第二金属裂纹停止40。如图5中示例所示，第二金属裂纹停止40可包括延伸穿过第二阻挡膜36与第二ILD 38之间的水平界面的多个齿42。为形成齿42，例如选择性蚀刻第二ILD 38及第二阻挡膜36的部分以暴露第一金属裂纹停止30，同时仅部分蚀刻第二ILD 38的其它部分并在移除第二阻挡膜36之前终止该蚀刻。例如，通过连续沉积额外掩膜(未显示)并将其自第二ILD 38移除可控制蚀刻的不同量。图5中所示的各种组件可一起构成其中包括第一金属裂纹停止30的IC结构44。

在应力事件例如自较大结构切割芯片期间，沿阻挡膜22与ILD 24之间或阻挡膜22与绝缘体膜16之间的界面水平延伸的脱层裂纹将停止于具有第一金属裂纹停止30的单一一体式垂直侧壁S的界面。也就是说，沿这些界面扩展的脱层裂纹将遇到金属墙，而不会遇到水平界面，否则，该裂纹可通过该水平界面扩展至第一金属裂纹停止30的另一侧。因此，裂纹将需要沿第一金属裂纹停止30的侧壁S垂直向上或向下移动，以到达另一个水平界面进行进一步扩展。如本文中其它地方所述，金属裂纹停止30的侧壁S也可在其中包括凹部，以限制和/或进一步阻止水平扩展的脱层裂纹。

请参照图6，其显示依据本发明的实施例形成IC结构的另一个替代制造方法。结构50可包括例如关于具有这里所述的额外组件的结构2(图1)在本文中其它地方所述的各结构。具体地说，结构50可包括在ILD 24及硬掩膜26上方的平坦化层52。“平坦化层”通常是指经施加以平滑结构的上表面的任意材料，且可通过例如沉积材料接着抛光、沉积接着在其上形成可流动氧化物材料、单独沉积，及/或任意其它当前已知或以后开发的制造方法或制造方法的组合形成。平坦化层52可采用有机平坦化层(organic planarizing layer；OPL)的形式，该有机平坦化层包括可通过湿式和/或干式蚀刻制造方法移除的一个或多个碳膜。一个或多个第二硬掩膜54可设于平坦化层52上方，且可由与平坦化层52相比具有较大抗蚀刻性的材料组成。例如，第二硬掩膜54可由一种或多种低温氧化物材料组成。第二硬掩膜54可在其中包括间隙G₂，间隙G₂大于设于导电层20上方的其它间隙G₁。间隙G₂可基本设于阻挡膜22、ILD 24及平坦化层52下面的衬底10的部分上方。间隙G₂可经尺寸设定以在间隙G₂与设于第二硬掩膜54下方的硬掩膜26之间的相应间隙的尺寸之间提供横向差58。

请参照图7，例如通过RIE可移除设于第二硬掩膜54之间的平坦化层52、ILD 24以及阻挡膜22的部分，以形成暴露牺牲金属18的开口62。相同的蚀刻制造方法也可移除设于导电区20上方的平坦化层52及ILD 24的部分，而保持阻挡膜22至少部分完好。设于导电区20上方的阻挡膜22可因RIE延迟而保持存在，如本文中其它地方所述，因为被移除的横向部分的面积小于牺牲金属18上方所移除的面积。如图7中所示，平坦化层52的部分可保持与ILD 24接触，而没有通过埋置于平坦化层52内的硬掩膜26与其隔开。直接设于ILD 24上方的平坦化层52的该部分可基于间隙G₂(图6)的尺寸由本文中所述的例如横向差58(图6)所导致。

可选择地，结构50可包括横向延伸穿过绝缘体16的至少一个氮化物区域60(例如中端工艺(middle of line；MOL)氮化物)。氮化物区域60可具有电性绝缘属性，与绝缘体16的剩余部分类似，但可包括不同的化学组成。更具体地说，氮化物区域60可由与绝缘体16的剩余部分相比具有较大的抗湿式蚀刻性的材料组成，如本文中其它地方所述。在绝缘体16包括氮化物材料的情况下，氮化物区域60可由与绝缘体16的剩余部分相比具有较大的抗湿式蚀刻能力的不同氮化物材料组成。

现在请参照图8，其显示依据本发明的另外制造方法步骤。在例如通过关于图3在本文中其它地方所述的选择性湿式蚀刻制造方法移除牺牲金属18之前，平坦化层52以及未被硬掩膜26覆盖的ILD 24的部分可通过应用选择性或非选择性蚀刻制造方法移除。应当理解，相同的蚀刻制造方法也可移除例如绝缘体24、牺牲金属18以及阻挡膜22的部分。不过，为在牺牲金属18的该选择性移除期间保护导电区20，在牺牲金属18的该选择性移除之前，阻挡膜22的至少部分可在导电区20上方保持完好。ILD 24的该部分移除可使位在靠近阻挡膜22与ILD 24之间的界面的阻挡膜22与ILD 24的部分部分地横向延伸进入开口62内，从而形成如图8中所示的ILD 24内的相对台阶。

如图9中所示，例如利用本文中其它地方所述的选择性蚀刻制造方法的其中一个或多个可移除牺牲金属18，以暴露衬底10，从而使阻挡膜22及ILD 24的部分水平延伸进入开口62的横截面内。在选择性移除牺牲金属18以后，可接着移除阻挡膜22的部分，以暴露导电区20。利用CVD、ALD和/或电镀也可在开口62内的衬底10、绝缘体16、阻挡膜22以及ILD 24上方共形形成衬里32，以形成衬里32的金属部分。在具有氮化物区域60的情况下，牺牲金属18的该移除也可包括移除绝缘体16的部分，以使氮化物区域60水平延伸进入开口62内。例如，在通过湿式蚀刻制造方法移除牺牲金属18的情况下，相同的蚀刻剂溶液可选择性移除绝缘体16的部分，而以较慢的速率移除氮化物区域60的部分，或者不影响氮化物区域60。

请参照图10，本发明的实施例可包括在开口62(图7至9)内形成第一金属裂纹停止64，并且可选择地在导电区20上方形成过孔34。例如关于图4在本文中其它地方所述，第一金属裂纹停止64的该形成可包括沉积金属于开口62内(可选择地接触衬里32)以及邻接结构例如ILD 24的上表面、导电区20等上面。接着，依据任意当前已知或以后开发的平坦化制造方法，可平坦化第一金属裂纹停止64的上表面，以使第一金属裂纹停止64的上表面与ILD 24和/或过孔34的上表面基本共面。过孔34以及衬里32也可由导电材料形成，且可与第一金属裂纹停止64同时形成。例如，在后续平坦化期间与过孔34结构性分离之前，第一金属裂纹停止64初始可作为其中包括过孔34的金属的连续体形成。因此，本发明的实施例提供用以在单个金属化步骤期间同时形成金属裂纹停止64及过孔34的方法。如本文中其它地方所述，在第一金属裂纹停止64的侧壁S内可具有第一凹部R₁。第一凹部R₁可与介于阻挡膜22与ILD 24之间的水平界面以及介于阻挡膜22与绝缘体16之间的水平界面基本相交。另外，在氮化物区域60自绝缘体16延伸进入第一金属裂纹停止64的情况下，第二凹部R₂可与氮化物区域60相交，以进一步阻止水平裂纹围绕第一裂纹停止64扩展。除其它以外，水平扩展的脱层裂纹可被限制于凹部区域R₁、R₂内，在这里，它们不可能向后扩展出凹部区域R以及沿垂直侧壁S垂直扩展。例如，若脱层裂纹沿着阻挡膜22与ILD 24之间的界面形成并向下垂直扩展，则第一裂纹停止64中的凹部R₂可减慢或防止该脱层裂纹的进一步水平生长。

图11显示依据本发明的实施例的结构70，该结构可通过本文中所述的制造方法步骤至少部分形成。第二阻挡膜72及第二ILD 74可连续形成于第一金属裂纹停止64、ILD 24和/或过孔34上方。接着，可移除第二阻挡膜72及第二ILD 74的部分以形成额外的开口，该开口可由第二金属裂纹停止76填充。与本文中其它地方所述的实施例类似，在形成第二金属裂纹停止76之前，可共形形成衬里32于第二阻挡膜72及第二ILD 74上。第二金属裂纹停止76也可包括自第二阻挡膜72或第二ILD 74延伸至第一裂纹停止64的上表面的多个齿78，以形成垂直位于第一凹部R₁上方的额外凹部R₃。还应当理解，如本文中其它地方所述，额外过孔或金属导线(未图示)可形成于过孔34上方并与其接触，以在金属层之间提供电性连接。

请参照图12，其显示依据本发明的实施例的额外及可选制造方法步骤。作为在第一金属裂纹停止64上方形成第二金属裂纹停止76的附加或替代，本发明的实施例可包括扩大第一金属裂纹停止64的尺寸。如图12中所示，第二层硬掩膜80可形成于第二ILD 74及第二阻挡膜72上方。最初，第二阻挡膜72及第二ILD 74可基本为平坦的层，其中没有包括任何开口、沟槽等。第二层硬掩膜80可经图案化以使第二阻挡膜72及第二ILD 74的部分可被移除，从而在第一金属裂纹停止64上方形成第二开口82以及基本在过孔34上方形成过孔开口84。第二开口82可基本依据本文中关于形成开口62及图7至9所述的制造方法形成。尤其，例如通过在第二ILD 74及第二层硬掩膜80上方形成平坦化层(未图示)以及额外掩膜(未图示)，以及移除第二阻挡膜72及第二ILD 74的部分以暴露第一裂纹停止64，第二阻挡膜72及第二ILD 74的部分可在第一金属裂纹停止64上方保持完好。在第二开口82的该形成期间，也可形成过孔开口84于垂直偏离第二阻挡膜72和/或过孔34的区域上方。

请参照图13，例如通过应用湿式或干式蚀刻制造方法可移除第二层硬掩膜80，且可接着移除位于过孔34上方的第二阻挡膜72的部分。在第二开口82的该形成以后，在至少第一金属裂纹停止64、第二阻挡膜72及第二ILD 74上方可共形形成第二衬里86。第二衬里86可具有与衬里32不同的材料组成。例如，第二衬里86可包括锰掺杂(Mn-doped)铜(Cu)，或者能够与衬里32的组成结合的另一种材料，且在形成第二开口82以后可通过沉积和/或电镀形成于暴露材料上。在任何情况下，在形成期间，第二衬里86可与衬里32结合，以使第二衬里86与衬里32结构连续且没有脱层裂纹可能沿其持续扩展的水平界面。第二衬里86可形成于过孔开口84内以及过孔34上方，与第一金属裂纹停止62及第二开口82横向隔开。在形成第二衬里86以后，本发明的制造方法可包括在过孔34和/或第一金属裂纹停止62上形成额外金属(例如通过使用生长和/或沉积)，从而以独立或共用的步骤增加第一金属裂纹停止62和/或过孔34的尺寸。

如图14中所示，可针对IC结构的每个连续金属层重复本文中所述的用以增加第一金属裂纹停止62和/或过孔34的尺寸的制造方法。当依据本文中所述的制造方法形成时，第一金属裂纹停止62可持续充当单一一体式结构，而其中的两个独立区域之间没有水平界面。例如，层状阻挡膜92与层状ILD 94可交替形成于ILD 24和/或第二ILD 74上方。可选择地，覆盖绝缘体96可形成于最上面的层状阻挡膜92上方，并具有与各ILD 24、74、94相比较大的厚度。覆盖绝缘体96可包括本文中关于绝缘体16所述的示例氧化物或非氧化物绝缘体材料的其中一种或多种，或者可由任意当前已知或以后开发的电性绝缘材料组成。覆盖绝缘体96以及多个层状阻挡膜92及层状ILD 94可经处理以形成开口和/或沟槽，以进一步生长第一金属裂纹停止62和/或过孔34。当处理结束时，本发明的实施例可包括平坦化第一金属裂纹停止62、过孔34和/或覆盖绝缘体96的上表面，以形成平滑的表面。另外，一条或多条金属导线(未图示)可与过孔34接触形成，且可例如延伸入或延伸出页面的平面。

在说明第一金属裂纹停止62的进一步扩大的过程中，图14显示依据本发明的实施例的IC结构100。IC结构100可包括至少第一金属裂纹停止62，该第一金属裂纹停止具有基本沿其垂直侧壁设置并适当时与层状阻挡膜92、22、72与ILD 24、74、94，绝缘体16、氮化物60和/或覆盖绝缘体96之间的水平界面相交的多个凹部R。依据本文中其它地方所述的本发明的实施例以及相应制造方法步骤，IC结构100通常可包括设于衬底10上方的绝缘体16(例如半导体区12和/或STI14上方)，阻挡膜22及ILD 24连续设于绝缘体16上方。第一金属裂纹停止62也可设于衬底10上方(例如半导体部分和/或STI 14上方)，在其侧壁内设有一个或多个凹部R。除其它以外，IC结构100内的金属裂纹停止62的实施例可提供一个或多个位置，在这些位置可阻止或完全防止水平扩展的脱层裂纹形成围绕第一金属裂纹停止62并向IC结构100的主动区延伸。相应地，本发明的实施例可降低整个IC结构100上的脱层风险或减轻其任意影响。

本文中所使用的术语仅是出于说明特定实施例的目的，并非意图限制本发明。除非上下文中另外明确指出，否则本文中所使用的单数形式“一个”以及“该”也意图包括复数形式。另外，应当理解，术语“包括”用于本说明书中时表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。

权利要求书中的所有手段或步骤加功能元素的相应结构、材料、动作及等同意图包括结合具体请求保护的其它请求保护的元素执行该功能的任意结构、材料或动作。本发明的说明用于示例及说明目的，而非意图详尽无遗或限于所揭露形式的揭露。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离本发明的范围及精神。实施例经选择及说明以最佳解释本发明的原理及实际应用，并使本领域的普通技术人员能够理解本发明针对不同的实施例具有适合所考虑的特定应用的不同变更。