1.一种半导体衬底，包括：
第一硅层，所述第一硅层包括上表面，所述上表面具有相对于所述上表面垂直延伸的突起部；
隔离层，所述隔离层布置在所述上表面上方并且与所述第一硅层交集于界面处；以及
第二硅层，所述第二硅层布置在所述隔离层上方。
2.根据权利要求1所述的半导体衬底，其中，所述第一硅层的所述上表面包括三角形或金字塔形的突起部。
3.根据权利要求1所述的半导体衬底，其中，所述隔离层包括氧化层。
4.根据权利要求1所述的半导体衬底，其中，所述第二硅层包括用于一对相邻的逻辑器件的源极/漏极区。
5.根据权利要求4所述的半导体衬底，其中，所述第二硅层包括在所述相邻的逻辑器件之间的浅沟槽隔离(STI)区。
6.根据权利要求1所述的半导体衬底，其中，所述隔离层和所述第一硅层之间的界面具有锯齿状轮廓。
7.根据权利要求1所述的半导体衬底，其中，所述第一硅层的晶格具有多个方向。
8.根据权利要求1所述的半导体衬底，其中，所述隔离层包括：
电荷捕获层，布置在所述上表面上方且被配置成捕获载流子；以及
氧化层，布置在所述电荷捕获层的上表面上方。
9.一种集成电路，包括：
第一硅层，所述第一硅层包括具有突起部和凹陷部的上表面；
电荷捕获层，所述电荷捕获层布置在所述上表面上方且被配置成捕获载流子以及布置在所述第一硅层上方，其中，所述第一硅层和所述电荷捕获层之间的界面包括锯齿状轮廓；
氧化层，所述氧化层布置在所述电荷捕获层的上表面上方；以及
第二硅层，所述第二硅层布置在所述氧化层上方。
10.一种形成绝缘体上硅(SOI)衬底的方法，包括：
提供具有电阻率大于1kΩ/cm的硅衬底；
粗糙化所述硅衬底的顶面，以在所述顶面内形成突起部和凹陷部区；
在所述突起部和凹陷部区上方形成电荷捕获层，其中，所述电荷捕获层被配置成捕获载流子；
在所述电荷捕获层上方形成氧化层；以及
在所述氧化层上方形成有源硅层。