一种半导体器件及其制造方法和电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术：

在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(ccd)和互补金属氧化物半导体(cmos)图像传感器。ccd图像传感器的优点是对图像敏感度较高，噪声小，但是ccd图像传感器与其他器件的集成比较困难，而且ccd图像传感器的功耗较高。相比之下，cmos图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前cmos图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。

请参考图1a至图1c，图1a至图1c是现有的一种cmos图像传感器的结构示意图，现有的cmos图像传感器包括半导体衬底、位于所述半导体衬底上的若干呈矩阵排布的像素单元以及位于相邻的像素单元之间的浅沟槽隔离(sti)11，每个所述像素单元通常包括光电二极管10和晶体管，光电二极管10用于光电转换，晶体管用于将光电二极管10转换的电信号放大后输出。所述浅沟槽隔离11用于相邻像素的隔离，也同时用作相邻光电二极管之间的隔离，另外常规工艺中还通常使用vtnh注入，在半导体衬底中的相邻光电二极管10之间形成vtnh注入区12，vtnh注入区12也可以用作相邻光电二极管之间的隔离。其中，入射光(如图1a和图1b中箭头所示)从半导体衬底的正面进入像素单元内，入射的光子(incidencephotons)被预定的光电二极管捕获从而产生光电子，光电子被该预定的光电二极管的n+层收集。

通常通过增加光电二极管区的阱深的方法，来提高光电二极管的性能和范围。如图1b所示，其为增加了光电二极管区的阱深后的示意图，当增加了光电二极管区的阱深后，应该增加sti的深度以更好的隔离光电二极管，然而晶圆厂对于浅沟槽隔离的沟槽的蚀刻能力和vtnh离子注入的隔离能力均很有限，正常的sti沟槽蚀刻和vtnh离子注入均不能达到更深的深度，因此，不能对具有更深的阱深的光电二极管区进行很好的隔离，导致相邻光电二极管之间发生电气串扰(electricalcrosstalk)的问题，而电气串扰主要由光电子进入与预定的光电二极管相邻的光电二极管所导致，串扰问题的出现会影响cmos图像传感器最终输出的图像的质量，串扰越大，最终输出的图像的质量越差。

因此，有必要提出一种半导体器件及其制造方法，以解决上述技术问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有第一外延层，所述第一外延层包括若干预定作为光电二极管区的区域；

在所述第一外延层中相邻所述光电二极管区之间形成深沟槽；

在所述深沟槽的底部和侧壁上形成衬垫层；

在所述深沟槽中形成多晶硅层，该多晶硅层的顶面低于所述第一外延的顶面，以部分填充所述深沟槽；

在所述深沟槽中的所述多晶硅层上形成覆盖层，以填充满所述深沟槽形成深沟槽隔离结构；

在所述第一外延层的表面上生长第二外延层，并使所述第二外延层的顶面高于所述深沟槽隔离结构的顶面。

进一步，形成所述深沟槽的方法包括以下步骤：

在所述第一外延层的表面上依次形成牺牲层和硬掩膜层；

在所述硬掩膜层上形成图案化的光刻胶层，该图案化的光刻胶层中包括若干开口，所述开口定义预定形成的深沟槽的位置和尺寸；

以所述图案化的光刻胶层为掩膜，依次蚀刻所述硬掩膜层、所述牺牲层和部分所述第一外延层，以在所述第一外延层中相邻所述光电二极管区之间形成所述深沟槽。

进一步，形成所述多晶硅层的方法包括以下步骤：

沉积形成多晶硅层，以填充所述深沟槽，并溢出到所述硬掩膜层的上方；

回蚀刻去除部分所述多晶硅层，以使剩余的所述多晶硅层的顶部低于所述第一外延层的顶面。

进一步，形成所述覆盖层的方法包括以下步骤：

在所述硬掩膜层上以及所述深沟槽中沉积形成覆盖层；

对所述覆盖层进行平坦化停止于所述硬掩膜层上；

去除所述硬掩膜层以及所述牺牲层。

进一步，在所述第二外延层的正面形成与外围虚拟像素区内的所述深沟槽隔离结构电连接的接触孔，以将外围虚拟像素区内的所述深沟槽隔离结构电连接到负压。

进一步，所述牺牲层的材料包括氧化物，所述硬掩膜层的材料包括sin、a-c、bn和sion中的一种或者多种。

进一步，所述覆盖层的材料包括氧化硅，所述衬垫层的材料包括氧化硅。

本发明实施例二提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上形成绝缘材料层；

图案化所述绝缘材料层，以形成彼此间由开口隔开的若干深沟槽隔离结构，其中，所述若干深沟槽隔离结构分别设置于相邻的光电二极管区之间；

在所述半导体衬底上形成第一外延层，所述第一外延层填充相邻深沟槽隔离结构之间的开口，且所述第一外延层的顶面高于所述深沟槽隔离结构的顶面。

进一步，在形成所述绝缘材料层之前，还包括在所述半导体衬底的表面上形成第二外延层的步骤。

进一步，形成所述深沟槽隔离结构的方法包括以下步骤：

在所述绝缘材料层的表面上形成硬掩膜层；

在所述硬掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层定义预定形成的深沟槽隔离结构的图案；

以所述图案化的光刻胶层为掩膜，依次蚀刻所述硬掩膜层和隔离材料层，停止于所述半导体衬底上，以形成彼此间由开口隔开的所述若干深沟槽隔离结构；

并将所述光刻胶层和所述硬掩膜层去除。

进一步，所述绝缘材料层的材料包括氧化硅。

进一步，所述硬掩膜层的材料包括sin、a-c、bn和sion中的一种或者多种。

进一步，所述绝缘材料层的厚度范围为3000～30000埃。

本发明另一方面还提供一种半导体器件，包括：

半导体衬底，形成于所述半导体衬底上的外延层，以及形成于所述外延层中的若干光电二极管区，以及设置于相邻所述光电二极管区之间的所述外延层中的深沟槽隔离结构，其中，所述深沟槽隔离结构的顶面低于所述外延层的顶面。

进一步，所述深沟槽隔离结构包括填充的多晶硅层，以及包围所述多晶硅层四周表面的绝缘层。

进一步，所述绝缘层包括包围所述多晶硅层底部和侧壁的衬垫层，以及位于所述多晶硅层顶面上的覆盖层。

进一步，所述覆盖层的材料包括氧化硅，所述衬垫层的材料包括氧化硅。

进一步，在所述外延层的正面形成有与外围虚拟像素区内的所述深沟槽隔离结构电连接的接触孔，以将外围虚拟像素区内的所述深沟槽隔离结构电连接到负压。

进一步，所述深沟槽隔离结构由绝缘材料层构成。

进一步，所述绝缘材料层的材料包括氧化硅。

本发明再一方面还提供一种电子装置，其包括前述的半导体器件。

根据本发明的制造方法，使用深沟槽隔离结构，改善了相邻光电二极管之间的隔离性能，避免了阱深较深的相邻光电二极管之间串扰问题的出现，进而提高了器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a-图1c示出了现有的一种cmos图像传感器的结构示意图，其中，图1b为增加了光电二极管区的阱深后的示意图，图1c为cmos图像传感器的结构的俯视图；

图2a至图2k示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图3a至图3g示出了本发明另一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图4示出了本发明的一实施例的一种半导体器件的制造方法的示意性流程图；

图5示出了本发明的另一实施例的一种半导体器件的制造方法的示意性流程图；

图6a和图6b示出了本发明的一实施例中的一种半导体器件的结构示意图，其中，图6a为剖视图，图6b为俯视图；

图7a和图7b示出了本发明的另一实施例中的一种半导体器件的结构示意图，其中，图7a为剖视图，图7b为俯视图；

图8示出了本发明一实施例中的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

为了解决目前存在的技术问题，改善阱深较深的光电二极管区之间的隔离性能，本发明提供了一种半导体器件的制造方法，如图4所示，其主要包括以下步骤：

步骤s401：提供半导体衬底，在所述半导体衬底上形成有第一外延层，所述第一外延层包括若干预定作为光电二极管区的区域；

步骤s402：在所述第一外延层中相邻所述光电二极管区之间形成深沟槽；

步骤s403：在所述深沟槽的底部和侧壁上形成衬垫层；

步骤s404：在所述深沟槽中形成多晶硅层，该多晶硅层的顶面低于所述第一外延的顶面，以部分填充所述深沟槽；

步骤s405：在所述深沟槽中的所述多晶硅层上形成覆盖层，以填充满所述深沟槽形成深沟槽隔离结构；

步骤s406：在所述第一外延层的表面上生长第二外延层，并使所述第二外延层的顶面高于所述深沟槽隔离结构的顶面。

根据本发明的制造方法，在相邻光电二极管之间形成深沟槽隔离结构，该深沟槽隔离结构包括位于底层的衬垫层，位于衬垫层上的多晶硅层和位于多晶硅层上的覆盖层，构成了近似汉堡的结构(hamburgerstructure)，使用该深沟槽隔离结构，改善了相邻光电二极管之间的隔离性能，避免了串扰问题的出现，进而提高了器件的性能和良率。

下面，参考图2a至图2k对本发明的半导体器件的制备方法进行详细描述，其中，图2a至图2k示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。

首先，如图2a所示，提供半导体衬底200，在所述半导体衬底上形成有第一外延层201，所述第一外延层201中定义有若干光电二极管区。

具体地，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

第一外延层201的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，第一外延层201的材料为si。

可以使用本领域技术人员习知的任何适合的选择性外延生长的方法形成该第一外延层201，例如，选择性外延生长可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。所述选择性外延生长可以在uhv/cvd反应腔中进行。

第一外延层201的厚度可以根据具体器件的需求进行合理设定，示例性地，第一外延层201的厚度可以为5000埃～50000埃，上述数值范围仅作为示例，还可以为其他适合的范围。

所述第一外延层201包括若干预定用作光电二极管区的区域。

接着，如图2b所示，在所述第一外延层201的表面上依次形成牺牲层202和硬掩膜层203，在所述硬掩膜层203上形成图案化的光刻胶层204，该图案化的光刻胶层204中包括若干开口，所述开口用来定义预定形成的深沟槽的位置和尺寸。

具体地，所述牺牲层202的材料可以为本领域技术人员熟知的任何适合的材料，本实施例中，所述牺牲层的材料包括氧化硅。

所述硬掩膜层203包括氮化硅(sin)、sicn、sic、非晶碳(a-c)、氮化硼(bn)、siof和sion中的一种或几种。本实施例中，较佳地，所述硬掩膜层的材料包括sin。

可以采用化学气相沉积法(cvd)、原子层沉积法(ald)或者物理气相沉积法(pvd)等适合的工艺形成所述牺牲层202和所述硬掩膜层203。

在所述硬掩膜层203上形成图案化的光刻胶层204，可通过光刻工艺形成该图案化的光刻胶层204，包括在硬掩膜层203上旋涂光刻胶层，并进行曝光显影等过程，以使图案化的光刻胶层204形成若干开口，该些开口定义预定形成的深沟槽的位置和尺寸。

其中，在相邻的光电二极管区之间的区域形成深沟槽，因此图案化的光刻胶层覆盖了第一外延层中预定形成光电二极管区的位置。

接着，如图2c所示，以所述图案化的光刻胶层204为掩膜，依次蚀刻所述硬掩膜层203、所述牺牲层202和部分所述第一外延层201，以在所述第一外延层201中相邻所述光电二极管区之间形成深沟槽，并去除所述图案化的光刻胶层204。

可以首先以所述图案化的光刻胶层204为掩膜，依次蚀刻所述硬掩膜层203和所述牺牲层202，蚀刻气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法蚀刻工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个rie步骤进行干法蚀刻。蚀刻气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mtorr)。

然后，去除图案化的光刻胶层，去除图案化的光刻胶层的方法可以为灰化的方法。

接着，根据硬掩膜层203和牺牲层202中形成的开口蚀刻第一外延层201，以形成深沟槽205a。通常采用的蚀刻剂为含氟的气体，例如cf4或者chf3。可以采用干法蚀刻，例如反应离子蚀刻、离子束蚀刻、等离子蚀刻、激光烧蚀或者这些方法的任意组合。可以使用单一的蚀刻方法，或者也可以使用多于一个的蚀刻方法。蚀刻气体包括hbr、cl2、ch2f2、o2的一种或者几种气体，和一些添加气体如氮气、氩气。所述蚀刻气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mtorr)，在射频功率为600w～1500w的条件下进行等离子体蚀刻。

其中，深沟槽205a的高度范围可以为1000～10000埃，还可以为其他任意适合的数值。

在本发明的实施例中，所述硬掩膜层203和牺牲层202中形成的开口定义了深沟槽的区域和有源区域，该有源区域指的是光电二极管区。

值得一提的是，如果在特定条件下，深沟槽具有较大的深度，那么在蚀刻过程中可能会形成上宽下窄的形状，也即其开口的宽度大于其底部的宽度。

接着，如图2d所示，在所述深沟槽205a的底部和侧壁上形成衬垫层2051。

示例性地，在所述深沟槽205a的底部和侧壁上以及所述硬掩膜层203的表面上形成衬垫层2051。

衬垫层2051可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，本实施例中，衬垫层优选包括氧化硅衬垫材料。可以使用包括但不限于：化学气相沉积方法和物理气相沉积方法的方法形成衬垫层。通常，衬垫层具有从大约200到大约1000埃的厚度。

接着，继续如图2d所示，沉积形成多晶硅层2052，以填充所述深沟槽205a，并溢出到所述硬掩膜层203的上方。

也可以采用数种方法的任何一个形成多晶硅层2052。非限制性实例包括化学气相沉积方法和物理气相沉积方法。

多晶硅层2052的形成方法可选用低压化学气相淀积(lpcvd)工艺。形成所述多晶硅的工艺条件包括：反应气体为硅烷(sih4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫米汞柱(mtorr)，如300mtorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。

接着，如图2e所示，回蚀刻去除部分所述多晶硅层2052，以使剩余的所述多晶硅层的顶部低于所述第一外延层201的顶面，以部分填充所述深沟槽205a。

在一个示例中，可以先通过化学机械研磨等方法将硬掩膜层203上方的多晶硅层2052去除，再进行回蚀刻的步骤。

所述回蚀刻工艺可以采用湿法蚀刻或者干法蚀刻。在本发明的一具体实施例中，可以采用干法蚀刻执行回蚀刻工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体蚀刻，蚀刻气体可以采用基于氧气(o2-based)的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法蚀刻。作为一个实例，采用等离子体蚀刻工艺，采用的蚀刻气体为基于氧气(o2-based)的气体，蚀刻气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mtorr)～20毫托(mtorr)。其中，干法蚀刻的蚀刻气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限于该方法，本领域技术人员还可以选用其他常用的方法。

接着，如图2f所示，在所述硬掩膜层203上以及所述深沟槽中沉积形成覆盖层2053。

所述覆盖层2053的材料可以为任意适合的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，氧化硅、氮化硅和氮氧化硅，也可以为诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘材料。本实施例中，较佳地，覆盖层2053的材料包括氧化硅。

可以使用包括但不限于化学气相沉积方法和物理气相沉积方法形成覆盖层2053，例如，可以采用高密度等离子体化学气相沉积(hdp)的方法形成覆盖层2053。

接着，如图2g所示，对所述覆盖层2053进行平坦化停止于所述硬掩膜层203上。

采用平坦化工艺处理覆盖层2053的表面，如采用化学机械研磨(cmp)工艺，以露出硬掩膜层203。其中，前述的位于硬掩膜层203表面上的衬垫层2051也可以一并去除，且由于化学机械研磨对覆盖层2053的高的研磨速率，还可能使得多晶硅层上方的覆盖层2053被部分研磨去除，而使cmp工艺后，剩余覆盖层2053的顶面低于所述硬掩膜层203的顶面。

接着，如图2h和图2i所示，去除所述硬掩膜层203以及所述牺牲层202。

具体地，根据硬掩膜层203和牺牲层202的材料可选择适合的方法将其去除，包括但不限于干法蚀刻或者湿法蚀刻。

示例性地，硬掩膜层203为氮化硅，牺牲层202为氧化硅时，可首先使用热的磷酸溶液去除氮化硅，再使用对氧化硅具有高的蚀刻速率的氢氟酸溶液去除氧化硅，也可使用干法蚀刻结合湿法蚀刻的方法将牺牲层202去除。

同时，还可将高于第一外延层201表面的部分覆盖层2053和衬垫层2051去除。

经过上述步骤，在第一外延层201中进而形成了最终的深沟槽隔离结构205，该深沟槽隔离结构包括多晶硅层2052、包围多晶硅层2052底部和侧壁的衬垫层2051以及位于多晶硅层2052顶面的覆盖层2053，该些膜层构成了类似汉堡的结构。

接着，如图2j所示，在所述第一外延层201的表面上生长第二外延层206，并使所述第二外延层206的顶面高于所述深沟槽隔离结构205的顶面。

第二外延层206的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，第二外延层206的材料为si。

可以使用本领域技术人员习知的任何适合的选择性外延生长的方法形成该第二外延层206，例如，选择性外延生长可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。所述选择性外延生长可以在uhv/cvd反应腔中进行。

第二外延层206的厚度可以根据具体器件的需求进行合理设定，示例性地，第二外延层206的厚度可以为3000埃～20000埃，例如，3000埃、5000埃、10000埃、15000埃、20000埃等，上述数值范围仅作为示例，还可以为其他适合的范围。

其中，在使用高温沉积第二外延层206时，例如温度为300～600℃，同时可以使深沟槽隔离结构中的损伤得到修复。

沉积第二外延层206之后，还包括对所述第二外延层206的表面进行平坦化的步骤，该平坦化的方法可以使用化学机械研磨工艺。

之后，可以执行常规的cmos图像传感器的制作工艺，

在一个示例中，如图2k所示，简单介绍以下常规的cmos图像传感器的制作工艺包括的主要步骤：

步骤s1，在相邻像素单元之间的第二外延层206中形成浅沟槽隔离结构，该浅沟槽隔离结构中填充有隔离材料，隔离材料可以为氧化硅或氮化硅等绝缘材料，用于隔离相邻的像素单元，以及相邻光电二极管上部的区域，其位于深沟槽隔离结构的上方，也可以使浅沟槽隔离结构的顶部位于深沟槽隔离结构的顶面上。

步骤s2，在所述第二外延层206和第一外延层201中形成若干像素单元，其中，每个像素单元包括若干晶体管和光电二极管(未示出)，光电二极管包括与外延层具有相反的导电类型的掺杂区，例如，外延层为p型外延层，则在光电二极管区中形成n型掺杂区，以构成pn结作为光电二极管，光电二极管用于光电转换，晶体管用于将光电二极管转换的电信号放大后输出，其中，在像素单元外围还形成有虚拟像素区(dummypixel)21，在该虚拟像素区21中也形成有前述的深沟槽隔离结构205。

其中，该光电二极管区的阱深较深，也即光电二极管区中的掺杂区的深度较深，例如，掺杂区的深度可以达到3000～25000埃，例如，3000埃、5000埃、10000埃、15000埃、20000埃、25000埃等，该深度是指从第二外延层的顶面到掺杂区的底部的距离，也即光电二极管区的底部与第二外延层的顶面之间的距离。

而由于本发明中形成的深沟槽隔离结构，形成在第二外延层206下方的第一外延层201中，相比直接在第二外延层中蚀刻形成浅沟槽隔离结构的方法，本发明中的深沟槽隔离结构205的底部与第二外延层206的顶面的距离更远，也即深沟槽隔离结构的深度更深，因此可以对阱深更深的光电二极管区进行隔离，其可以使得深沟槽隔离结构205的底部可以与光电二极管区的底部齐平，或者使深沟槽隔离结构205的底部比光电二极管区的底部更深，进而使得该深沟槽隔离结构对相邻的光电二极管区具有很好的隔离作用，有效避免了电气串扰问题的出现。

步骤s3，在半导体衬底上形成层间介电层207，在层间介电层207中形成多层布线层209。

层间介电层可为氧化硅层，包括利用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(usg)、磷硅玻璃(psg)或硼磷硅玻璃(bpsg)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，sog)、掺杂磷的四乙氧基硅烷(pteos)或掺杂硼的四乙氧基硅烷(bteos)。

布线层209由诸如含铜的金属膜等的导电材料形成，所述含铜的金属膜等包括铜来作为主要成分。含铜的金属膜可包含银。含铜的金属膜可进一步包含选自由al、au、pt、cr、mo、w、mg、be、zn、pd、cd、hg、si、zr、ti和sn构成的组中的一种或两种不同的元素。例如，含铜的金属膜可通过电镀技术形成。例如，可在含铜的金属膜的表面上形成硅化物膜。

其中，在一个示例中，还包括步骤：在所述第二外延层206的正面形成与外围虚拟像素区21内的所述深沟槽隔离结构205电连接的接触孔208，以将外围虚拟像素区21内的所述深沟槽隔离结构205电连接到负压。进一步地，该接触孔208一端电连接深沟槽隔离结构205中的多晶硅层2051，以实现和深沟槽隔离结构205的电连接，另一端电连接其上方的布线层，以将外围虚拟像素区21内的所述深沟槽隔离结构205电连接到负压。

接触孔208的材料可以为任意适合的金属材料，例如铜、铝、钨等。可采用本领域技术人员熟知的任何适合的方法形成该接触孔208，在此不做赘述。

之后，还可以包括在层间介电层上形成滤光片以及微透镜的步骤等，在此不做详细介绍。

值得一提的是，本发明实施的半导体器件可以为cmos图像传感器。

对于完整的cmos图像传感器的制作还需其他的工艺过程，在此均不再赘述。

综上所述，根据本发明的制造方法，在相邻光电二极管之间形成深沟槽隔离结构，该深沟槽隔离结构包括位于底层的衬垫层，位于衬垫层上的多晶硅层和位于多晶硅层上的覆盖层，构成了近似汉堡的结构(hamburgerstructure)，使用该深沟槽隔离结构，改善了相邻光电二极管之间的隔离性能，避免了阱深较深的相邻光电二极管之间串扰问题的出现，进而提高了器件的性能和良率。

实施例二

为了解决现有技术存在的问题，本发明还提供一种半导体器件的制造方法，如图5所示，其主要包括以下步骤：

步骤s501，提供半导体衬底；

步骤s502，在所述半导体衬底上形成绝缘材料层；

步骤s503，图案化所述绝缘材料层，以形成彼此间由开口隔开的若干深沟槽隔离结构，其中，所述若干深沟槽隔离结构分别设置于相邻的光电二极管区之间；

步骤s504，在所述半导体衬底上形成第一外延层，所述第一外延层填充相邻深沟槽隔离结构之间的开口，且所述第一外延层的顶面高于所述深沟槽隔离结构的顶面。

根据本发明的制造方法，通过先对隔离材料层进行图案化，形成深沟槽隔离结构，再进行外延层生长的方法，在外延层中形成了深沟槽隔离结构，该深沟槽隔离结构有绝缘材料构成，其深度较深，改善了相邻光电二极管之间的隔离性能，避免了阱深较深的相邻光电二极管之间串扰问题的出现，进而提高了器件的性能和良率。

下面，参考图3a至图3g对本发明的另一实施中的半导体器件的制造方法做详细描述，其中，图3a至图3g示出了本发明另一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。

首先，如图3a所示，提供半导体衬底300，在半导体衬底300的表面上形成外延层301。

具体地，半导体衬底300的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

外延层301的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，外延层301的材料为si。

可以使用本领域技术人员习知的任何适合的选择性外延生长的方法形成该外延层301，例如，选择性外延生长可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。所述选择性外延生长可以在uhv/cvd反应腔中进行。

外延层301的厚度可以根据具体器件的需求进行合理设定，示例性地，外延层301的厚度可以为4000埃～30000埃，例如3000埃、5000埃、7000埃、9000埃、11000埃、13000埃、15000埃、18000埃等，上述数值范围仅作为示例，还可以为其他适合的范围。

该外延层301还可以为掺杂的外延层，为p型或者n型外延层，具体根据器件的类型进行合理选择。

接着，如图3b所示，在所述半导体衬底300上形成绝缘材料层302a。

具体地，绝缘材料层302a形成于外延层301的表面上。

所述绝缘材料层302a的材料可以为任意适合的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，氧化硅、氮化硅和氮氧化硅，也可以为诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘材料。本实施例中，较佳地，绝缘材料层302a的材料包括氧化硅。

可以使用包括但不限于化学气相沉积方法和物理气相沉积方法形成绝缘材料层302a，例如，可以采用高密度等离子体化学气相沉积(hdp)的方法形成绝缘材料层302a。

其中，绝缘材料层302a的厚度可以为3000～30000埃，例如，3000埃、5000埃、7000埃、9000埃、11000埃、13000埃、15000埃、18000埃等，该厚度范围仅作为示例，绝缘材料层302a的厚度和之后形成的深沟槽隔离结构的高度基本上相等，因此，可根据预定形成的深沟槽隔离结构的高度来合理设置绝缘材料层302a的厚度。

接着，如图3c所示，在所述绝缘材料层302a的表面上形成硬掩膜层303，在所述硬掩膜层303上形成图案化的光刻胶层304，所述图案化的光刻胶层304定义预定形成的深沟槽隔离结构的图案。

所述硬掩膜层303包括氮化硅(sin)、sicn、sic、非晶碳(a-c)、氮化硼(bn)、siof和sion中的一种或几种。本实施例中，较佳地，所述硬掩膜层303的材料包括sin。

所述硬掩膜层303的厚度范围可以为300～1000埃，具体的还可根据实际工艺需要进行适当调整。

可以采用化学气相沉积法(cvd)、原子层沉积法(ald)或者物理气相沉积法(pvd)等适合的工艺形成所述硬掩膜层303。

在所述硬掩膜层303上形成图案化的光刻胶层304，可通过光刻工艺形成该图案化的光刻胶层304，包括在硬掩膜层303上旋涂光刻胶层，并进行曝光显影等过程，以使图案化的光刻胶层304形成若干开口，所述若干开口定义器件预定形成的像素单元的区域位置，被光刻胶所覆盖的区域定义预定形成的深沟槽隔离结构的图案、位置、尺寸等。

接着，如图3d所示，以所述图案化的光刻胶层为掩膜，依次蚀刻所述硬掩膜层303和隔离材料层，停止于所述外延层301的表面上，以形成彼此间由开口隔开的所述若干深沟槽隔离结构302，所述若干深沟槽隔离结构分别设置于相邻的光电二极管区之间。

可以首先以所述图案化的光刻胶层304为掩膜，蚀刻所述硬掩膜层303，蚀刻气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法蚀刻工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个rie步骤进行干法蚀刻。蚀刻气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mtorr)。

然后，去除图案化的光刻胶层304，去除图案化的光刻胶层的方法可以为灰化的方法。

接着，根据硬掩膜层303中形成的开口蚀刻隔离材料层，以形成深沟槽隔离结构302。通常采用的蚀刻剂为含氟的气体，例如cf4或者chf3。可以采用干法蚀刻，例如反应离子蚀刻、离子束蚀刻、等离子蚀刻、激光烧蚀或者这些方法的任意组合。可以使用单一的蚀刻方法，或者也可以使用多于一个的蚀刻方法。蚀刻气体包括hbr、cl2、ch2f2、o2的一种或者几种气体，和一些添加气体如氮气、氩气。所述蚀刻气体的流量范围可为0～150立方厘米/分钟(sccm)，反应室内压力可为3～50毫托(mtorr)，在射频功率为600w～1500w的条件下进行等离子体蚀刻。

在本发明的实施例中，所述硬掩膜层303中形成的开口定义了有源区，该有源区域指的是像素单元区，每个所述像素单元区均包括光电二极管区，因此，经过本步骤后，在相邻的像素单元区之间设置了深沟槽隔离结构。

值得一提的是，如果在特定条件下，硬掩膜层303具有较大的厚度，那么在蚀刻过程中可能会形成上窄下宽的形状，深沟槽隔离结构302的顶部宽度小于其底部的宽度。

接着，如图3e所示，去除所述硬掩膜层303。具体地，根据硬掩膜层303的材料可选择适合的方法将其去除，包括但不限于干法蚀刻或者湿法蚀刻。

示例性地，硬掩膜层303为氮化硅可首先使用热的磷酸溶液去除氮化硅。

接着，如图3f所示，在所述半导体衬底300上形成外延层305，所述外延层305填充相邻深沟槽隔离结构302之间的开口，且所述外延层305的顶面高于所述深沟槽隔离结构302的顶面。

外延层305的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，外延层305的材料为si。

可以使用本领域技术人员习知的任何适合的选择性外延生长的方法形成该外延层305，例如，选择性外延生长可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。所述选择性外延生长可以在uhv/cvd反应腔中进行。

外延层305的厚度可以根据具体器件的需求进行合理设定，示例性地，外延层305的厚度可以为4000埃～40000埃，例如，5000埃、10000埃、15000埃、20000埃、25000埃、30000埃、35000埃等，上述数值范围仅作为示例，还可以为其他适合的范围。

沉积外延层305之后，还包括对所述外延层305的表面进行平坦化的步骤，该平坦化的方法可以使用化学机械研磨工艺。

外延层305中还可掺杂有n型或者p型杂质，以形成n型或者p型外延层，具体根据器件的需求进行合理设置。

之后，可以执行常规的cmos图像传感器的制作工艺，如图3g所示，对常规的cmos图像传感器的制作工艺包括的主要步骤进行简单介绍：

步骤s1，在相邻像素单元之间的外延层305中形成浅沟槽隔离结构，该浅沟槽隔离结构中填充有隔离材料，隔离材料可以为氧化硅或氮化硅等绝缘材料，用于隔离相邻的像素单元，以及相邻光电二极管上部的区域，其位于深沟槽隔离结构的上方，也可以使浅沟槽隔离结构的顶部位于深沟槽隔离结构的顶面上。

步骤s2，在所述外延层305中形成若干像素单元，其中，每个像素单元包括若干晶体管和光电二极管(未示出)，光电二极管包括与外延层具有相反的导电类型的掺杂区，例如，外延层为p型外延层，则在光电二极管区中形成n型掺杂区，以构成pn结作为光电二极管，光电二极管用于光电转换，晶体管用于将光电二极管转换的电信号放大后输出。

其中，该光电二极管区的阱深较深，也即光电二极管区中的掺杂区的深度较深，例如，掺杂区的深度可以达到3000～25000埃，例如，3000埃、5000埃、10000埃、15000埃、20000埃、25000埃等，该深度是指从外延层305的顶面到掺杂区的底部的距离，也即光电二极管区的底部与外延层305的顶面之间的距离。

而由于本发明中形成的深沟槽隔离结构，形成于外延层305中，相比直接从外延层的顶面开始蚀刻形成浅沟槽隔离结构的方法，本发明中的深沟槽隔离结构302的底部与外延层305的顶面的距离更远，也即深沟槽隔离结构的深度更深，因此可以对阱深更深的光电二极管区进行隔离，其可以使得深沟槽隔离结构302的底部与光电二极管区的底部齐平，或者使深沟槽隔离结构302的底部比光电二极管区的底部更深，进而使得该深沟槽隔离结构对相邻的光电二极管区具有很好的隔离作用，有效避免了电气串扰问题的出现。

步骤s3，在半导体衬底上形成层间介电层306，在层间介电层306中形成多层布线层307。

层间介电层可为氧化硅层，包括利用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(usg)、磷硅玻璃(psg)或硼磷硅玻璃(bpsg)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，sog)、掺杂磷的四乙氧基硅烷(pteos)或掺杂硼的四乙氧基硅烷(bteos)。

布线层307由诸如含铜的金属膜等的导电材料形成，所述含铜的金属膜等包括铜来作为主要成分。含铜的金属膜可包含银。含铜的金属膜可进一步包含选自由al、au、pt、cr、mo、w、mg、be、zn、pd、cd、hg、si、zr、ti和sn构成的组中的一种或两种不同的元素。例如，含铜的金属膜可通过电镀技术形成。例如，可在含铜的金属膜的表面上形成硅化物膜。

之后，还可以包括在层间介电层上形成滤光片以及微透镜的步骤等，在此不做详细介绍。

值得一提的是，本发明实施的半导体器件可以为cmos图像传感器。

对于完整的cmos图像传感器的制作还需其他的工艺过程，在此均不再赘述。

根据本发明的制造方法，通过先对隔离材料层进行图案化，形成深沟槽隔离结构，再进行外延层生长的方法，在外延层中形成了深沟槽隔离结构，该深沟槽隔离结构由绝缘材料构成，其深度较深，改善了相邻光电二极管之间的隔离性能，避免了阱深较深的相邻光电二极管之间串扰问题的出现，进而提高了器件的性能和良率。

实施例三

本发明还提供一种使用前述实施例一中方法形成的半导体器件，该半导体器件为cmos图像传感器。

下面，参考图6a和图6b对本发明一实施例中的半导体器件的结构做详细描述。

具体地，如图6a所示，本发明的半导体器件主要包括以下结构：半导体衬底400，形成于所述半导体衬底400上的外延层401，以及形成于所述外延层401中的若干光电二极管区403，以及设置于相邻所述光电二极管区403之间的所述外延层401中的深沟槽隔离结构402，其中，所述深沟槽隔离结构402的顶面低于所述外延层401的顶面。

其中，半导体衬底400的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

外延层401的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，外延层401的材料为si。

其中，外延层401的厚度范围可以根据实际器件的要求进行合理设定，非限制性地其厚度范围可以为8000～70000埃。

示例性地，外延层401还可以为掺杂n型或者p型杂质的掺杂的外延层。

在一个示例中，还可以使深沟槽隔离结构402顶面以下的外延层401的厚度范围为5000埃～50000埃，而顶面以上的外延层401的厚度范围为3000～20000埃，上述数值范围仅作为示例，还可以为其他适合的范围。

在一个示例中，在外延层401中形成有若干像素单元，其中，每个像素单元包括若干晶体管和光电二极管区403，光电二极管区403包括与外延层401具有相反的导电类型的掺杂区，例如，外延层为p型外延层，则在光电二极管区403中形成n型掺杂区，以构成pn结作为光电二极管，光电二极管用于光电转换，晶体管用于将光电二极管转换的电信号放大后输出，其中，在像素单元外围还形成有虚拟像素区(dummypixel)41，在该虚拟像素区41中也形成有前述的深沟槽隔离结构402。

其中，该光电二极管区的阱深较深，也即光电二极管区中的掺杂区的深度较深，例如，掺杂区的深度可以达到3000～25000埃，该深度是指从外延层的顶面到掺杂区的底部的距离，也即光电二极管区的底部与外延层的顶面之间的距离。

值得一提的是，若干像素单元的区域外侧的半导体衬底上还设置有存储器件区和逻辑电路区(lg)，其中存储器件区可以包括静态随机存取存储器(staticrandomaccessmemory，简称sram)区。

进一步地，所述深沟槽隔离结构402的底部与所述光电二极管区403的底部持平，或者所述深沟槽隔离结构402的底部比所述光电二极管区403的底部更低，也即所述深沟槽隔离结构402的底部与所述外延层401的顶面之间的距离大于所述光电二极管区403的底部与所述外延层401的顶面之间的距离，以更好的对相邻光电二极管区403进行隔离，避免其发生电气串扰问题。

示例性地，如图6a和图6b所示，所述深沟槽隔离结构402包括填充的多晶硅层4022，以及包围所述多晶硅层4022四周表面的绝缘层4021。

所述绝缘层4021的材料可以为任意适合的绝缘材料，其非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，氧化硅、氮化硅和氮氧化硅，也可以为诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘材料。本实施例中，较佳地，绝缘层4021的材料包括氧化硅。

示例性地，绝缘层4021还可以具有从大约200到大约1000埃的厚度。

进一步地，所述绝缘层4021包括包围所述多晶硅层底部和侧壁的衬垫层，以及位于所述多晶硅层顶面上的覆盖层。

其中，可以使衬垫层和覆盖层包括相同的材料，也可以为不同的绝缘材料，较佳地，所述覆盖层的材料包括氧化硅，所述衬垫层的材料包括氧化硅。

深沟槽隔离结构402的位于所述外延层中的高度范围可以为1000～10000埃，还可以为其他任意适合的数值。

示例性地，所述深沟槽隔离结构402还可以为上宽下窄的形状，也即所述深沟槽隔离结构402的顶部宽度大于其底部宽度。

进一步地，如图6b所示，若干光电二极管区403位于所述半导体衬底中且呈矩阵排布，在相邻的光电二极管区403之间形成有深沟槽隔离结构402，使每个光电二极管区403均被其四周的深沟槽隔离结构所包围，以很好的隔离相邻的光电二极管区403。

在一个示例中，在相邻像素单元之间的外延层401中形成有浅沟槽隔离结构404，该浅沟槽隔离结构404中填充有隔离材料，隔离材料可以为氧化硅或氮化硅等绝缘材料，用于隔离相邻的像素单元，以及相邻光电二极管上部的区域，其位于深沟槽隔离结构402的上方，也可以使浅沟槽隔离结构404的顶部位于深沟槽隔离结构402的顶面上。

而由于本发明中的深沟槽隔离结构402形成于外延层401中，其顶面低于所述外延层401的顶面，深沟槽隔离结构402的底部与外延层401的顶面的距离更远，也即深沟槽隔离结构的深度更深，因此可以对阱深更深的光电二极管区进行隔离，进而使得该深沟槽隔离结构对相邻的光电二极管区具有很好的隔离作用，有效避免了电气串扰问题的出现。

在一个示例中，在半导体衬底上形成有层间介电层406，在层间介电层406中形成有多层布线层407。

层间介电层可为氧化硅层，包括利用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(usg)、磷硅玻璃(psg)或硼磷硅玻璃(bpsg)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，sog)、掺杂磷的四乙氧基硅烷(pteos)或掺杂硼的四乙氧基硅烷(bteos)。

布线层407由诸如含铜的金属膜等的导电材料形成，所述含铜的金属膜等包括铜来作为主要成分。含铜的金属膜可包含银。含铜的金属膜可进一步包含选自由al、au、pt、cr、mo、w、mg、be、zn、pd、cd、hg、si、zr、ti和sn构成的组中的一种或两种不同的元素。例如，含铜的金属膜可通过电镀技术形成。例如，可在含铜的金属膜的表面上形成硅化物膜。

其中，在一个示例中，在所述外延层401的正面形成有与外围虚拟像素区41内的所述深沟槽隔离结构402电连接的接触孔405，以将外围虚拟像素区41内的所述深沟槽隔离结构405电连接到负压。进一步地，该接触孔405一端电连接深沟槽隔离结构402中的多晶硅层4022，以实现和深沟槽隔离结构402的电连接，另一端电连接其上方的布线层，以将外围虚拟像素区41内的所述深沟槽隔离结构402电连接到负压。

接触孔405的材料可以为任意适合的金属材料，例如铜、铝、钨等。可采用本领域技术人员熟知的任何适合的方法形成该接触孔405，在此不做赘述。

进一步地，在层间介电层上还形成有滤光片以及微透镜，在此不做详细介绍。

入射光(如图6a中箭头所示)从半导体衬底的正面进入像素单元内，入射的光子(incidencephotons)被预定的光电二极管区403捕获从而产生光电子，光电子被该预定的光电二极管的n+层收集。由于深沟槽隔离结构402的存在，使得相邻光电二极管之间不会发生电气串扰问题。

对于完成的cmos图像传感器件，其还包括其他的组成元件等，在此不再赘述。

根据本发明的半导体器件，在相邻光电二极管之间设置深沟槽隔离结构，该深沟槽隔离结构包括多晶硅层以及包围多晶硅层的绝缘层，构成了近似汉堡的结构(hamburgerstructure)，使用该深沟槽隔离结构，改善了相邻光电二极管之间的隔离性能，避免了串扰问题的出现，进而提高了器件的性能和良率。

实施例四

本发明还提供一种使用前述实施二中方法形成的半导体器件，该半导体器件为cmos图像传感器。

下面，参考图7a和图7b对本发明一实施例中的半导体器件的结构做详细描述。

具体地，如图7a所示，本发明的半导体器件包括：半导体衬底500，形成于所述半导体衬底500上的外延层501，以及形成于所述外延层501中的若干光电二极管区503，以及设置于相邻所述光电二极管区503之间的所述外延层501中的深沟槽隔离结构502，其中，所述深沟槽隔离结构502的顶面低于所述外延层501的顶面。

其中，半导体衬底500的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

外延层501的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，外延层501的材料为si。

其中，外延层501的厚度范围可以根据实际器件的要求进行合理设定，非限制性地其厚度范围可以为8000～70000埃。

示例性地，外延层501还可以为掺杂n型或者p型杂质的掺杂的外延层。

在一个示例中，还可以使深沟槽隔离结构502底面以下的外延层501的厚度范围为4000埃～30000埃，而底面面以上的外延层501的厚度范围为4000～40000埃，上述数值范围仅作为示例，还可以为其他适合的范围。

在一个示例中，在外延层501中形成有若干像素单元，其中，每个像素单元包括若干晶体管和光电二极管区503，光电二极管区503包括与外延层501具有相反的导电类型的掺杂区，例如，外延层为p型外延层，则在光电二极管区中形成n型掺杂区，以构成pn结作为光电二极管，光电二极管用于光电转换，晶体管用于将光电二极管转换的电信号放大后输出。

其中，该光电二极管区的阱深较深，也即光电二极管区中的掺杂区的深度较深，例如，掺杂区的深度可以达到3000～25000埃，该深度是指从外延层的顶面到掺杂区的底部的距离，也即光电二极管区的底部与外延层的顶面之间的距离。

值得一提的是，若干像素单元的区域外侧的半导体衬底上还设置有存储器件区和逻辑电路区(lg)，其中存储器件区可以包括静态随机存取存储器(staticrandomaccessmemory，简称sram)区。

进一步地，所述深沟槽隔离结构502的底部与所述光电二极管区503的底部持平，或者所述深沟槽隔离结构502的底部比所述光电二极管区503的底部更低，也即所述深沟槽隔离结构502的底部与所述外延层501的顶面之间的距离大于所述光电二极管区503的底部与所述外延层501的顶面之间的距离，以更好的对相邻光电二极管区503进行隔离，避免其发生电气串扰问题。

示例性地，如图7a和图7b所示，所述深沟槽隔离结构502由绝缘材料层构成。

绝缘材料层的材料可以为任意适合的绝缘材料，其非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，氧化硅、氮化硅和氮氧化硅，也可以为诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘材料。本实施例中，较佳地，绝缘材料层的材料包括氧化硅。

其中，深沟槽隔离结构502的高度可以为3000～30000埃，例如，3000埃、5000埃、7000埃、9000埃、11000埃、13000埃、15000埃、18000埃等。

示例性地，所述深沟槽隔离结构502还可以为上窄下宽的形状，也即所述深沟槽隔离结构502的顶部宽度小于其底部宽度。

进一步地，如图7b所示，若干光电二极管区503位于所述半导体衬底中且呈矩阵排布，在相邻的光电二极管区503之间形成有深沟槽隔离结构502，使每个光电二极管区503均被其四周的深沟槽隔离结构所包围，以很好的隔离相邻的光电二极管区503。

在一个示例中，在相邻像素单元之间的外延层501中形成有浅沟槽隔离结构504，该浅沟槽隔离结构504中填充有隔离材料，隔离材料可以为氧化硅或氮化硅等绝缘材料，用于隔离相邻的像素单元，以及相邻光电二极管上部的区域，其位于深沟槽隔离结构502的上方，也可以使浅沟槽隔离结构504的顶部位于深沟槽隔离结构502的顶面上。

而由于本发明中的深沟槽隔离结构502形成于外延层501中，其顶面低于所述外延层501的顶面，深沟槽隔离结构502的底部与外延层501的顶面的距离更远，也即深沟槽隔离结构的深度更深，因此可以对阱深更深的光电二极管区进行隔离，进而使得该深沟槽隔离结构对相邻的光电二极管区具有很好的隔离作用，有效避免了电气串扰问题的出现。

在一个示例中，在半导体衬底上形成有层间介电层505，在层间介电层505中形成有多层布线层506。

层间介电层可为氧化硅层，包括利用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(usg)、磷硅玻璃(psg)或硼磷硅玻璃(bpsg)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，sog)、掺杂磷的四乙氧基硅烷(pteos)或掺杂硼的四乙氧基硅烷(bteos)。

布线层506由诸如含铜的金属膜等的导电材料形成，所述含铜的金属膜等包括铜来作为主要成分。含铜的金属膜可包含银。含铜的金属膜可进一步包含选自由al、au、pt、cr、mo、w、mg、be、zn、pd、cd、hg、si、zr、ti和sn构成的组中的一种或两种不同的元素。例如，含铜的金属膜可通过电镀技术形成。例如，可在含铜的金属膜的表面上形成硅化物膜。

进一步地，在层间介电层上还形成有滤光片以及微透镜，在此不做详细介绍。

入射光(如图7a中箭头所示)从半导体衬底的正面进入像素单元内，入射的光子(incidencephotons)被预定的光电二极管区503捕获从而产生光电子，光电子被该预定的光电二极管的n+层收集。由于深沟槽隔离结构502的存在，使得相邻光电二极管之间不会发生电气串扰问题。

对于完成的cmos图像传感器件，其还包括其他的组成元件等，在此不再赘述。

根据本发明的半导体器件，在相邻光电二极管之间设置深沟槽隔离结构，该深沟槽隔离结构由绝缘材料构成，其深度较深，改善了相邻光电二极管之间的隔离性能，避免了阱深较深的相邻光电二极管之间串扰问题的出现，进而提高了器件的性能和良率。

实施例五

本发明还提供了一种电子装置，包括实施例三或实施四所述的半导体器件，所述半导体器件根据实施例一或实施例二中所述方法制备得到。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、数码相框、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

其中，图8示出移动电话手机的示例。移动电话手机800被设置有包括在外壳801中的显示部分802、操作按钮803、外部连接端口804、扬声器805、话筒806等。

其中所述移动电话手机包括实施例三或实施例四所述的半导体器件，所述半导体器件主要包括：

半导体衬底，形成于所述半导体衬底上的外延层，以及形成于所述外延层中的若干光电二极管区，以及设置于相邻所述光电二极管区之间的所述外延层中的深沟槽隔离结构，其中，所述深沟槽隔离结构的顶面低于所述外延层的顶面。

本发明的电子装置包括前述的半导体器件，因此也具有相同的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。