制造半导体器件的方法与流程

相关申请的交叉引用

包括说明书、附图和摘要的、2015年10月30日提交的日本专利申请no.2015-215001的公开的全部内容以引用方式并入本文中。

本发明涉及一种制造半导体器件的方法。例如，本发明可用于制造具有双极晶体管的半导体器件。

背景技术：

将用于电流放大的晶体管的每个具有放大因子(hfe)，放大因子(hfe)的值对应于晶体管的规格。作为抑制半导体器件的制造过程中由一个半导体晶圆形成的多个晶体管之间的放大因子hfe特性变化的方法，已知的是在用于扩散引入半导体衬底中的杂质的热处理步骤中，使用立式炉替代卧式炉。

日本未审专利申请公开no.平成5(1993)-67739描述了半导体晶圆的表面的部分被掩模覆盖，并且一些晶体管的发射极区被进行结晶学上或冶金学上的改性，由此这些晶体管的每个的放大因子hfe有所不同。

技术实现要素：

可用一个半导体晶圆制作大量半导体芯片，各半导体芯片包括具有预定hfe特性的晶体管。如果以这种方式制作的半导体芯片之中有少量半导体芯片是必需的，则也用该半导体晶圆制作的剩余半导体芯片不是必需的。

近来，随着半导体晶圆的直径增大，能用一个半导体晶圆制作的半导体芯片的数量增加。另外，加热技术的改进提高了用一个半导体晶圆制作的半导体芯片的晶体管之间的hfe特性的一致性。因此，当期望制作均包括具有预定hfe特性的晶体管的少量半导体芯片时，并且如果用一个半导体晶圆制造大量这种半导体芯片，则过量地供应不必要的半导体芯片，这增加了半导体器件的制造成本。

如日本未审专利申请公开no.平成5(1993)-67739中描述的将发射极区在结晶学或冶金学上改性的技术在技术上难以准确控制hfe特性，因此难以制作具有所期望特性的晶体管。

将根据对本说明书的描述和附图，阐明其他问题和新颖特征。

本申请中公开的典型实施例被简要地总结如下。

作为一个实施例的制造半导体器件的方法是用一个半导体晶圆制作包括具有含不同面积的发射极区的晶体管的各种半导体芯片。

根据实施例，半导体器件的制造成本可降低。特别地，可防止用半导体晶圆制作不必要的芯片。

附图说明

图1是半导体器件的制造过程期间的作为一个实施例的半导体器件的平面图。

图2是制造过程期间的作为实施例的半导体器件的平面图。

图3包括制造过程期间的作为实施例的半导体器件的剖视图。

图4包括图3之后的制造过程期间的半导体器件的剖视图。

图5是图4之后的制造过程期间的半导体器件的平面图。

图6包括图4之后的制造过程期间的半导体器件的剖视图。

图7包括图5之后的制造过程期间的半导体器件的剖视图。

图8是图7之后的制造过程期间的半导体器件的平面图。

图9包括图7之后的制造过程期间的半导体器件的剖视图。

图10是作为实施例的半导体器件的制造过程中使用的立式炉的剖视图。

图11包括图9之后的制造过程期间的半导体器件的剖视图。

图12包括图11之后的制造过程期间的半导体器件的剖视图。

图13包括图12之后的制造过程期间的半导体器件的剖视图。

图14是图12之后的制造过程期间的半导体器件的平面图。

图15包括图13之后的制造过程期间的半导体器件的平面图。

图16是示出发射极区的大小和放大因子特性之间的关系的曲线图。

图17是半导体器件的制造过程期间的作为实施例的修改的半导体器件的平面图。

图18是半导体器件的制造过程期间的作为比较例的半导体器件的平面图。

图19是作为比较例的半导体器件的制造过程中使用的卧式炉的剖视图。

具体实施方式

下文中，将参照附图详细描述本发明的一个实施例。在用于说明以下实施例的所有附图中，用相同的标号指定具有相同功能的组件，并且省略重复描述。在以下实施例中，除了特别需要的情况外，原则上并不重复描述相同或类似的部分。

这个实施例被实施为包括双极晶体管的半导体器件。虽然这个实施例是针对npn双极晶体管描述的，但这个实施例的半导体器件可应用于具有相反导电类型的pnp双极晶体管，因此可针对pnp双极晶体管提供与npn双极晶体管的效果类似的效果。

半导体器件的制造方法

现在，参照图1至图15描述这个实施例的制造半导体器件的方法。

图1、图2、图5、图8、图14和图15均是半导体器件的制造过程期间的这个实施例的半导体器件的平面图。图3、图4、图6、图7、图9、图11、图12和图13均包括制造过程期间的这个实施例的半导体器件的剖视图。图10是这个实施例的半导体器件的制造过程中使用的立式炉的剖视图。

在图3、图4、图6、图7、图9、图11、图12和图13的每个中，在左侧示出第一区1a，在右侧示出第二区1b。具体地，在图3的左侧示出沿着图2中的a-a线的截面，在其右侧示出沿着图2中的b-b线的截面。类似地，图6示出沿着图5中的a-a线的截面和沿着图5中的b-b线的截面。图9示出沿着图8中的a-a线的截面和沿着图8中的b-b线的截面。

第一区1a和第二区1b沿着相同的半导体衬底(半导体晶圆)的主表面布置，并且是其间将要形成不同类型的半导体芯片的区域。图1、图2、图5、图8和图14的每个没有示出半导体衬底上方的膜(例如，绝缘膜)。

在半导体器件的制造过程中，首先，如图1至图3中所示，提供了半导体衬底sb，即，半导体晶圆wf，该半导体衬底包括具有例如大约1至100ω·cm的比电阻的n型单晶硅(si)。随后，通过外延生长过程，在半导体衬底sb上形成外延层ep。外延层ep是n型半导体层。半导体衬底sb和外延层ep均包括n型杂质(例如，砷(as)或磷(p))。半导体衬底sb具有比外延层ep大的n型杂质浓度。半导体衬底sb和外延层ep一齐用作随后形成的双极晶体管的集电极区。

本申请中描述的半导体晶圆wf是指在随后使用图15描述的切片步骤之前的时间点的包括半导体衬底sb和设置在半导体衬底sb上方和下方的膜的衬底。具体地，图1中示出的半导体晶圆wf包括含半导体衬底sb和外延层ep的堆叠。在这个实施例中，含半导体衬底sb和外延层ep的堆叠可被称为衬底或半导体衬底。具体地，随后描述的双极晶体管是半导体衬底中设置的半导体元件。

如图1中所示，从平面图看，半导体晶圆wf具有类似于圆形形状的形状。半导体晶圆wf具有在其端部处的、被称为取向平面的线性研磨部分，用于确定半导体晶圆wf的晶体取向。半导体晶圆wf可具有在其端部处的、被称为凹口的切除部分，用于替代设置取向平面。

图1中的半导体晶圆wf的主表面上的用栅格图案示出的各粗直线是通过半导体器件制造过程中的曝光步骤中的多次曝光之中的一个曝光步骤(曝光(shot))被曝光的曝光区sh的边界。在这种情况下，在每个曝光步骤将曝光位置移位的同时，通过多次曝光将半导体晶圆wf的整个主表面曝光。多个曝光区sh布置在作为沿着半导体衬底sb的主表面的方向的x方向上(参见图3)和作为沿着半导体衬底sb的主表面并且与x方向正交的方向的y方向上。具体地，曝光区sh在半导体晶圆wf的顶部上排成行列，并且从平面图看，均具有矩形形状。

图2以放大方式示出作为半导体晶圆wf(参见图1)顶部的部分的一个曝光区sh。多个芯片形成区ce在曝光区sh中在x方向(行方向)和y方向(列方向)上排成行列。图2示例性示出在一个曝光区sh中存在九个芯片形成区ce的布局。通过后续步骤，将芯片形成区ce的每个形成为一个半导体芯片。图2按虚线示出链接的芯片形成区ce之间的边界。图1中示出的曝光区sh中的任一个具有与图2中示出的曝光区sh的布局类似的布局。在后续描述中使用的图5和图8的每个还示出如同图2一样的一个曝光区sh。

在图2中示出的一个曝光区sh中，最左列被称为第一区1a，中间列被称为第二区1b，最右列被称为第三区1c。具体地，第一区1a、第二区1b和第三区1c的每个包括三个芯片形成区ce，这三个芯片形成区ce在曝光区sh中垂直排成列。由于图1中示出的曝光区sh的每个也具有第一区1a、第二区1b和第三区1c，因此第一区1a、第二区1b和第三区1c的每个在y方向上从半导体晶圆wf的一端延伸到另一端。

第一区1a、第二区1b和第三区1c是其间将要形成具有不同特性的双极晶体管的区域。具体地，第一区1a中将形成的晶体管具有与第二区1b中将形成的晶体管不同的特性，第二区1b中将形成的晶体管具有与第三区1c中将形成的晶体管不同的特性，第三区1c中将形成的晶体管具有与第一区1a中将形成的晶体管不同的特性。

图3示出第一区1a中的衬底和第二区1b中的衬底的剖视图。图3中示出的第一区1a的截面对应于图2中示出的一个芯片形成区ce的截面。图3中示出的第二区1b的截面对应于图2中示出的另一个芯片形成区ce的截面。换句话讲，在后续步骤中，图3中的第一区1a和第二区1b形成为不同的半导体芯片。在下面对制造过程的描述中，主要描述针对第一区1a和第二区1b的制造过程，并没有具体描述针对第三区1c的制造过程。然而，还通过与第一区1a和第二区1b的每个中的过程相同的过程，在第三区1c中形成双极晶体管。

随后，如图4中所示，例如，通过执行热处理，形成覆盖外延层ep顶部的绝缘膜if1。绝缘膜if1是例如热氧化膜，并且包括氧化硅膜。

随后，如图5和图6中所示，使用光刻技术和干蚀刻过程，去除绝缘膜if1的部分。绝缘膜if1因此被图案化，由此在第一区1a和第二区1b的每个中，从绝缘膜if1暴露外延层ep的顶部的部分。在这种情况下，在各芯片形成区ce(参见图2)的从平面图看的中心部分中，暴露外延层ep的顶部。换句话讲，绝缘膜if1环状地保持以覆盖芯片形成区ce的边缘。

在此描述的光刻技术中，通过涂覆处理在衬底上形成光致抗蚀剂膜(感光膜)，并且用例如穿过光掩模(光罩(reticule))的紫外线对其进行曝光，使得图案被转印，随后通过执行显影步骤来去除光致抗蚀剂膜的部分，由此形成未描绘的光致抗蚀剂图案。由于通过一个曝光步骤中进行的曝光只可转印有限范围内的图案，因此不可通过一次曝光对整个半导体晶圆wf(参见图1)进行曝光。因此，图1中示出的曝光区sh的每个经受曝光。

在绝缘膜if1上施用光致抗蚀剂膜。随后，光致抗蚀剂膜经受曝光和显影，以去除光致抗蚀剂膜的部分。因此，从光致抗蚀剂膜暴露绝缘膜if1的顶部的部分。随后，使用包括通过曝光和显影步骤形成的光致抗蚀剂膜的光致抗蚀剂图案作为用于干蚀刻的掩模。因此，从光致抗蚀剂膜暴露的区域中的绝缘膜if1被去除，由此暴露外延层ep顶部的部分(即，衬底顶部的部分)。在干蚀刻步骤之后，去除光致抗蚀剂膜。

随后，通过用绝缘膜if1作为掩模进行离子注入过程，将p杂质(例如，硼(b))注入外延层ep的顶部中。因此，在外延层ep中的其中引入p杂质的区域中，形成作为p半导体区的基极区pb。基极区pb形成在第一区1a、第二区1b和第三区1c的每个中的芯片形成区ce的每个中的从平面图看的中心部分中。从平面图看，基极区pb具有例如矩形形状。基极区pb被设置成是从外延层ep的顶部到外延层ep的中间深度。也就是说，基极区pb的底部没有到达外延层ep和半导体衬底sb之间的界面。

随后，如图7中所示，例如，通过执行热处理，形成覆盖外延层ep顶部的绝缘膜if2。在图6中示出的各截面中，绝缘膜if2形成在从绝缘膜if1暴露的外延层ep的顶部上。图7没有示出绝缘膜if1和绝缘膜if2之间的边界。绝缘膜if2具有比绝缘膜if1小的厚度。绝缘膜if2是例如热氧化膜，并且包括氧化硅膜。

随后，使用光刻技术和干蚀刻过程来去除绝缘膜if2的部分。绝缘膜if2因此被图案化，由此，在第一区1a和第二区1b的每个中，从绝缘膜if1和绝缘膜if2暴露基极区pb顶部的部分。从平面图看，其上方绝缘膜if2被开口的整个区域与基极区pb重叠。绝缘膜if2的开口形成在例如各芯片形成区ce中的三个点处(参见图5)。从平面图看，绝缘膜if2的每个开口具有在y方向上较长的矩形形状。在第一区1a、第二区1b和第三区1c之间，x方向上的开口的宽度是不同的。

随后，如图8和图9中所示，通过用绝缘膜if1和绝缘膜if2作为掩模进行离子注入过程，将n型杂质(例如，砷(as)或磷(p))注入基极区pb的顶部中。因此，在基极区pb中的被引入n型杂质的各个区域中，形成作为n型半导体区的发射极区ne1、ne2和ne3。

三个发射极区ne1并排形成在第一区1a的各芯片形成区ce中的基极区pb顶部上的x方向上。三个发射极区ne2并排形成在第二区1b的各芯片形成区ce中的基极区pb顶部上的x方向上。三个发射极区ne3并排形成在第三区1c的各芯片形成区ce中的基极区pb顶部上的x方向上。

发射极区ne1、ne2和ne3的每个被形成为从基极区pb的顶部到基极区pb的中间深度。也就是说，发射极区ne1、ne2和ne3的每个的底部没有到达基极区pb和外延层ep之间的界面。

发射极区ne1、ne2和ne3的每个的从平面图看的形状是在y方向上较长的矩形。发射极区ne1、ne2和ne3具有在y方向上相同的宽度。换句话讲，发射极区ne1、ne2和ne3的每个具有在y方向上相同的长度y1。发射极区ne1的x方向上的长度x1小于长度y1并且小于发射极区ne2的x方向上的长度x2。发射极区ne2的x方向上的长度x2小于长度y1并且小于发射极区ne3的x方向上的长度x3。发射极区ne3的x方向上的长度x3小于长度y1。

具体地，在半导体晶圆wf(参见图1)的顶部上和可通过一个曝光步骤(曝光)曝光的曝光区sh中，形成从平面图看在x方向上具有不同宽度和不同面积的发射极区ne1、ne2和ne3。

随后，为了扩散在离子注入步骤中注入的杂质(即，扩散基极区和发射极区中的杂质)，使用图10中示出的扩散炉(加热炉)来加热半导体晶圆wf。图10中示出的扩散炉vf是立式炉。具体地，扩散炉vf具有在垂直于水平面的方向上延伸的圆柱形炉芯管(石英管)ft。炉芯管ft是容纳将被加热的多个半导体晶圆wf的容器。在加热步骤中，被晶圆支架wh支承的半导体晶圆wf在炉芯管ft的延伸方向上布置在炉芯管ft中。此时，各半导体晶圆wf的主表面平行于水平面。

换句话讲，通过炉芯管ft的延伸方向和垂直于水平方向的方向所限定的角度小于通过炉芯管ft的延伸方向和水平面所限定的角度。通过设置在炉芯管ft中的半导体晶圆wf的顶部和水平面所限定的角度小于通过半导体晶圆wf的顶部和垂直于水平面的方向所限定的角度。

晶圆支架wh和半导体晶圆wf被包封在包括在炉芯管ft中的例如石英的安瓿ap中。安瓿ap的内部处于真空状态。环形电炉ef设置在炉芯管ft的外部，以便环绕包封半导体晶圆wf的安瓿ap的水平周缘。在执行用于扩散杂质的加热处理的步骤中，电炉ef被供应能量，以生成热来加热被电炉ef环绕的炉芯管ft中的半导体晶圆wf。

使用立式炉的加热步骤可防止半导体晶圆wf的部分局部接收当半导体晶圆wf被晶圆支架wh支承时施加的应力。因此，相比于随后描述的卧式炉，立式炉允许半导体晶圆wf的整个表面被均匀加热。因此，离子注入步骤的每个中的半导体衬底sb中注入的杂质离子可均匀扩散到半导体晶圆wf的主表面中的任何位置。

通过这些如图9中所示的步骤，具有作为集电极区的半导体衬底sb和外延层ep、基极区pb和发射极区ne1的npn双极晶体管tr1形成在第一区1a中。类似地，具有作为集电极区的半导体衬底sb和外延层ep、基极区pb和发射极区ne1的npn双极晶体管tr2形成在第二区中。类似地，具有作为集电极区的半导体衬底sb、发射极区ne3、和基极区pb的双极晶体管tr3形成在图8中示出的第三区中。

随后，如图11中所示，例如，通过执行热处理，形成覆盖外延层ep的顶部的绝缘膜if3。在图9中示出的截面中，绝缘膜if3形成在从绝缘膜if1和绝缘膜if2暴露的外延层ep的顶部上。图11没有示出绝缘膜if1和绝缘膜if2之间的边界和绝缘膜if2和绝缘膜if3之间的边界。绝缘膜if3具有比绝缘膜if2小的厚度。绝缘膜if3是例如热氧化膜，并且包括氧化硅膜。

随后，使用光刻技术和干蚀刻过程，去除绝缘膜if2和绝缘膜if3的每个的部分。绝缘膜if2和绝缘膜if3因此被图案化，由此从绝缘膜if2和绝缘膜if3暴露发射极区ne1、发射极区ne2和基极区pb的顶部的每个的部分。

从平面图看，在用图7描述的图案化步骤中，其上方绝缘膜if3被开口的整个区域位于绝缘膜if2中形成的开口内部。因此，只有发射极区ne1的顶部暴露于第一区1a中的绝缘膜if3的开口的底部上，并且只有发射极区ne2的顶部暴露于第二区1b中的绝缘膜if3的开口的底部上。绝缘膜if3的开口形成在绝缘膜if2的各开口中。绝缘膜if3的三个开口因此并排形成在第一区1a至第三区1c的每个的从平面图看的x方向上。

只有基极区pb的顶部暴露于穿透绝缘膜if2的开口的底部上，该开口是在图案化步骤中在第一区1a和第二区1b的每个中形成的。绝缘膜if2的开口在穿透绝缘膜if3的各开口附近在x轴方向上沿着绝缘膜if3的开口的侧边设置。具体地，绝缘膜if2的开口中的一些均形成在第一区1a至第三区1c的每个中的x方向上布置的绝缘膜if3的开口之间(参见图8)。

随后，如图12中所示，例如，通过溅射过程，在半导体衬底sb上形成金属膜mf。例如，金属膜mf包括铝(al)膜。

随后，如图13中所示，使用光刻技术和干蚀刻过程，去除金属膜mf的部分。金属膜mf因此被图案化，由此在半导体衬底sb上、在第一区1a和第二区1b的每个中，形成均包括金属膜mf的发射极电极ee和基极电极be。第一区1a中的发射极电极ee耦合到绝缘膜if3的开口底部上的发射极区ne1的顶部。第二区1b中的发射极电极ee耦合到绝缘膜if3的开口底部上的发射极区ne2的顶部。第一区1a中的基极电极be形成在发射极电极ee旁边，并且耦合到绝缘膜if2的开口底部上的基极区pb的顶部。第二区1b中的基极电极be形成在发射极电极ee旁边，并且耦合到绝缘膜if2的开口底部上的基极区pb的顶部。

随后，形成集电极电极cle，集电极电极cle耦合到与半导体衬底sb的主表面的相反侧的背面，同时覆盖背面。例如，可通过溅射过程来形成集电极电极cle。集电极电极cle具有堆叠结构，该堆叠结构包括例如从背面侧起依次堆叠的钛(ti)膜和金(au)膜。发射极电极ee电耦合到第一区1a中的发射极区ne1。发射极电极ee电耦合到第二区1b中的发射极区ne2。基极电极be电耦合到基极区pb，集电极电极cle电耦合到第一区1a和第二区1b的每个中的作为集电极区的半导体衬底sb。

图14区别地示出半导体晶圆wf的主表面上的第一区1a、第二区1b和第三区1c。在图14中，第二区1b和第三区1c带有不同阴影，而第一区1a不带阴影。图14中的用粗线分割的各曝光区sh具有布置在x方向上的第一区1a、第二区1b和第三区1c。图14没有示出个体芯片形成区ce(参见图8)。

如图8中所示，在第一区1a中，均包括三个双极晶体管tr1的多个芯片形成区ce布置在y轴方向上。在第二区1b中，均包括三个双极晶体管tr2的多个芯片形成区ce布置在y轴方向上。在第三区1c中，均包括三个双极晶体管tr3的多个芯片形成区ce布置在y轴方向上。图14示出具有双极晶体管tr1的第一区1a的位置(参见图8)、具有双极晶体管tr2的第二区1b的位置(参见图8)，和具有双极晶体管tr3的第三区1c的位置(参见图8)。

随后，如图15中所示，通过执行切片步骤，制作多个半导体芯片。具体地，使用切片刀，沿着图8中的虚线和粗线所示出的划线来切割半导体晶圆wf，因此，半导体晶圆wf(参见图14)被划分成个体芯片。可通过这个步骤，提供这个实施例的半导体器件，即，多个半导体芯片cp1、多个半导体芯片cp2和多个半导体芯片cp3。

图15示出附图上侧的包括发射极电极ee和基极电极be的半导体芯片的平面图，并且示出省略了发射极电极ee、基极电极be和绝缘膜的半导体芯片的平面图。图15上侧的各平面图示出各电极耦合到半导体衬底的部分的轮廓。

半导体芯片cp1是通过切片步骤用第一区1a(参见图13和图14)的芯片形成区ce(参见图8)制作的，并且包括形成在半导体衬底sb中的双极晶体管tr1。半导体芯片cp2是通过切片步骤用第二区1b(参见图13和图14)的芯片形成区ce制作的，并且包括形成在半导体衬底sb中的双极晶体管tr2。半导体芯片cp3是通过切片步骤用第三区1c(参见图14)的芯片形成区ce制作的，并且包括形成在半导体衬底sb中的双极晶体管tr3。

半导体芯片cp1不包括双极晶体管tr2和tr3，半导体芯片cp2不包括双极晶体管tr1和tr3，并且半导体芯片cp3不包括双极晶体管tr1和tr2。

如图15中所示，从平面图看，发射极电极ee和基极电极be的每个具有梳状形状。具体地，发射极电极ee和基极电极be的每个在各芯片的y方向上的一端附近具有在x方向上延伸的部分和在y方向上从该部分向着该芯片的y方向上的其他端延伸的多个延伸部。延伸部并排设置在x方向上。在发射极电极ee的y方向上延伸的延伸部和在基极电极be的y方向上延伸的延伸部并排交替布置在x方向上。

在发射极电极ee的y方向上延伸的延伸部均耦合到延伸部正下方的半导体衬底sb的主表面上的发射极区ne1、ne2、或ne3。类似地，在基极电极be的y方向上延伸的延伸部均耦合到延伸部正下方的半导体衬底sb的主表面上的基极区pb。

三个发射极区ne1在x方向上并排设置在半导体芯片cp1的半导体衬底sb的主表面上。三个发射极区ne2在x方向上并排设置在半导体芯片cp2的半导体衬底sb的主表面上。三个发射极区ne3在x方向上并排设置在半导体芯片cp3的半导体衬底sb的主表面上。

图5示出符号tr1至tr3，假定双极晶体管tr1至tr3设置在半导体衬底sb的各个部分中，从平面图看，这些部分与其中形成发射极区ne1、ne2和ne3的区域重叠。然而，在可能的情况下，针对半导体芯片的每个，设置一个双极晶体管。一个半导体芯片中的三个发射极区通过发射极电极相互电耦合。

从平面图看，构成半导体芯片cp1的双极晶体管tr1的发射极区ne1、构成半导体芯片cp2的双极晶体管tr2的发射极区ne2、和构成半导体芯片cp3的双极晶体管tr3的发射极区ne3具有不同的形状。从平面图看均具有矩形形状的发射极区ne1、ne2和ne3具有在y方向上相同的宽度，但在x方向上具有不同的宽度。

换句话讲，发射极区ne1的长度x1小于发射极区ne2的长度x2，并且长度x2小于x方向上的发射极区ne3的长度x3。因此，从平面图看，发射极区ne1的面积小于发射极区ne2的面积，发射极区ne2的面积小于发射极区ne3的面积。

双极晶体管的放大因子(增益)hfe取决于双极晶体管的发射极区的面积而变化。本申请中描述的放大因子(增益)hfe是指例如晶体管的直流放大因子(直流增益)。

图16示出表示发射极区的宽度和放大因子hfe之间的关系的曲线图。图16的水平轴指示发射极区的x方向上的宽度，其垂直轴指示放大因子hfe。图16示出用三个半导体晶圆制作的半导体芯片的各个双极晶体管的放大因子hfe的值的测量结果。图16中的正方形图、圆形图和三角形图指示用分开的半导体晶圆制作的半导体芯片的测量值。用于测量的双极晶体管具有在y方向上相同的宽度。因此，发射极区的面积随x方向上的宽度而直接变化。

如图16中所示，例如，作为发射极开口大小的长度x从0.1μm变化至4μm，由此放大因子hfe增大大约1.5倍。以此方式，随着发射极区的x方向上的宽度增大，双极晶体管的放大因子hfe的值增大。换句话讲，随着发射极区的面积增大，双极晶体管的放大因子hfe增大。这是因为，决定放大因子特性的基极与发射极的面积比因发射极区的面积变化而变化。以此方式，发射极区的面积变化，由此可控制双极晶体管的放大因子hfe，使其是任何值。

实施例的效果

现在，用示出比较例的图18和图19来描述这个实施例的制造方法的效果。图18是示出比较例的半导体器件的制造过程的平面图。图19是另一个比较例的半导体器件的制造过程中可使用的卧式炉的剖视图。

图18是示出在半导体衬底中已经形成双极晶体管之后在执行切片步骤之前的时间点的曝光区的平面图。图18示出如同图8一样的作为可通过一个曝光步骤(曝光)被曝光的范围的曝光区sh。曝光区sh中的芯片形成区ce具有相同的平面布局。具体地，所有芯片形成区ce中设置的双极晶体管trx的发射极区ne具有x方向上的相同长度xn和y方向上的相同长度yn。

因此，所有芯片形成区ce中的双极晶体管trx的发射极区ne具有相同面积。因此，在这个比较例中，可用半导体晶圆制作的多个半导体芯片具有放大因子特性相同的晶体管。

图19中示出的扩散炉hf有可能用在热处理步骤中，执行热处理步骤是为了将引入基极区pb和发射极区ne中的杂质扩散到图18中示出的半导体衬底的顶部上。扩散炉hf具有在水平方向上延伸的圆柱形炉芯管(石英管)ft。换句话讲，扩散炉hf是卧式炉。在加热步骤中，被晶圆支架wh支承在炉芯管ft中的多个半导体晶圆布置在炉芯管ft的延伸方向上。半导体晶圆wf的每个被晶圆支架wh支承，使得半导体晶圆的主表面具有相对于水平面接近直角的角度。

晶圆支架wh和半导体晶圆wf被包封在炉芯管ft中的包括例如石英的安瓿ap中。安瓿ap的内部处于真空状态。环形电炉ef设置在炉芯管ft的外部。为了加热，允许电炉ef产生热来加热半导体晶圆wf。

然而，在图18中示出的比较例的用于形成双极晶体管trx的制造过程中，在用于扩散杂质的热处理步骤中，使用图10中示出的垂直扩散炉vf。如果使用图19中示出的水平扩散炉hf，则由于例如施加到半导体晶圆wf与晶圆支架wh的接触部分的力，而导致难以均匀地加热半导体晶圆wf的整个表面。在这种情况下，在半导体晶圆wf的芯片形成区之间，杂质扩散的水平有所不同，从而导致用半导体晶圆wf制作的半导体芯片的特性变化，即，放大因子hfe变化。

相比之下，图10中示出的立式扩散炉vf可更均匀地加热半导体晶圆wf的整个表面，从而使得可以均匀地扩散整个半导体晶圆wf中的杂质。这样防止了制作失败，并且可以用一个半导体晶圆wf制作大量半导体芯片，这些半导体芯片包括具有所期望的放大因子hfe的双极晶体管。

可专门地用包括图18中示出的比较例的曝光区sh的一个半导体晶圆制造包括具有相同放大因子hfe的晶体管的大量半导体芯片。换句话讲，只用比较例的一个半导体晶圆制作具有一个放大因子特性的半导体芯片。在制造具有晶体管的半导体芯片时，会需要制造具有不同的放大因子hfe的晶体管的多种半导体芯片，使得取决于所需规格，针对放大因子hfe的每个，制造所需数量的半导体芯片。

例如，会需要制造包括具有第一放大因子的晶体管的所期望数量的第一半导体芯片和包括具有与第一放大因子不同的第二放大因子的晶体管的所期望数量的第二半导体芯片。在这种情况下，如图18中示出的比较例中一样，如果用相同的布局形成半导体晶圆中的芯片形成区ce，并且因此如果只有包括具有相同的第一放大因子的双极晶体管trx的第一半导体芯片由半导体晶圆制造，则用半导体晶圆制作数量大于所期望数量的大量第一半导体芯片。以此方式，制造不必要的第一半导体芯片。因此，当使用伴随不必要半导体芯片制作的比较例的半导体器件的制造方法时，半导体器件的制造成本不利地增加。

特别地，当期望用一个半导体晶圆wf制作具有预定特性的少量半导体芯片时，用半导体晶圆wf制作具有这样的特性的过量的大量半导体芯片。结果，制造大量不必要的半导体芯片，并且上述缺点变得显著。如果半导体晶圆具有大直径，则用一个半导体晶圆wf制造大量不必要的半导体芯片，因此上述缺点变得显著。

当使用图10中示出的立式扩散炉vf执行扩散处理时，用半导体晶圆制造半导体芯片，而相比于使用图19中示出的水平扩散炉hf的情况，芯片的特性一致。因此，如果制作了具有预定特性的所期望数量的半导体芯片，则还制作具有这样的特性的增加数量的不必要的半导体芯片。因此，制造成本增加的缺点变得显著。

用于控制制造过程中的放大因子特性的技术可能包括变化基极区或发射极区中的杂质浓度的技术、变化基极区或发射极区中的杂质扩散的热处理的温度的技术、和变化氧化处理的温度的技术。仅在晶圆中，这样的制造条件的每个可有所不同。因此，难以形成在用一个半导体晶圆在这样的不同条件下制作的各种半导体芯片。换句话讲，难以通过变化制造条件的这样的技术用一个半导体晶圆来制造具有不同放大因子特性的各种半导体芯片。

相比之下，在这个实施例的半导体器件中，如用图7和图8描述的，在发射极区形成步骤中，在半导体晶圆的不同芯片形成区中形成发射极区，发射极区具有不相同的而是在所有芯片形成区之间不同的面积。换句话讲，在作为可通过一个曝光步骤被曝光的区域的曝光区内的不同芯片形成区中，形成具有面积不同的发射极区的双极晶体管。

因此，可用一个半导体晶圆制作具有不同放大因子特性的多种类型的半导体芯片。在这个实施例中，如图8中所示，在第一区1a、第二区1b和第三区1c中分别形成具有不同面积的三种类型的发射极区ne1、ne2和ne3。因此，可用一个半导体晶圆制作具有不同放大因子特性的包括双极晶体管的三种类型的半导体芯片。

因此，可用一个半导体晶圆制作例如包括具有第一放大因子的晶体管的第一半导体芯片、包括具有不同于第一放大因子的第二放大因子的晶体管的第二半导体芯片、和包括具有与第一放大因子和第二放大因子的每个不同的第三放大因子的晶体管的第三半导体芯片。因此，例如，即使需要少量的第一半导体芯片，也用半导体晶圆制造出数量减少的过量的第一半导体芯片，并且没有用半导体晶圆无益地制造出第二半导体芯片和第三半导体芯片。这意味着由于制作过量而导致的损失减少。

另外，当制造具有若干类型的放大因子特性的半导体芯片时，不必使用特定数量的半导体晶圆，该特定数量等于类型的数量。因此，可以减少将用于制造的半导体晶圆的数量。另外，可以减少用于制造半导体器件的步骤的数量。例如，当制造出具有若干类型的放大因子特性的半导体芯片时，有可能针对各种类型的放大因子特性来执行扩散处理，以形成具有不同放大因子特性的晶体管。然而，在这个实施例中，可通过一次扩散处理来形成具有不同放大因子特性的晶体管。

以此方式，使用这个实施例的制造半导体器件的方法可提高半导体器件的产量，从而允许半导体器件的制造成本降低。

在可用一个半导体晶圆制造大量半导体芯片的情况下，例如，在制造过程中使用的半导体晶圆具有大于6英寸的直径的情况下，这个实施例是特别有效的。例如，相比于使用具有6英寸直径的半导体晶圆的情况，在使用具有8英寸直径的半导体晶圆的情况下，可制作的半导体芯片的数量大两倍。

在用立式炉执行扩散处理的情况下，这个实施例是特别有效的。使用立式炉替代卧式炉，可以准确地控制整个半导体晶圆中的晶体管的放大因子特性。这样可防止在使用立式炉的情况下过量制造具有预定放大因子特性的无用半导体芯片。

修改

现在，作为这个实施例的修改将描述以下情况，即在可通过一个曝光步骤被曝光的曝光区中，形成具有增加类型的放大因子特性的双极晶体管。

图17是示出这个修改的半导体器件的制造过程的平面图。图17示出可通过一个曝光步骤被曝光的曝光区sh。在这个修改中，不同于用图8描述的布局，总共30个芯片形成区ce在曝光区sh中设置成行列。在曝光区sh中，在y方向上存在六行芯片形成区ce并且在x方向上存在五列芯片形成区ce。

在用图8描述的制造方法中，在曝光区sh中，在第一区1a中形成具有第一放大因子特性的双极晶体管tr1，在第二区1b中形成具有第二放大因子特性的双极晶体管tr2，并且在第三区1c中形成具有第三放大因子特性的双极晶体管tr3。这样使得可以制作包括具有与一个半导体晶圆不同的放大因子的双极晶体管的三种类型的半导体芯片。

另一方面，如这个修改中一样，曝光区sh中形成的双极晶体管的类型可增加。在图17中，各芯片形成区ce示出其中形成的发射极区的大小。具体地，各芯片形成区ce示出从平面图看具有矩形形状的发射极区的x方向上的大小和y方向上的大小的组合。图17示例性示出八个图案x1×y1、x2×y1、x3×y1、x1×y2、x4×y3、x5×y1、x6×y1和x7×y4作为一个曝光区sh中将形成的发射极区的大小的类型。

图8示出以下情况，即在曝光区sh中的y方向上布置的芯片形成区ce中的任一个中，形成具有相同放大因子特性的晶体管。然而，在y方向上布置的芯片形成区ce不一定在其间具有相同放大因子特性的晶体管。

曝光区中设置的半导体芯片具有增加类型的放大因子特性(如这个修改中一样)，从而可以更有效地防止过量制作具有预定放大因子特性的半导体芯片。另外，由于可用一个半导体晶圆制作具有增加类型的特性的半导体芯片，因此当期望制作许多类型(规格)的半导体芯片时，可使用减少数量的半导体晶圆，从而造成用于制造半导体器件的步骤的数量减少。

尽管已经根据之前的一个实施例详细描述了本发明人实现的本发明，但本发明不应该限于此，并且应该理解，可在不脱离本发明主旨的范围内，对其进行各种修改或更改。