形成纳米线的方法与流程

本揭露是关于一种半导体的制造方法，特别是形成纳米特征的方法。

背景技术：

电子行业已经经历对更小及更快、同时能支援大量日益复杂及精密的功能的电子装置的不断增加的需求。因此，半导体行业中存在制造低成本、高效能以及低功率的集成电路(integrated circuit；IC)的持续趋势。迄今为止，这些目标已大部分通过按比例缩小半导体IC尺寸(例如，最小特征尺寸)并由此提高生产效率及降低相关成本而得以实现。

此类按比例缩小亦增加处理及制造IC的复杂性，且为了实现此类进步，IC处理及制造亦需要有相似的发展。举例而言，已引入三维晶体管(例如具有纳米线的半导体装置)来替代平面晶体管。尽管用于制造IC装置的现有方法已大体适用于其意欲目的，但其并未在所有方面完全令人满意。例如，期望在纳米线形成方面有所改良。

技术实现要素：

一种形成纳米线的方法，包括：形成第一材料层于基板上，第一材料层具有界定第一开口的侧壁，其中第一开口具有第一形状；形成牺牲特征于第一开口内，其中牺牲特征具有第二形状，此第二形状不同于第一形状，使得在牺牲特征的边缘与第一材料层的侧壁之间存在空腔；用第二材料层填充此空腔；移除牺牲特征以形成第二开口；用第三材料层填充第二开口；移除第二材料层以显露此空腔；以及形成导电特征于此空腔内。

附图说明

当结合附图阅读以下详细描述时，本揭露的各种态样将最易于理解。应注意的是，根据行业标准操作规程，各种特征结构可能并非按比例绘制。事实上，为了论述的清晰性，可以任意地增大或减小各种特征结构的尺寸。

图1是根据本揭露的一或更多个态样所提供的制造装置或部分的方法的流程图；

图2是根据图1的方法的态样，为装置200的一实施方式的横截面图；

图3A、图4A、图4C、图5A、图5C、图5D、图6A、图7A、图8A、图9A、图10A、图10C、图10D及图11A是根据图1的方法的态样，为装置200的一实施方式的俯视图；

图3B、图4B、图4D、图5B、图6B、图7B、图8B、图9B、图10B及图11B是根据图1的方法的态样，为沿线A-A截取的装置200的一实施方式的横截面图，这些横截面图分别与图3A、图4A、图4C、图5A、图6A、图7A、图8A、图9A、图10A及图11A的俯视图对应。

具体实施方式

以下揭露提供了许多不同实施例或实例方式来实施所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭露。当然，这些例子仅为示例并无意加以限制。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括第一特征及第二特征形成为直接接触的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。

进一步地，为了便于描述，本文可使用空间相对性术语(例如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且因此本文所使用的空间相对性描述词可相应地按此解读。

图1为半导体制造的方法100，此半导体制造包括用于称作环绕式栅极(gate-all-around；GAA)装置的多栅极晶体管的纳米线的制造。图3A、图4A、图4C、图5A、图5C、图5D、图6A、图7A、图8A、图9A、图10A、图10C、图10D及图11A是根据图1的方法100的各个阶段，为半导体装置200的实施例的俯视图。图2、图3B、图4B、图4D、图5B、图6B、图7B、图8B、图9B、图10B、及图11B是根据图1的方法100的各个阶段，为半导体装置200的实施例的横截面图，这些横截面图与上文列出的各个等角视图相对应。如同本文论述的其他方法实施例及示例性装置，应理解半导体装置200的各部分可通过CMOS技术处理流程制造，且因此本文仅简要描述一些制程。此外，示例性半导体装置可包括各种其他装置及特征，例如其他类型的装置，如额外晶体管、双极型接面晶体管、电阻器、电容器、电感器、二极管、熔断器、静态随机存取记忆体(static random access memory；SRAM)及/或其他逻辑电路等等，但为了更好理解本揭露的发明构思而进行简化。在一些实施例中，示例性装置包括可互连的多个半导体装置(例如，晶体管)，此多个半导体装置包括n型场效晶体管(n-type field effect transistors；NFET)，p型场效晶体管(p-type field effect transistors；PFET)等。

参考图1及图2，方法100开始于步骤102，此处形成第一材料层220于基板210上。基板210可为半导体基板，例如硅基板。基板210亦可包括其他半导体，例如锗、碳化硅(SiC)、硅锗(SiGe)，或金刚石。或者，基板210可包括复合半导体及/或合金半导体。此外，基板210视情况可包括磊晶层(epi层)，可经应变以达效能强化，可包括绝缘体上硅(silicon-on-insulator；SOI)结构，及/或具有其他适当强化特征。基板210可具有任何适当结晶取向(例如，(100)、(110)，或(111)结晶取向)。在一些实施方式中，基板210包括具有(111)结晶取向的半导体材料。做为实例，基板210包括Si(111)。

基板210亦可包括通过例如离子布植及/或扩散的制程实施的各种p型掺杂区域及/或n型掺杂区域。这些掺杂区域包括n型井、p型井、轻掺杂区域(light doped region；LDD)、重掺杂源极及漏极(S/D)，以及各种通道掺杂轮廓(channel doping profile)，以经配置形成各种IC装置，这些IC装置为例如互补金氧半导体场效晶体管(complimentary metal-oxide-semiconductor field-effect transistor；CMOSFET)、成像感测器，及/或发光二极管(light emitting diode；LED)。基板210可进一步包括其他功能特征，例如基板中及基板上形成的电阻器或电容器。

基板210亦可包括各种隔离特征。这些隔离特征分离基板210中的各种装置区域。隔离特征包括通过使用不同处理技术形成的不同结构。举例而言，隔离特征可包括浅沟槽隔离(shallow trench isolation；STI)特征。STI的形成可包括蚀刻基板210中的沟槽并用绝缘体材料填充沟槽，这些绝缘体材料为例如氧化硅、氮化硅，或氧氮化硅。所填充沟槽可具有多层结构，例如具有用氮化硅填充的沟槽的热氧化物衬垫层。可执行化学机械研磨法(chemical mechanical polishing；CMP)以回磨(polish back)过量的绝缘材料并平坦化隔离特征的顶表面。

基板210亦可包括由介电层及电极层形成的栅极堆叠。介电层可包括通过合适技术沉积的介面层(interfacial layer；IL)及高k(HK)介电层，这些合适技术为例如化学气相沉积(chemical vapor deposition；CVD)、原子层沉积(atomic layer deposition；ALD)、物理气相沉积(physical vapor deposition；PVD)、热氧化，及其组合，或其他适合的技术。电极层可包括通过ALD、PVD、CVD，或其他合适制程形成的单层或多层，例如金属层、衬垫层、润湿层，以及粘着层。

基板210亦可包括多个层间介电(inter-level dielectric；ILD)层及导电特征，以整合形成互连结构，此互连结构配置用于耦合各种p型掺杂区域及n型掺杂区域以及其他功能性特征(例如栅极)，从而产生功能性集成电路。在一个实施例中，基板210可包括互连结构的部分且互连结构包括多层互连(multi-layer interconnect；MLI)结构及与MLI结构整合的ILD层，从而提供电气布线来将基板210中的各种装置耦合至输入/输出功率及输入/输出讯号。互连结构包括各种金属线、触点及通孔特征(或通孔插塞(via plug))。金属线提供水平电气布线。触点提供硅基板与金属线之间的垂直连接，而通孔特征提供不同金属层中金属线之间的垂直连接。

在本实施方式中，第一材料层220可包括与基板210不同的材料以在后续蚀刻制程期间实现蚀刻选择性。第一材料层220可包含氧化硅、氮化硅、氧氮化硅、氟硅酸盐玻璃(FSG)、低k介电质、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽，及其组合，及/或其他适合的材料。在各种实施例中，可通过CVD、ALD、PVD、热氧化、旋涂式涂覆法、及其组合，或其他适合的技术来沉积第一材料层220。

参考图1、图3A及图3B，方法100进行至步骤104，此处形成图案化硬遮罩(hard mask；HM)310于第一材料层220上。图案化HM 310具有多个第一开口315。在一些实施方式中，第一开口315的每一者具有方形形状。或者，开口315可具有三角形形状、圆形形状，及/或其他适合的形状。在本实施方式中，第一开口315具有沿着线A-A的第一宽度w1。在一些实施方式中，图案化HM 310可包括图案化光阻层且通过微影术制程形成。示例性微影术制程可包括形成光阻层，通过微影术曝光制程曝光光阻层，执行曝光后烘焙制程，及使光阻层显影以形成图案化抗蚀层。或者，图案化HM 310可通过以下步骤形成：沉积HM层；通过微影术制程形成图案化光阻层于HM层上；及经由图案化光阻层蚀刻HM材料层以形成图案化HM 310。

参考图1、图4A及图4B，方法100进行至步骤106，此处蚀刻第一材料层220以将第一开口315转印至第一材料层220，从而形成第一模板320。第一模板320由在第一材料层220中由侧壁326界定的多个第二开口325形成。第二开口325载有第一开口315的形状及第一宽度w1。在一些实施方式中，选择蚀刻制程以选择性蚀刻第一材料层220而不会实质蚀刻基板210。如先前已提及，通过适当蚀刻选择性，基板210用作蚀刻终止层，此蚀刻终止层改良蚀刻制程视窗及轮廓控制。在一些实施方式中，蚀刻制程包括各向异性干式蚀刻。举例而言，蚀刻制程是通过实施含氟气体(例如，CF₄、SF₆、CH₂F₂、CHF₃，及/或C₂F₆)，其他合适的气体及/或等离子，及/或其组合进行的等离子各向异性蚀刻。

在蚀刻第一材料层220之后，通过蚀刻制程移除图案化HM 310，如图4C及图4D所示。在图案化HM 310为光阻图案的一个实例中，通过湿式剥离及/或等离子灰化来移除图案化HM 310。

参考图1、图5A及图5B，方法100进行至步骤108，此处形成牺牲特征410于第二开口325内。在本实施方式中，牺牲特征410形成为具有与第二开口325的形状类型不同的形状类型，使得牺牲特征410不完全填满第二开口325且在牺牲特征410的边缘与第二开口325的侧壁326之间留出空腔(或间隙)415。因此，空腔415的尺寸可用牺牲特征410及第二开口325的尺寸来进行控制。在一些实施方式中，在一个第二开口325内形成单个牺牲特征410。或者，在一些实施方式中，在一个第二开口325内形成多于一个牺牲特征410。

在本实施方式中，空腔415形成为具有宽度不均匀的形状且空腔415沿着线A-A方向的尺寸被定义为第二宽度w2。因此，第二宽度w2实质小于第一宽度w1。第二宽度w2与最终纳米线的直径有关联，稍后将描述此关联。在一些实施方式中，第二宽度w2是小于第一宽度w1的30％。作为一实施例，第一宽度w1在30nm至100nm的范围内，而第二宽度w2在5nm至30nm的范围内。应注意的是，此尺寸减少(自第一宽度w1减至第二宽度w2)是由以下两个结构的差异实现：第二开口325及牺牲特征410。换言之，此尺寸减少是由非微影术制程实现。此经由非微影术制程实现的尺寸减少的重要意义在于其容许使用更小的临界尺寸(critical dimensions；CD)。CD减少对于微影术制程而言为一种挑战，此变成未来技术产生或节点的限制因素之一。因此，本揭露提供使用放宽要求的微影术制程的CD减少方法。

图5A及图5B图示在方形第二开口325中形成了六边形磊晶牺牲特征410。在一些实施方式中，通过磊晶生长半导体材料于具有(111)结晶取向的半导体基板210上来形成牺牲特征410，此使得磊晶牺牲特征410形成为具有六边形形状。在一实施方式中，磊晶牺牲特征410的形成可始于在第二开口325内磊晶生长半导体材料于基板210(111)上，持续过度生长并自第二开口325突出。

举例而言，磊晶牺牲特征410的磊晶生长可通过分子束磊晶(molecular beam epitaxial；MBE)制程、金属有机化学气相沉积(metalorganic chemical vapor deposition；MOCVD)制程，及/或其他合适磊晶生长制程执行。磊晶牺牲特征410可包含硅、锗，复合半导体(例如，碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟)、合金半导体(例如InAs、SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP、及/或GaInAsP)，或其组合。

图5C绘示在另一实施方式中，在三角形第二开口325内形成了六边形磊晶牺牲特征410。如上所述，在另一实施方式中HM 310可界定任何几何形状，此几何形状随后经由上述制程转印至第一材料层220。例如，HM 310可界定包括但不限于以下的几何形状：三角形形状、圆形形状、矩形形状，及/或其他允许第二开口325具有相对应几何形状的合适形状。

另外类似地，如图5D绘示，在又一实施方式中，在圆形第二开口325内形成了六边形磊晶牺牲特征410。

出于示例性目的，以下描述将针对图5A的实施方式。应理解类似步骤可实施用于图5C及图5D的实施方式。

参考图1、图6A及图6B，方法100进行至步骤110，此处用第二材料层420填充宽度不均匀的空腔415。在本实施方式中，第二材料层420可包括与第一材料层220及牺牲特征410不同的材料，以在后续蚀刻制程期间实现蚀刻选择性。第二材料层420可包含氧化硅、氮化硅、氧氮化硅、氟硅酸盐玻璃(FSG)、低k介电质、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽、及其组合，及/或其他合适材料。在各种实施例中，可通过CVD、ALD、PVD、热氧化、旋涂式涂覆法、及其组合，或其他适合的技术来沉积第一材料层220。可执行化学机械研磨(CMP)制程以平坦化第二材料层420的顶表面。在一些实施方式中，CMP制程亦可用以移除牺牲特征410自第一材料层220突出的部分并平坦化半导体装置220的顶表面。

参考图1、图7A及图7B，方法100进行至步骤112，此处移除牺牲特征410以形成沟槽510。因此，沟槽510载有牺牲特征410的形状。在一实施方式中，沟槽510载有磊晶牺牲特征410的六边形形状。在一些实施方式中，选择蚀刻制程以选择性地蚀刻牺牲特征410而不会实质蚀刻第一材料层220及第二材料层420。因此，使用自对准性质来移除牺牲特征410，此举放宽了蚀刻制程限制。蚀刻制程可包括选择性湿式蚀刻、选择性干式蚀刻，及/或其组合。在一实施方式中，选择性湿式蚀刻溶液包括四甲基氢氧化铵(TMAH)、HF/HNO₃/CH₃COOH溶液，或其他适合的溶液。干式蚀刻制程可包括使用基于氯的化学物(例如Cl₂、CHCl₃、CCl₄，及/或BCl₃)的偏向等离子蚀刻制程。

参考图1、图8A及图8B，方法100进行至步骤114，此处用第三材料层610填充沟槽510。在本实施方式中，第三材料层610可包括与第二材料层420及基板210不同的材料，以在后续蚀刻制程期间实现蚀刻选择性。在一实施方式中，第三材料层610是另一第一材料层220。第三材料层610可包含氧化硅、氮化硅、氧氮化硅、氟硅酸盐玻璃(FSG)、低k介电质、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽、及其组合，及/或其他合适材料。在各种实施例中，可通过CVD、ALD、PVD、热氧化、旋涂式涂覆法、及其组合，或其他合适技术来沉积第一材料层220。可执行CMP以平坦化第三材料层610的顶表面以使得第一材料层220、第二材料层420及第三材料层610彼此共平面。

参考图1、图9A及图9B，方法100进行至步骤116，此处移除第二材料层420以显露宽度不均匀的空腔415并形成第二模板620。所显露的宽度不均匀的空腔415被称作415'，并且基板210的部分曝露于宽度不均匀的空腔415'内。因此，第二模板620是由第一材料层220及第三材料层610中的多个所显露的宽度不均匀的空腔415'形成。因此，具有第二开口325的第一模板320是由具有宽度不均匀的空腔415'的第二模板620所替代。

在一些实施方式中，选择蚀刻制程以选择性地蚀刻第二材料层420而不会实质蚀刻第一材料层220及第三材料层610。因此，使用自对准性质来移除第二材料层420，此举放宽了蚀刻制程限制。此蚀刻制程可包括湿式蚀刻、干式蚀刻，及/或其组合。作为实施例，干式蚀刻制程可实施含氟气体(例如，CF₄、SF₆、CH₂F₂、CHF₃，及/或C₂F₆)，其他适合的气体及/或等离子，及/或其组合。

参考图1、图10A及图10B，方法100进行至步骤118，此处形成纳米特征710于宽度不均匀的空腔415'内。因此，纳米特征710的宽度等于或小于第二宽度w2。作为实施例，纳米特征710的宽度是在约2nm至约25nm的范围内，而第二宽度w2是在约5nm至约30nm的范围内。在一些实施方式中，通过控制宽度不均匀的空腔415'的第二宽度w2，单个纳米特征710形成于一个宽度不均匀的空腔415'内，以使得纳米特征710的布局载有第二模板620的布局图案。在一些实施方式中，多于一个纳米特征710形成于单一宽度不均匀的空腔415'内。应注意的是，纳米特征710的尺寸是由以下两个特征的差异来实现：第二开口325及牺牲特征410。简言之，纳米特征710的尺寸是通过非微影术制程实现。经由非微影术制程进行的尺寸减少的重要意义在于：容许使用更小临界尺寸(CD)。CD减小对于微影术制程而言为一种挑战，此变成未来技术产生或节点的限制因素之一。因此，本揭露提供使用不严格的微影术制程的CD减少方法。

在一些实施方式中，纳米特征710是通过磊晶生长半导体材料于半导体基板210上来形成，此纳米特征710被称为纳米线710。作为实例，纳米线710是通过以下步骤形成：磊晶生长砷化铟(InAs)于硅基板210上，此硅基板210在宽度不均匀的空腔415'内具有(111)结晶取向；持续过度生长并自宽度不均匀的空腔415'突出。纳米线710形成为具有六边形形状。如上文已提及的，通过控制宽度不均匀的空腔415'的第二宽度w2，单个纳米线710形成于一个宽度不均匀的空腔415'内。据信，纳米线偏向于在较大区域中成核，此是因为当尺寸(空腔710的尺寸)减小至小于3nm时，成核的机会要少得多。因此成核将首先发生于较大区域中且一旦第一纳米线已经成核，此第一纳米线将在磊晶生长制程期间吸收进入的原子且因此第二纳米线不可能成核。

特别是，图10A及图10B图示形成于宽度不均匀的空腔415'中的纳米线710，所述宽度不均匀的空腔415'由图5A及图5B所示的方形第二开口325界定。举例而言，纳米线710的磊晶生长可通过MBE制程、MOCVD制程，及/或其他合适磊晶生长制程执行。纳米线710可包含硅、锗，复合半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟)、合金半导体(例如InAs、SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP、及/或GaInAsP)，或其组合。

对于在三角形第二开口325内形成六边形磊晶牺牲特征410的情况，图10C图示纳米线710形成于宽度不均匀的空腔415'中，此空腔415'由图5C所示的三角形第二开口325界定。

对于在圆形第二开口325(如图5D所示)内形成六边形磊晶牺牲特征410的情况，图10D图示纳米线710形成于宽度不均匀的空腔415'中，此空腔415'由图5D所示的圆形第二开口325界定。

可在方法100之前、期间及之后实施额外的制程步骤，并且可根据方法100的各种实施例来替代或消除一些上述制程步骤。作为实施例，在形成纳米特征710之后，移除第一材料层220并保留纳米特征710自基板210突出，如图11A及图11B所示。在一些实施方式中，选择蚀刻制程以选择性地蚀刻第一材料层220而不会实质蚀刻纳米特征710及基板210。因此，使用自对准性质来移除第一材料层220，此举放宽了蚀刻制程限制。蚀刻制程可包括湿式蚀刻、干式蚀刻，及/或其组合。

基于上述，可以看出本揭露提供了形成纳米特征(例如，纳米线)的方法。此方法采用：通过形成两个具有不同形状的结构来形成纳米空腔；以及随后在纳米空腔内形成纳米特征。通过相当简单及可行的制程整合，此方法实现了使用放宽要求的微影术制程的临界尺寸减少，并提供了用于形成纳米线的稳健制程。

本揭露提供形成半导体装置的方法的许多不同实施方式。此方法包括形成第一材料层于基板上。此第一材料层具有界定第一开口的侧壁，其中第一开口具有第一形状。此方法亦包括在第一开口内形成牺牲特征且此牺牲特征具有第二形状，此第二形状不同于第一形状，以使得在牺牲特征的边缘与第一材料层的侧壁之间存在空腔。此方法亦包括用第二材料层填充空腔，移除牺牲特征以形成第二开口，用第三材料层填充第二开口，移除第二材料层以显露空腔并在空腔内形成导电特征。

在另一实施方式中，方法包括形成第一材料层于半导体基板上且此第一材料层具有界定第一开口的侧壁。第一开口具有第一形状。此方法亦包括在第一开口内形成磊晶特征且此磊晶特征具有不同于第一形状的第二形状，以使得在磊晶特征的边缘与第一材料层的侧壁之间定位空腔。此方法亦包括用第二材料层填充空腔，移除磊晶特征以形成沟槽，用第三材料层填充沟槽，移除第二材料层以显露空腔并在空腔内形成纳米线。

在又一实施方式中，此方法包括形成第一开口于第一材料层中且此第一开口具有第一形状。此方法亦包括形成第一特征于第一开口内且此第一特征具有不同于第一形状的第二形状，以使得空腔自第一特征的边缘延伸至第一材料层的侧壁且空腔具有不均匀的宽度。此方法亦包括在空腔内形成纳米特征。

根据本揭露的一实施例，其中第一形状包括选自以下项组成的群组的形状：方形形状、三角形形状，及圆形形状。

根据本揭露的一实施例，其中的空腔具有不均匀的宽度。

根据本揭露的一实施例，其中在第一开口内形成牺牲特征的方法包括磊晶生长半导体材料于基板上。

根据本揭露的一实施例，其中第二形状为六边形形状。

根据本揭露的一实施例，其中导电特征为纳米线。

根据本揭露的一实施例，其中基板具有(111)结晶取向。

根据本揭露的一实施例，其中在空腔内形成导电特征的方法包括磊晶生长半导体材料于基板上。

根据本揭露的一实施例，其中导电特征包括形成于空腔内的纳米特征。

根据本揭露的一实施例，进一步包括在空腔内形成导电特征之后移除第一材料层。

根据本揭露的一实施态样，此方法包括：形成第一材料层于半导体基板上，第一材料层具有界定第一开口的侧壁，其中第一开口具有第一形状；形成磊晶特征于该第一开口内，其中磊晶特征具有不同于第一形状的第二形状，以使得在磊晶特征的边缘与第一材料层的侧壁之间定位一空腔；用第二材料层填充此空腔；移除磊晶特征以形成沟槽；用第三材料层填充沟槽；移除第二材料层以显露空腔；以及形成一纳米线于空腔内。

根据本揭露的一实施例，其中第一形状包括选自以下项组成的群组的形状：方形形状、三角形形状，及圆形形状。

根据本揭露的一实施例，其中在第一开口内形成磊晶牺牲特征包括磊晶生长半导体材料于半导体基板上。

根据本揭露的一实施例，其中第一材料及第三材料是由相同材料组成。

根据本揭露的一实施例，其中第二材料是由不同于第一材料的材料组成。

根据本揭露的一实施例，其中在空腔内形成纳米特征的方法包括磊晶生长半导体材料于半导体基板上。

根据本揭露的一实施例，其中在空腔内形成纳米线的方法包括形成单一纳米特征于空腔内。

根据本揭露的一实施例，其中空腔具有不均匀的宽度。

根据本揭露的一实施例，进一步包括在空腔内形成纳米特征之后移除第一材料层。

根据本揭露的一实施态样，此方法包括：形成第一开口于第一材料层内，此第一开口具有第一形状；形成第一特征于第一开口内，其中第一特征具有不同于第一形状的第二形状，以使得一空腔自第一特征的边缘延伸至第一材料层的侧壁，其中此空腔具有不均匀的宽度；以及形成纳米特征于空腔内。

上文概述若干实施方式的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施方式的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。