半导体器件及其制作方法、电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术：

在半导体制造工艺中，进行芯片封装时，需要将芯片顶层的焊盘与引线框架上对应的焊盘或者引线对接，这样可以通过引线框架将与外部电路连接。其中，引线框架一般为标准模式，进行封装的芯片的焊盘位置与引线框架上的焊盘或者引线位置并不对应，因此需要对芯片顶层的焊盘进行再分布，使焊盘可以与引线框架上的焊盘或者引线电连接。如图1所示，在器件晶圆100上形成第一钝化层101，并在第一钝化层101中形成暴露下方金属层或初始焊盘的开口，示例性地第一钝化层101为复合层，其包括蚀刻停止层1010和钝化层1011。然后在第一钝化层上形成再分布线(RDL)和再分布焊盘，一般而言再分布焊盘包括用于与器件晶圆100中的金属互连层/初始焊盘电连接的第一再分布焊盘102A，以及用于加强与封装基板连接和平衡焊盘分布的虚设的第二再分布焊盘102B，然后形成覆盖再分布线(RDL)和再分布焊盘的第二钝化层103，并对第二钝化层103进行图形化以暴露再分布焊盘，其中，第一再分布焊盘102A仅暴露其表面而与第一再分布焊盘102A连接的再分布线则被第二钝化层覆盖，第二再分布焊盘102B不仅表面暴露，而且其部分侧壁也被暴露，这样在后续封装时，焊球可以从多个方向包裹第二再分布焊盘102B，从而使器件晶圆与封装基板实现更牢固的连接。

目前的再分布焊盘制作工艺中，为了形成上述第二再分布焊盘102B，当形成再分布线与再分布焊盘上，还需要进行第二钝化层沉积、光刻、刻蚀、光刻胶去除、毯式刻蚀(blanket etch)、湿法清洗等步骤，以去除第一再分布焊盘102A和第二再分布焊盘102B表面的钝化层，以及第二再分布焊盘102B部分侧壁上的钝化层，同时在第二再分布焊盘102B侧壁底部形成间隙壁，以保护第二再分布焊盘102B。这种制作工艺工序复杂，并且在进行毯式刻蚀时容易出现蚀刻停止层1010穿通(punch through)的问题，对下方器件造成损伤。

因此，需要提出一种改进的半导体器件及其制作方法，以至少部分地解决上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件及其制作方法，其可以克服目前的再分布焊盘制作工艺复杂，容易出现穿通的问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：提供器件晶圆，在所述器件晶圆上形成第一钝化层，在所述第一钝化层上形成再分布线以及第一再分布焊盘和第二再分布焊盘；形成覆盖所述再分布线、第一再分布焊盘和第二再分布焊盘的第二钝化层和光刻胶层；对所述光刻胶层进行图形化，以形成用于暴露所述第一再分布焊盘的第一开口，和用于暴露所述第二再分布焊盘的第二开口；以所述光刻胶层为掩膜刻蚀所述第二钝化层，以在所述第二钝化层中形成暴露所述第一再分布焊盘表面的第三开口，以及暴露所述第二再分布焊盘的表面和部分所述第二再分布焊盘侧壁的第四开口，同时在所述第二再分布焊盘底部形成间隙壁。

进一步地，所述第二开口的尺寸满足下述要求：

CD2＝2*L2+CD1，

L2≤L1，

L1＝-0.052+0.61*(h1+h2)，

其中，CD 2为第二开口的关键尺寸，CD1为第二再分布焊盘的关键尺寸，L2为第二开口和第二再分布焊盘相邻一侧的距离，L1为第二再分布焊盘底部间隙壁的宽度，h1为第二开口底部到第二再分布焊盘顶部的距离，h2为第二再分布焊盘的高度。

进一步地，所述第一再分布焊盘与所述再分布线连接。

进一步地，所述第二再分布焊盘为不与所述再分布线连接的虚设焊盘。

根据本发明的半导体器件的制作方法，通过对第二钝化层进行一次刻蚀即形成暴露第一再分布焊盘表面的第三开口，以及暴露第二再分布焊盘表面和部分侧壁的第四开口，同时在第二再分布焊盘底部形成间隙壁，与目前的制作工艺相比，减少了一步毯式刻蚀和湿法清洗的工艺步骤，使得整个制作工艺简化，成本降低，并且不容易出现穿通问题，提高了器件的良率。

本发明又一方面提供一种半导体器件，其包括：器件晶圆，在所述器件晶圆上形成有第一钝化层，在所述第一钝化层上形成有再分布线以及第一再分布焊盘和第二再分布焊盘；第二钝化层，所述第二钝化层覆盖所述再分布线、第一再分布焊盘和第二再分布焊盘，并且在所述第二钝化层中形成有暴露所述第一再分布焊盘表面的第三开口，以及暴露所述第二再分布焊盘表面和部分侧壁的第四开口，在所述第四开口中在所述第二再分布焊盘底部形成有间隙壁。

进一步地，所述第四开口的尺寸满足下述要求：

CD3＝2*L3+CD1，

L3≤L1，

L1＝-0.052+0.61*(h1+h2)，

其中，CD3为第四开口的关键尺寸，CD1为第二再分布焊盘的关键尺寸，L3为第四开口和第二再分布焊盘相邻一侧的距离，L1为第二再分布焊盘底部间隙壁的宽度，h1为第二开口底部到第二再分布焊盘顶部的距离，h2为第二再分布焊盘的高度。

进一步地，所述第一再分布焊盘与所述再分布线连接。

进一步地，所述第二再分布焊盘为不与所述再分布线连接的虚设焊盘。

本发明提出的半导体器件具有更低的制作成本和更高的良率。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于所具有的半导体器件的制作成本降低和良率提高，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了目前的具有两种再分布焊盘半导体器件的剖面示意图；

图2A～图2C示出了目前的有两种再分布焊盘半导体器件的制作过程剖视图；

图3示出了根据本发明的一实施方式的半导体器件的制作方法的步骤流程图；

图4A～图4C示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图5示出了根据本发明一实施方式的电子装置的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如前所述，目前的半导体器件中，存在再分布焊盘制作工艺工序复杂，并且在进行毯式刻蚀时容易出现蚀刻停止层穿通的问题，为了更好地理解本发明，首先结合图2A～图2C对目前一种再分布焊盘的制作方法进行描述。

如图2A所示，提供器件晶圆200，在所述器件晶圆200上形成第一钝化层201，所述第一钝化层201包括蚀刻停止层2010和氧化层2011。然后在第一钝化层201中形成暴露下方初始焊盘或金属互连层的开口，然后以导电材料填充所述开口并覆盖所述第一钝化层，并对所述导电材料进行图形化，以形成再分布线、第一再分布焊盘202A和第二再分布焊盘202B。接着，进行第二钝化层的沉积，即形成覆盖所述成再分布线、第一再分布焊盘202A和第二再分布焊盘202B的第二钝化层203和硬掩膜层204。

接着，如图2B所示，进行第二钝化层的光刻。即，在所述硬掩膜层204上形成光刻胶层205，并对光刻胶层205进行曝光显影等操作以形成暴露第一再分布焊盘202A和第二再分布焊盘202B的开口。然后进行第二钝化层的刻蚀工艺。即，以图形化的光刻胶层205为掩膜，采用合适的湿法或干法刻蚀工艺刻蚀所述硬掩膜层204和第二钝化层203，以将光刻胶层205的图案转移到硬掩膜层204和第二钝化层203，从而暴露第一再分布焊盘202A和第二再分布焊盘202B。当完成第二钝化层的刻蚀之后进去光刻胶层的去除和湿法清洗步骤。

最后，如图2C所示，进行毯式刻蚀，以暴露第二再分布焊盘202B的部分侧壁，并在第二再分布焊盘202B的底部形成间隙壁206，以保护第二再分布焊盘202B。当完成毯式刻蚀之后，进行湿法清洗去除刻蚀残余物。

由上可知为了使第一再分布焊盘202A仅表面暴露，第二再分布焊盘暴露表面和部分侧壁，并在第二再分布焊盘的底部形成间隙壁，需要对进行第二钝化层的沉积、光刻、刻蚀、光刻胶去除、湿法清洗、毯式刻蚀、湿法清洗等多步工艺操作，这样不仅工艺复杂，制作成本高，而且在进行毯式刻蚀时为了暴露第二再分布焊盘暴露表面和部分侧壁并在第二再分布焊盘的底部形成间隙壁还可能造成蚀刻停止层2010穿通问题。

本发明基于此提出一种半导体器件的制作方法，以克服这种问题。如图3所示，该方法包括：步骤301，提供器件晶圆，在所述器件晶圆上形成第一钝化层，在所述第一钝化层上形成再分布线以及第一再分布焊盘和第二再分布焊盘；步骤302，形成覆盖所述再分布线、第一再分布焊盘和第二再分布焊盘的第二钝化层和光刻胶层；步骤303，对所述光刻胶层进行图形化，以形成暴露所述第一再分布焊盘的第一开口，和暴露所述第二再分布焊盘的第二开口；步骤304，以所述光刻胶层为掩膜刻蚀所述第二钝化层，以在所述第二钝化层中形成暴露所述第一再分布焊盘表面的第三开口，以及暴露所述第二再分布焊盘的表面，和部分所述第二再分布焊盘侧壁的第四开口，同时在所述第二再分布焊盘底部形成间隙壁。

根据本发明的半导体器件的制作方法，通过对第二钝化层进行一次刻蚀即形成暴露第一再分布焊盘表面的第三开口，以及暴露第二再分布焊盘表面和部分侧壁的第四开口，同时在第二再分布焊盘底部形成间隙壁，与目前的制作工艺相比，减少了一步毯式刻蚀和湿法清洗的工艺步骤，使得整个制作工艺简化，成本降低，并且不容易出现穿通问题，提高了器件的良率。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参照图4A～图4C对本发明一实施方式的半导体器件的制作方法做详细描述。

首先，提供器件晶圆400，在所述器件晶圆400上形成第一钝化层401，在所述第一钝化层上形成再分布线、第一再分布焊盘402A和第二再分布焊盘402B，以及覆盖所述再分布线、第一再分布焊盘402A和第二再分布焊盘402B的第二钝化层403，在所述第二钝化层403上形成图形化的光刻胶层405，所形成的的结构如图4A所示。

其中，器件晶圆400示例性包括半导体衬底、器件层和金属互连层。半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。器件层可以包括诸如NMOS、PMOS晶体管组成的各种电路结构，互连层可以为各种互连结构，用于与下方器件层实现电性连接，且互连结构可以根据需要设置各种数量的介电层和金属层，例如6层或7层介电层和金属层。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。

当形成互连层之后，在顶部互连层之上形成第一钝化层401。第一钝化层401可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第一钝化层401为复合层，其包括位于下方的蚀刻停止层4010，例如氮化硅层，和位于蚀刻停止层4010之上的氧化物层4011，例如TEOS氧化层(即以TEOS(正硅酸乙酯))。当形成第一钝化层401之后，通过光刻刻蚀等图形化工艺，在第一钝化层401中形成露出下方金属互连层或初始焊盘(未示出)的开口。

再分布线、第一再分布焊盘402A和第二再分布焊盘402B采用合适的导电材料，示例性地例如采用金属铝。其形成过程示例性地为：采用金属材料填充所述第一钝化层中的开口并覆盖所述第一钝化层401，然后对所述金属材料层进行图形化，以形成再分布线、第一再分布焊盘402A和第二再分布焊盘402B。其中，示例性地，第一再分布焊盘402A与再分布线连接，并通过再分布线与下方金属互连层或初始焊盘电连接，第二再分布焊盘402B为不与所述再分布线连接的虚设焊盘，用于增强与封装基板的连接。

可以理解的是，第一再分布焊盘402A和第二再分布焊盘402B指的是焊盘种类而不是焊盘数量，在本实施例中出于简洁和说明目的仅分别示出一个第一再分布焊盘402A和第二再分布焊盘402B，当然在实际工艺中可以根据需要设置不同数量的第一再分布焊盘402A和第二再分布焊盘402B，本发明对此不做限制。

第二钝化层403可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第二钝化层403采用氧化物，例如PEOX(通过等离子增强化学气相沉积形成的氧化物)。

进一步地，在本实施例中，在第二钝化层403上还形成有硬掩膜层405。硬掩膜层405可以采用各种合适的硬掩膜层材料，示例性地，在本实施例中采用氮化硅，其可以通过PVD、CVD或ALD等工艺形成。

图形化的光刻胶层405通过本领域常用的光刻工艺形成。在图形化的光刻胶层405中形成有用于暴露第一再分布焊盘402A表面的第一开口406A和用于暴露第二再分布焊盘402B表面和部分侧壁的第二开口406B。

在本实施例中，为了仅对第二钝化层进行一次刻蚀即暴露第一再分布焊盘402A表面和第二在分布焊盘402B的表面以及部分侧壁，并在第二再分布焊盘402B的底部形成间隙壁，对第一开口406A和第二开口406B的关键尺寸进行了限定，其中第一开口406A的关键尺寸与目前的制作工艺一致，与第一再分布焊盘402A的大小一致，通过第一开口406A仅暴露第一再分布焊盘402的表面而不暴露第一再分布焊盘402A的侧壁或与第一再分布焊盘402A连接的再分布线。

第二开口406B的关键尺寸CD2优选地满足下述要求：

CD2＝2*L2+CD1，

L2≤L1，

L1＝-0.052+0.61*(h1+h2)，

其中，CD 2为第二开口的关键尺寸，在本实施例中第二开口406B的关键尺寸指的是第二开口406B的线宽/宽度。

CD1为第二再分布焊盘402B的关键尺寸，同样在本实施例中第二再分布焊盘402B的关键尺寸指的是第二再分布焊盘402B的线宽/宽度。

L2为第二开口406B和第二再分布焊盘402B相邻一侧的距离，也即(CD2-CD1)/2，例如如图2所示，L2为第二开口406B的左侧和第二再分布焊盘402B的左侧的距离。

h1为第二开口底部到第二再分布焊盘顶部的距离，h2为第二再分布焊盘的高度。

L1为待形成的第二再分布焊盘402B底部间隙壁的宽度。根据不同的(h1+h2)，形成相同的间隙壁可以得到：L1＝-0.052+0.61*(h1+h2)。

在本实施例中，通过使L2≤L1来确保第二钝化层刻蚀后覆盖第二再分布焊盘402B的角落效应，以减少穿通问题。通过使CD2＝2*L2+CD1，在刻蚀第二钝化层时利用高度差形成明显的间隙壁，使得第二再分布焊盘有间隙壁保护，同时还可以暴露第二再分布焊盘402B的表面和部分侧壁，以便后续封装时焊球可以从多个方向包括第二再分布焊盘402B以提高结合力。

接着，如图4B所示，以图形化的光刻胶层405为掩膜刻蚀硬掩膜层404和第二钝化层403，以在所述第二钝化层403中形成暴露所述第一再分布焊盘402A表面的第三开口407A，以及暴露所述第二再分布焊盘402B的表面，和部分所述第二再分布焊盘402B侧壁的第四开口407B，同时在所述第二再分布焊盘402B底部形成间隙壁408。

刻蚀工艺可以采用常用的湿法或干法刻蚀工艺。所述湿法刻蚀工艺包括诸如氢氟酸、磷酸等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。

最后，如图4C所示，去除图形化的光刻胶层405，并进行湿法清洗。

具体地，可以通过合适的溶剂或灰化方法去除图形化的光刻胶层405，并通过湿法工艺去除刻蚀残余物，并对器件进行清洗。

至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。

由上述步骤可知，本实施例提出的半导体器件的制作方法，在形成再分布线、第一再分布焊盘和第二再分布焊盘之后，仅包括第二钝化层的沉积、光刻、刻蚀、光刻胶去除和湿法清洗步骤，与目前的制作工艺相比，节省了一步毯式刻蚀步骤和湿法清洗步骤，因此使得制作工艺简化，成本降低。

进一步地，本实施例提出的半导体器件的制作方法，通过合理的设置开口的关键尺寸，通过对第二钝化层进行一次刻蚀即形成暴露第一再分布焊盘表面的第三开口，以及暴露第二再分布焊盘表面和部分侧壁的第四开口，同时在第二再分布焊盘底部形成间隙壁，并且不容易出现穿通问题，提高了器件的良率。

实施例二

本发明还提供一种半导体器件，如图4C所示，该半导体器件包括：器件晶圆400，在所述器件晶圆400上形成有第一钝化层401，在所述第一钝化层401上形成有再分布线以及第一再分布焊盘402A和第二再分布焊盘402B；

第二钝化层403，所述第二钝化层403覆盖所述再分布线、第一再分布焊盘402A和第二再分布焊盘402B，并且在所述第二钝化层403中形成有暴露所述第一再分布焊盘表面402A的第三开口407A，以及暴露所述第二再分布焊盘402B表面和部分侧壁的第四开口407B，在所述第四开口407B中在所述第二再分布焊盘402B底部形成有间隙壁408。

其中，器件晶圆400如前所述示例性包括半导体衬底、器件层和金属互连层。第一钝化层401可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第一钝化层401为复合层，其包括位于下方的蚀刻停止层4010，例如氮化硅层，和位于蚀刻停止层4010之上的氧化物层4011，例如TEOS氧化层(即采用TEOS(正硅酸乙酯为反应物的CVD工艺)。

再分布线、第一再分布焊盘402A和第二再分布焊盘402B采用合适的导电材料，示例性地例如采用金属铝。其中，示例性地，第一再分布焊盘402A与再分布线连接，并通过再分布线与下方金属互连层或初始焊盘电连接，第二再分布焊盘402B为不与所述再分布线连接的虚设焊盘，用于增强与封装基板的连接。此外，再分布线被所述第二钝化层覆盖。

第二钝化层403可以采用各种合适的钝化层材料，例如氧化物、氮化物或氮氧化物等，并通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，第二钝化层403采用氧化物，例如PEOX(通过等离子增强化学气相沉积形成的氧化物)。

进一步地，在本实施例中，在第二钝化层403上还形成有硬掩膜层405。硬掩膜层405可以采用各种合适的硬掩膜层材料，示例性地，在本实施例中采用氮化硅。

在本实施例中，在所述第二钝化层403中形成有暴露所述第一再分布焊盘402A表面的第三开口407A，以及暴露所述第二再分布焊盘402B表面和部分侧壁的第四开口407B

所述第三开口407A的大小与所述第一再分布焊盘402A表面的大小一致，仅暴露所述第一再分布焊盘402A的表面。所述第四开口407B的尺寸满足下述要求：

CD3＝2*L3+CD1，

L3≤L1，

L1＝-0.052+0.61*(h1+h2)，

其中，CD3为第四开口的关键尺寸，CD1为第二再分布焊盘的关键尺寸，L3为第四开口和第二再分布焊盘相邻一侧的距离，L1为第二再分布焊盘底部间隙壁的宽度，h1为第二开口底部到第二再分布焊盘顶部的距离，h2为第二再分布焊盘的高度。

通过第四开口407B可以暴露第二再分布焊盘402B的表面和部分侧壁，并且在第四开口407B中在所述第二再分布焊盘402B底部形成有间隙壁408，这样既可以使第二再分布焊盘402B具有较多的包裹面积，以提高封装结合力，又可以通过间隙壁保护第二再分布焊盘。

根据本实施例的半导体器件具有更低的制作成本和更高的良率。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：器件晶圆，在所述器件晶圆上形成有第一钝化层，在所述第一钝化层上形成有再分布线以及第一再分布焊盘和第二再分布焊盘；第二钝化层，所述第二钝化层覆盖所述再分布线、第一再分布焊盘和第二再分布焊盘，并且在所述第二钝化层中形成有暴露所述第一再分布焊盘表面的第三开口，以及暴露所述第二再分布焊盘表面和部分侧壁的第四开口，在所述第四开口中在所述第二再分布焊盘底部形成有间隙壁。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。

本发明实施例的电子装置，由于所包含的半导体器件具有更低的制作成本和更高的良率，因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。