薄膜晶体管阵列基板及应用其的显示装置的制作方法

本实用新型涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及应用其的显示装置。

背景技术：

有源矩阵(Active Matrix)型显示装置是利用薄膜晶体管(Thin Film Transistor，简称TFT)进行像素显示驱动的一种显示装置，具有轻薄、低功耗、低辐射、低成本等诸多优点，是目前主流的显示技术。

有源矩阵型显示装置通常包含一TFT阵列基板。TFT阵列基板包括多条沿第一方向的栅极线和多条沿第二方向的数据线，以限定形成呈矩阵式排布的多个像素单元。

目前，TFT阵列基板的结构较为单一，缺乏新颖的设计。并且，就已有的TFT阵列基板而言，其布线效率依然存在改善的余地，TFT可靠性和显示质量仍然不够理想。

技术实现要素：

(一)要解决的技术问题

鉴于上述技术问题，本实用新型提供了一种新颖的TFT阵列基板。

(二)技术方案

根据本实用新型的一个方面，提供了一种TFT阵列基板。该TFT阵列基板包括：基板；第一信号线，形成于基板上；以及薄膜晶体管，形成于基板上，其有源层与第一信号线处于基板上方不同的层，两者在基板平面上的投影至少两次重叠。

优选地，本实用新型薄膜晶体管阵列基板中，薄膜晶体管与第一信号线相互独立；或第一信号线包括：薄膜晶体管的栅极；或第一信号线与薄膜晶体管的栅极为一体结构。

优选地，本实用新型薄膜晶体管阵列基板中，薄膜晶体管的有源层包括：有源层重叠段；有源层重叠段包括至少一弯折部，其在基板平面的投影与第一信号线在基板平面上的投影两次、三次或四次重叠；或者有源层重叠段包括至少一个一侧开口的图形，其在基板平面的投影与第一信号线在基板平面上的投影两次、三次或四次重叠。

优选地，本实用新型薄膜晶体管阵列基板中，有源层重叠段呈“U”字形，其与第一信号线在基板平面上的投影两次重叠；或有源层重叠段呈“山”字形或“W”字形，其与第一信号线在基板平面上的投影三次重叠。

优选地，本实用新型薄膜晶体管阵列基板还包括：第二信号线；其中，第一信号线和第二信号线限定一功能区域，该功能区域对应至少一薄膜晶体管。

优选地，本实用新型薄膜晶体管阵列基板中，有源层重叠段呈“U”字形，其与第一信号线在基板平面上的投影两次重叠；与第一信号线相交的有源层重叠段形成薄膜晶体管的沟道第一部分和沟道第二部分，薄膜晶体管的沟道第一部分和沟道第二部分处于第二信号线不同侧。

优选地，本实用新型薄膜晶体管阵列基板中，位于功能区域一侧的第二信号线形成一信号线平移段；信号线平移段在第二信号线总体走向的基础上，沿垂直于第二信号线总体走向的方向平移预设距离，薄膜晶体管的沟道第一部分和沟道第二部分处于信号线平移段的不同侧。

优选地，本实用新型薄膜晶体管阵列基板中，薄膜晶体管的沟道第一部分和沟道第二部分相对于信号线平移段对称。

优选地，本实用新型薄膜晶体管阵列基板中，信号线平移段在基板平面上的投影靠近沟道第一部分，而远离沟道第二部分；或者信号线平移段在基板平面上的投影与沟道第一部分在基板平面上的投影部分重叠。

优选地，本实用新型薄膜晶体管阵列基板中，第二信号线的不同信号平移段在平移方向上相同或者不同。

优选地，本实用新型薄膜晶体管阵列基板中，信号线平移段相对于第二信号线总体走向平移的距离d满足：1μm≤d≤10μm；和/或薄膜晶体管的沟道第一部分与信号线平移段的距离d1满足：1μm≤d1≤10μm。

优选地，本实用新型薄膜晶体管阵列基板中，信号线平移段在第二信号线总体走向的基础上，沿靠近或远离功能区域的方向平移预设距离。

优选地，本实用新型薄膜晶体管阵列基板中，信号线平移段在第二信号线总体走向的基础上，沿远离功能区域的方向平移预设距离；有源层还包括：有源层连接段，连接有源层重叠段远离功能区域的第二部分与第二信号线。

优选地，本实用新型薄膜晶体管阵列基板中，信号线平移段在第二信号线总体走向的基础上，沿靠近功能区域的方向平移预设距离；有源层重叠段远离功能区域的第二部分与第二信号线的总体走向对齐。

优选地，本实用新型薄膜晶体管阵列基板中，位于功能区域一侧的第二信号线为一连续的长条状；有源层还包括：有源层连接段，连接有源层重叠段远离功能区域的第二部分与第二信号线。

优选地，本实用新型薄膜晶体管阵列基板中，第一信号线、第二信号线和多个薄膜晶体管形成于薄膜晶体管阵列基板的显示区；第一信号线为栅线，第二信号线为数据线，相邻的两条栅线与相邻的两条数据线限定一像素区域，薄膜晶体管的第一端与一数据线电性连接，薄膜晶体管的第二端与像素区域内的像素电极电性连接。

优选地，本实用新型薄膜晶体管阵列基板中，有源层重叠段远离像素区域的第二部分通过第一过孔与数据线电性连接；有源层重叠段靠近像素区域的第一部分通过第二过孔与薄膜晶体管的漏极电性连接，并通过第三过孔与像素区域内的像素电极电性连接。

优选地，本实用新型薄膜晶体管阵列基板中，第一信号线和薄膜晶体管形成于薄膜晶体管阵列基板的非显示区；薄膜晶体管的第一端与第一信号线电性连接，第一信号线为栅线或数据线，薄膜晶体管的第二端与公共电极引线电性连接

优选地，本实用新型薄膜晶体管阵列基板中，第一信号线和第二信号线为单层结构或双层结构。

优选地，本实用新型薄膜晶体管阵列基板中，薄膜晶体管为顶栅结构的双栅薄膜晶体管，有源层上方形成有栅极绝缘层，第一信号线形成于该栅极绝缘层上方；在第一信号线上方具有层间绝缘层，第二信号线在该层间绝缘层上方穿过。

优选地，本实用新型薄膜晶体管阵列基板中，薄膜晶体管为底栅结构的双栅薄膜晶体管，第一信号线上方形成有栅极绝缘层，有源层形成于栅极绝缘层上方；第二信号线在有源层上方穿过，其与有源层之间通过层间隔离层隔开。

根据本发明的另一个方面，还提供了一种显示装置。该显示装置应用上述的TFT阵列基板。

(三)有益效果

基于上述技术方案，本实用新型薄膜晶体管阵列基板及应用其的显示装置至少具有以下有益效果之一：

(1)使有源层与第一信号线在基板平面上的投影至少两次重叠，从而提供了一种不同于以往设计的，新颖的TFT阵列基板。

(2)将有源层重叠段在基板平面上的投影设计为并非一条直线，或者有源层重叠段包括至少一弯折部，或者包括至少一个一侧开口的图形，例如呈“U”字形、一侧开口的方框形、“山”字形或“W”字形，令该有源层重叠段与第一信号线在基板平面上的投影两次或多次重叠，从而提高了布线效率和可靠性。

(3)对于多栅结构TFF组成的TFT阵列基板而言，将有源层设计为“U”字形，简化了布线结构，有利于工业化实现。

(4)在将有源层设计为“U”字形的基础上，移动数据线至两道平行有源层的中央位置，从而最小化了数据线和晶体管沟道的寄生电容，从而减弱了像素电压误差和闪烁。

(5)在将有源层设计为“U”字形的基础上，移动数据线靠近或少部分重叠远离像素电极的沟道区，降低了数据线与沟道第二部分的寄生电容，数据线和漏极之间的寄生电容，以及数据线和像素电极之间的寄生电容，有利于保持像素电压的稳定。

(6)可以减弱或消除因多栅极结构的TFT单元有更大的寄生电容等原因导致的像素电压误差和闪烁，提高了显示质量。

附图说明

图1A为根据本实用新型第一实施例采用顶栅薄膜晶体管的TFT阵列基板的平面示意图；

图1B为图1A所示TFT阵列基板沿A-A截面的剖视图；

图1C为图1A所示TFT阵列基板沿B-B截面的剖视图；

图2为图1A～图1C所示TFT阵列基板制备方法的流程图；

图3为根据本实用新型第二实施例采用底栅薄膜晶体管的TFT阵列基板沿类似于图1C所示B-B｀截面的剖视图；

图4为图3所示TFT阵列基板制备方法的流程图；

图5为根据本实用新型第三实施例TFT阵列基板的平面示意图；

图6为根据本实用新型第二实施例TFT阵列基板的平面示意图；

图7为根据本实用新型第五实施例TFT阵列基板的平面示意图。

【主要元件符号说明】

10-衬底； 20-缓冲层；

30-U字形有源层(有源层U形段)； 30′-有源层连接段；

31-沟道第一部分； 32-沟道第二部分；

40-栅极绝缘层； 50-栅线； 60-层间绝缘层；

70-数据线； 71-漏极金属； 72-数据线平移段；

80-钝化层； 90-像素电极；

101-第一过孔； 102-第二过孔； 103-第三过孔。

具体实施方式

本实用新型提供了一种新颖的TFT阵列基板及应用其的显示装置。该TFT阵列基板包括：基板以及形成于基板上的第一信号线和薄膜晶体管。其中，薄膜晶体管的有源层与第一信号线处于基板上方不同的层，两者在基板平面上的投影至少两次重叠。

优选地，在TFT阵列基板中，有源层包括一弯折部，或包括至少一个一侧开口的图形，这两种方式均可以实现薄膜晶体管的有源层与第一信号线在基板平面上的投影至少两次重叠。

可选的，其形状例如为：“U”字形、一侧开口的方框形、“山”字形或“W”字形，均可以实现薄膜晶体管的有源层与第一信号线在基板平面上的投影至少两次重叠。

在具体应用中，基板上形成有交错布置的多条的第一信号线和多条的第二信号线，相邻的两条第一信号线与相邻的两条第二信号线限定出一功能区域。多个薄膜晶体管分别形成于一条第一信号线和一条第二信号线的交汇处，每一薄膜晶体管与临近的一功能区域相对应。其中，此处的功能区域指具有用于显示，或者用于提供驱动电压，或者用于进行测试，用于静电释放等功能的区域。

在一个典型的应用中，在TFT阵列基板的显示区域，栅线对应第一信号线，数据线对应第二信号线，像素区域对应功能区域，以下结合该典型应用，并参照附图，对本实用新型进一步详细说明。

为了减小关态电流I_off，TFT单元可以采用多栅极结构。然而，申请人发现：多栅级结构的TFT单元有更大的寄生电容，过高的寄生电容可能会导致像素电压误差和闪烁。因此申请人通过下述至少第一实施例的设计减弱或消除像素电压误差和闪烁。

一、第一实施例

在本实用新型的第一个实施例中，提供了一种TFT阵列基板。图1A为根据本实用新型第一实施例TFT阵列基板的平面示意图。图1B为图1A所示TFT阵列基板沿A-A截面的剖视图。图1C为图1A所示TFT阵列基板沿B-B截面的剖视图。

请参照图1A～图1C，本实施例TFT阵列基板包括：多条交错排布的栅线50和数据线70；以及多个形成于栅线和数据线交汇处的薄膜晶体管。其中，相邻的两条栅线与相邻的两条数据线限定一像素区域，该像素区域对应一薄膜晶体管，该薄膜晶体管用于控制像素区域的像素电极。

本实施例中，薄膜晶体管的栅极与栅线为一体结构。但本领域技术人员可以看出，还可以根据工艺的需要将薄膜晶体管的栅极做成栅线的一部分，同样可以实现本实用新型。

本实施例中，薄膜晶体管形成于栅线50和数据线70交汇处。该薄膜晶体管的有源层在基板平面上的投影呈“U”字形，下文称之为U形有源层30。该U形有源层30与栅线50在基板平面上的投影两次交汇，形成薄膜晶体管的沟道第一部分31和沟道32第二部分。并且，该U形有源层30的一端与数据线70电性连接，另一端与像素区域内的像素电极90电性连接。

本领域技术人员应当了解，除了“U”字形之外，“山”字形、“W”字形均可实现与栅线在基板平面上的投影至少两次重叠，同样可以实现本实用新型。不过，“U”字形是最简单，也是最容易实现工业化的形状。通过将U形有源层其与第一信号线在基板平面上的投影两次或多次重叠，可以提高布线效率和可靠性。

请参照图1A和图1B，数据线70在靠近与栅线的交汇处的一段朝向对应像素区域一侧平移预设距离，形成类似zigzag的弯折结构，下文中称之为数据线平移段72。其中，该信号线平移段72相对于数据线总体走向平移的距离d满足：1μm≤d≤10μm。

本实施例中，数据线平移段72穿过薄膜晶体管的有源区。沟道第一部分31位于数据线平移段72的外侧，沟道第二部分32位于数据线平移段72的内侧(此处的内外是相对于像素区域而言)。并且，沟道第一部分31和沟道第二部分32相对于所述数据线平移段72对称。

请参照图1A，U形有源层的外侧部分通过第一过孔101与数据线未平移段电性连接。在像素区域内，U形有源层30的内侧部分通过第二过孔102与漏极金属71电性连接。并通过第三过孔103与像素电极90电性连接。

本实施例中，薄膜晶体管为顶栅结构的双栅薄膜晶体管。请参照图1B和图1C，在衬底10上形成有缓冲层20，U形有源层30形成于缓冲层20上。在U形有源层及未被U形有源层覆盖的缓冲层上方，形成有栅极绝缘层40。栅线50形成于栅极绝缘层40上方；在栅线上方具有层间绝缘层60，数据线70在该层间绝缘层60上方穿过。在数据线70的上方，还覆盖有钝化层80。

本实施例中，为了保持尽可能高的开口率和最小化数据线与有源区的寄生电容，数据线70在靠近与栅线交汇处的一段朝向对应像素区域的一侧平移预设距离，形成类似zigzag的弯折结构，将有源层设计为相对于数据线平移段对称的“U”形，数据线平移段与两道平行的有源区的间距相等。

举例来说，数据线和与薄膜晶体管源极连接的有源层第一部分(U形有源层靠近像素区域的部分)的间距为d1，数据线和与薄膜晶体管漏极连接的有源层第二部分(U形有源层远离像素区域的部分)的间距为d2，则数据线与有源区部分的总寄生电容C为：

C＝ε·A·(d1+d2)/(d1·d2)

其中，ε为数据线与U形有源层之间绝缘介质的介电常数，A为寄生电容面积。可见，当d1＝d2时，可以使得数据线70和U形有源层30之间的总寄生电容C保持最小，从而减弱了像素电压误差和闪烁。

本实施例中，栅线50、数据线70可以采用Cu，Al，Mo，Ti，Cr，W，Nd，Nb等金属材料制备，也可以采用这些材料的合金制备。栅线或数据线可以是单层结构，也可以采用多层结构，如Mo\Al\Mo，Ti\Al\Ti，Ti\Cu\Ti，Mo\Cu\Ti等等。

本实施例中，U形有源层30可以采用非晶硅，或低温多晶硅，或氧化物半导体制备。栅极绝缘层40可以采用氮化硅或氧化硅制备，可以是单层结构，也可以是多层结构，例如氧化硅/氮化硅。

此外，本实施例中，层间绝缘层60和钝化层80可以采用无机物如氮化硅制备，也可以采用有机物如树脂制备；像素电极90采用ITO，IZO，ITZO或其他透明金属氧化物导电材料制备。

以下介绍本实施例TFT阵列基板的制备方法，请参照图2，本实施例TFT阵列基板的制备方法包括：

步骤S302：在基板上形成缓冲层20；

本步骤中，采用PECVD方法在基板上沉积缓冲层20，该缓冲层20的材料例如氮化硅、氧化硅、或者氧化硅和氮化硅的双层薄膜。

步骤S304：在缓冲层20上形成U形有源层30；

本步骤中，首先在缓冲层20上沉积半导体层；而后涂覆光刻胶，曝光显影，刻蚀，形成U形有源层30。

其中，可以采取以下方式其中之一来沉积半导体层，如：(1)PECVD沉积a-Si；(2)Sputter溅射沉积IGZO；(3)激光晶化或固相晶化a-Si形成低温多晶硅。

步骤S306：在U形有源层20及未被U形有源层覆盖的缓冲层20上形成栅极绝缘层40；

本步骤中，采用PECVD在U形有源层20及未被U形有源层覆盖的缓冲层20上沉积栅极绝缘层40。该栅极绝缘层40的材料例如氮化硅和氧化硅。

步骤S308：在栅极绝缘层上形成栅线50；

本步骤中，首先沉积金属层，而后涂覆光刻胶，曝光显影，刻蚀，形成栅线50，该栅线50与U形有源层30在基板上的投影交叠两次。

其中，上述沉积金属层具体可以为：Sputter溅射沉积金属层，如Al。

步骤S310：形成层间绝缘层60，并在该层间绝缘层上形成第一过孔101和第二过孔102；

本步骤中，首先沉积层间绝缘层，而后通过涂覆光刻胶，曝光显影，刻蚀，形成第一过孔101和第二过孔102。

其中，上述沉积层间绝缘层具体可以为：PECVD沉积氮化硅形成层间绝缘层60。

步骤S312：在层间绝缘层上形成数据线70；

本步骤中，首先沉积金属层，而后通过涂覆光刻胶，曝光显影，刻蚀，形成数据线70。

其中，上述沉积金属层具体可以为：Sputter溅射沉积金属层，如A1。

步骤S314：在数据线70及未被数据线覆盖的层间绝缘层上形成钝化层，并在钝化层上形成第三过孔，暴露出薄膜晶体管的漏极32；

本步骤中，首先形成钝化层，而后通过涂覆光刻胶，曝光显影，刻蚀，形成第三过孔103暴露出薄膜晶体管的漏极32。

其中上述形成钝化层具体可以为：PECVD沉积氮化硅，或涂覆树脂层；；

步骤S316：在钝化层上形成像素电极90，并将其通过第三过孔103与薄膜晶体管的漏极72电性连接。

其中，上述形成像素电极具体可以为Sputter溅射透明金属氧化物导电材料层，如ITO，涂覆光刻胶，曝光显影，刻蚀，形成像素电极90。

本实施例将有源层设计为“U”字形，简化了布线结构，同时，移动数据线至两道平行有源区的中央位置，最小化了数据线和晶体管沟道的寄生电容，减弱了像素电压误差和闪烁，从而提高显示质量。

至此，本实施例TFT阵列基板介绍完毕。

二、第二实施例

在本实用新型的第二个实施例中，还提供了一种TFT阵列基板。图3为根据本实用新型第二实施例TFT阵列基板沿类似于图1C所示B-B｀截面的剖视图。请参照图3，本实施例TFT阵列基板与第一实施例的区别在于：薄膜晶体管为底栅结构的双栅薄膜晶体管。

如图3所示，栅线50形成于衬底1O上方。在栅线50上方形成有栅极绝缘层40，U形有源层30形成于所述栅极绝缘层上方。数据线70在U形有源层上方穿过，其与U形有源层之间通过层间隔离层60隔开。并且，在数据线70的上方，还形成有钝化层80。

本领域技术人员可以理解的是，底栅结构的薄膜晶体管使得数据线70和U形有源层30的层间距离更小，具有更大的寄生电容，并且直接影响沟道区，所以最小化寄生电容更为必要。

以下介绍本实施例TFT阵列基板的制备方法，请参照图4，并辅助参考图1A和图1B，本实施例TFT阵列基板的制备方法包括：

步骤S402：在基板上形成栅线50；

本步骤中，首先沉积金属层，而后通过涂覆光刻胶，曝光显影，刻蚀，形成栅线50。

其中，上述沉积金属层具体可以为：Sputter溅射沉积金属层。

步骤S404：在栅线及未被栅线覆盖的基板上沉积栅极绝缘层40；

本步骤中，采用PECVD沉积栅极绝缘层40，如氮化硅和氧化硅。

步骤S406：在栅极绝缘层上形成U形有源层30，其中，栅线50与U形有源层30在基板上的投影交叠两次；

本步骤中，首先沉积半导体层，而后通过涂覆光刻胶，曝光显影，刻蚀来形成U形有源层30。

其中，上述沉积半导体层具体可以为以下方式中的一种：(1)PECVD沉积a-Si；(2)Sputter溅射沉积IGZO；(3)激光晶化或固相晶化a-Si形成低温多晶硅。

步骤S408：在U形有源层及未被U形有源层覆盖的栅极绝缘层上形成层间绝缘层60，形成第一过孔101和第二过孔102；

本步骤中，首先PECVD沉积氮化硅形成层间绝缘层60，涂覆光刻胶，曝光显影，刻蚀，形成第一过孔101和第二过孔102。

步骤S410：形成数据线70以及薄膜晶体管的漏极71；

本步骤中，在层间绝缘层上沉积金属层，而后通过涂覆光刻胶，曝光显影，刻蚀，形成数据线70，漏极71的图形。

其中，上述沉积金属层具体可以为：Sputter溅射沉积金属层，如Al。

步骤S412：沉积钝化层，并在钝化层上形成第三过孔103，暴露出薄膜晶体管的漏极71；

本步骤中，首先沉积钝化层，而后涂覆光刻胶，曝光显影，刻蚀，形成第三过孔103。

其中，上述沉积钝化层薄膜具体可以为：PECVD沉积氮化硅，或涂覆树脂层。

步骤S414：形成像素电极90，并将其通过第三过孔103与薄膜晶体管的漏极71电性连接。

其中，上述形成像素电极具体为：Sputter溅射透明金属氧化物导电材料层，如ITO；而后通过涂覆光刻胶，曝光显影，刻蚀，形成像素电极90。

至此，本实施例TFT阵列基板介绍完毕。

需要说明的是，为了达到简要说明的目的，上述第一实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。

三、第三实施例

在本实用新型的第三个实施例中，还提供了一种TFT阵列基板。图5为根据本实用新型第二实施例TFT阵列基板的平面示意图。请参照图5，本实施例TFT阵列结构与第一实施例的区别在于：薄膜晶体管中U形有源层的水平位置不同。

如图5所示，薄膜晶体管的有源层30同样为“U”形，其不再相对于数据线平移段对称，而是偏向一侧，即沟道第一部分31与数据线平移段72的水平距离小于沟道第二部分32与数据线平移段72的水平距离。可以注意到的是，本实施例中，沟道第一部分31的外侧边沿与数据线平移段的外侧边沿平齐，从而最大限度地利用了基板面积。

需要说明的是，在某些情况下，数据线平移段72的边沿部分还可以与沟道第一部分31有少量重叠区域，同样不会影响到本实用新型的实现。

本实施例中，当数据线72远离沟道第二部分32时，降低了数据线与沟道第二部分32的寄生电容，数据线72和漏极71之间的寄生电容，以及数据线72和像素电极90之间的寄生电容，有利于保持像素电压的稳定。

四、第四实施例

在本实用新型的第四个实施例中，还提供了一种TFT阵列基板。图6为根据本实用新型第四实施例TFT阵列基板的平面示意图。请参照图6，本实施例TFT阵列基板与第一实施例的区别在于：数据线70并没有平移，而是正常地竖直设置。有源层分为两段：有源层U形段30和有源层连接段30′。其中，有源层U形段30偏向右侧设置，其远离对应像素区域的一端与数据线之间通过有源层连接段30′连接。

换句话说，本实施例中的有源层包括两段：有源层U形段30和有源层连接段30′。其中，有源层U形段30在基板平面上的投影呈“U”形，其与栅线50在基板平面上的投影两次交汇，形成沟道第一部分31和沟道第二部分32，该沟道第一部分31和沟道第二部分32分处数据线70的不同侧。有源层连接段30′连接有源层U形段远离对应像素区域的第二部分与数据线。

为了达到简要说明的目的，上述多个实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。

本实施例TFT阵列基板可以产生与第一实施例和第三实施例类似的有益效果，此处不再重述。

五、第五实施例

在本实用新型的第五个实施例中，还提供了一种TFT阵列基板。图7为根据本实用新型第五实施例TFT阵列基板的平面示意图。请参照图7，本实施例TFT阵列基板与第四实施例的区别在于：数据线70平移的方向不同，其朝向右侧平移；而有源层U形段30向右侧偏离的幅度更大，且有源层连接段30′更长。

为了达到简要说明的目的，上述多个实施例中任何可作相同应用的技术特征叙述皆并于此，无需再重复相同叙述。

本实施例TFT阵列基板可以产生与第一实施例类似的有益效果，此处不再重述。

六、第六实施例

本实施例提供了一种TFT阵列基板。不同于上述五个实施例，本实施例中着重于TFT阵列基板非显示区域的布线。在该TFT阵列基板中，第一信号线为栅线或数据线，不包括除两者之外的其他信号线。每一薄膜晶体管的第一端与所述栅线(或数据线)电性连接，所述薄膜晶体管的第二端与公共电极引线电性连接。

本领域技术人员应当可以看出：本实施例中，薄膜晶体管与栅线(或数据线)是相互独立的，两者之间并不存在电性连接关系。

结合本实施例和上述五个实施例，可以看出，本实用新型中薄膜晶体管与第一信号线的关系可以归结为以下三类：所述薄膜晶体管与所述第一信号线相互独立；或所述第一信号线包括：所述薄膜晶体管的栅极；或所述第一信号线与所述薄膜晶体管的栅极为一体结构。

本实施例为本实用新型的一种非典型应用，结合本实施例与上面五个实施例，本领域技术人员可以想到本实用新型的其他应用，此处不再一一列举。

七、第七实施例

本实施例提供了一种显示装置。该显示装置包括：上述六个实施例其中之一所提供的TFT阵列基板。

具体来讲，该显示装置包括：TFT阵列基板和彩膜基板。其中，在TFT阵列基板和彩膜基板。

至此，已经结合附图对本实用新型多个实施例进行了详细描述。依据以上描述，本领域技术人员应当对本实用新型TFT阵列基板及应用其的显示装置有了清楚的认识。

本文所述的「基板(substrate)」，可包括任何底层材质，其上可形成装置，电路，外延层或半导体。一般来说，基板可用以定义位于半导体装置底下的层，或者是形成半导体装置的基层。基板可包括硅、掺杂硅(doped silicon)、锗、硅锗(silicon germanium)、半导体复合物(semiconductor compound)，或其他半导体材质的一或任何组合。

本文所述的「双栅薄膜晶体管」，顾名思义，就是具有两个栅极的薄膜晶体管。底栅结构的双栅薄膜晶体管，是指栅极位于有源层下方的双栅薄膜晶体管；顶栅结构的双栅薄膜晶体管，是指栅极位于有源区上方的双栅薄膜晶体管。这些均为本领域内通用的术语，详细内容可参照教科书或专业词典中的表述，此处不再赘述。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：

(1)第一、第二、第三、第四、第五实施例中的薄膜晶体管还可以用其他结构的薄膜晶体管来代替；

(2)关于栅线、数据线、有源层的材料，除了在第一实施例中列举的材料之外，还可以采用其他合适的材料；

(3)关于栅线和数据线，两者可以垂直，也可以呈倾斜相交，只要两者不平行具有交点，仍然包括在本实用新型的保护范围之内。

此外，本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。并且，上述实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本实用新型的保护范围。上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

综上所述，本实用新型提供了一种新颖的TFT阵列基板及应用其的显示装置。该TFT阵列基板将有源层重叠段在基板平面上的投影设计为并非一条直线，令其与第一信号线在基板平面上的投影两次或多次重叠，从而提高了布线效率和可靠性。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。