一种高阈值电压高迁移率凹槽栅MOSFET结构的制作方法

本实用新型涉及半导体外延工艺的技术领域，更具体地，涉及一种高阈值电压高迁移率凹槽栅MOSFET结构。

背景技术：

氮化镓（GaN）材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度大、热导率高等优点，十分适合制作大功率、高频、高温电力电子器件。在电力电子应用领域，为了满足失效安全，场效应晶体管(FET)器件必须实现常关型(又称增强型)工作，而且在某些场合阈值电压需要至少为4-5V。而对于常规的AlGaN/GaN异质结场效应晶体管(HFET)，由于界面高浓度、高迁移率的二维电子气(2DEG)的存在，即使在外加栅压为零时，器件也处于开启状态（常开型器件）。为了解决这些问题，采用MOS结构的绝缘栅场效应晶体管(MOSFET)是一条有效的技术路线。

GaN基凹槽栅MOSFET器件在保留接入区2DEG浓度（不牺牲器件导通特性）的前提下，通过部分或者完全刻蚀栅极区域AlGaN势垒层而达到降低甚至完全去除零偏压时栅极下方的2DEG，且能采用MOS结构栅极而实现了常关型、低漏电流及高栅极电压摆幅。部分刻蚀势垒层能有效保留电子沟道而获得高的场效应迁移率，但是残留的势垒层会和栅极金属及栅介质层形成MOSHFET而降低阈值电压。相反地，完全刻蚀势垒层能获得高的阈值电压，但是电子沟道产生在栅介质层和GaN之间，强的界面散射导致场效应迁移率偏低。此外，凹槽刻蚀工艺中，传统的等离子体干法刻蚀会对沟道区域的晶格造成损伤，湿法刻蚀虽然能有效去除等离子损伤但是长时间处理在GaN沟道层的表面亦能观测到大量的刻蚀孔洞，进而影响MOS界面的可靠性和稳定性。因此有必要寻求一种新的GaN基凹槽栅MOSFET的结构，以克服传统工艺中的缺点，从而获得更高的迁移率及阈值电压。

技术实现要素：

本实用新型为克服上述现有技术所述的至少一种缺陷，提供一种高阈值电压高迁移率凹槽栅MOSFET结构，可以有效提高沟道迁移率及阈值电压。

为解决上述技术问题，本实用新型采用的技术方案是：一种高阈值电压高迁移率凹槽栅MOSFET结构，其中，包括在衬底上生长的应力缓冲层；在应力缓冲层上生长的GaN外延层；在GaN外延层上生长的一层低铝组分AlGaN势垒层；在低铝组分AlGaN势垒层上沉积的一层GaN刻蚀终止层；在GaN刻蚀终止层上生长的一层高铝组分AlGaN势垒层；去除栅极区域的高铝组分AlGaN势垒层；沉积p型氧化物栅极；在源极和漏极区域蒸镀上源极和漏极欧姆接触金属；在凹槽栅极区域蒸镀金属与p型氧化物形成欧姆接触。

进一步的，所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。

所述的应力缓冲层厚度为10 nm~5 μm。

所述的GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN外延层厚度为100 nm~20 μm。

所述的AlGaN势垒层为低铝组分AlGaN，AlGaN层厚度为0-20 nm，且铝组分浓度可在0-15%变化。

所述的GaN刻蚀终止层为高质量、低位错密度的GaN刻蚀终止层；终止层厚度为0 nm~20nm。

所述的AlGaN势垒层为高铝组分AlGaN，AlGaN层厚度为0-50 nm，且铝组分浓度可在15-40%变化。

所述的AlGaN势垒层中，与GaN刻蚀终止层之间还可以插入一AlN薄层，厚度为1-10 nm。

所述的p型氧化物栅极为高质量的NiO、Cu₂O、ZnO等材料或者其组合，厚度为1-500 nm。

所述的源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金；栅电极加厚金属为Ni/Au合金、In/Au合金或者Pd/Au合。

与现有技术相比，有益效果是：本实用新型利用叠层势垒层结构，GaN插入层作为湿法刻蚀终止层既能去除等离子体损伤, 又可以保留低铝组分AlGaN而形成低二维电子气浓度的沟道，并结合p型氧化物栅极对沟道载流子浓度进行调控，从而在提高沟道迁移的同时获得高的阈值电压。

附图说明

图1-11为本实用新型实施例1的器件制作方法工艺示意图。

图12为本实用新型实施例2的器件结构示意图。

图13为本实用新型实施例3的器件结构示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。

实施例1

如图11所示为本实施例的器件结构示意图，其结构由下往上依次包括衬底1，应力缓冲层2，GaN外延层3，低铝组分AlGaN势垒层4，GaN插入层5，高铝组分AlGaN势垒层6，p型氧化物栅极7，两端形成源极和漏极8，氧化物栅极7上沉积加厚金属9。

上述GaN基凹槽栅MOSFET的器件场效应晶体管的制作方法如图1-图11所示，包括以下步骤：

S1、利用金属有机化学气相沉积方法，在Si衬底1上生长一层应力缓冲层2，应力缓冲层为AlN、AlGaN、GaN的任一种或组合，如图1所示；

S2、利用金属有机化学气相沉积方法，在应力缓冲层2上生长GaN外延层3，如图2所示；

S3、利用金属有机化学气相沉积方法，在GaN外延层3上生长低铝组分AlGaN势垒层4，如图3所示；

S4、利用金属有机化学气相沉积方法，在低铝组分AlGaN势垒层4上生长GaN插入层5，如图4所示；

S5、利用金属有机化学气相沉积方法，在GaN插入层5上生长高铝组分AlGaN势垒层6，如图5所示；

S6、通过等离子体增强化学气相沉积一层SiO₂，作为掩膜层10，如图6所示；

S7、通过光刻方法选择区域刻蚀，去掉栅极区域的掩膜层10，如图7所示；

S8、利用感应耦合等离子体(ICP)或反应离子刻蚀(RIE)去除栅极区域高铝组分AlGaN势垒层6形成凹槽，如图8所示；

S9、去除掩膜层10，完成器件隔离，利用溅射方法，生长一层高质量的p型氧化物薄层7，如图9所示；

S10、光刻显影出源极和漏极欧姆接触区域，蒸镀上Ti/Al/Ni/Au合金作为源极和漏极的欧姆接触金属8，如图10所示；

S11、在p型氧化物栅极7上蒸镀Ni/Au合金作为栅极加厚金属9，如图11所示；

至此，完成了整个器件的制备过程。图11即为实施例1的器件结构示意图。

实施例2

如图12所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中栅极是单种氧化物，而实施例2中利用两种或者多种氧化物形成叠层栅电极结构。

实施例3

如图13所示为本实施例的器件结构示意图，其与实施例1结构区别仅在于：实施例1中栅极是p型氧化物，而实施例3在p型氧化物栅电极下方引入绝缘介质层11, 介质层为Al₂O₃或HfO₂，厚度为1-100 nm；形成介质层/氧化物堆叠结构。

此外，需要说明的是，以上实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型权利要求的保护范围之内。