本发明各实施例涉及基底图案化，且更具体来说，尤其涉及用于以离子对基底进行植入以形成具有非均匀厚度的栅极氧化物的技术。
背景技术：
等离子体浸没离子植入是通过产生含有欲被植入于半导体芯片或工件中的物质的离子的等离子体来执行。所述等离子体可利用处于反应器腔室顶处的等离子体源(例如，环形等离子体源)来产生。通过将非常高的射频偏压(例如，10kv至20kv)经由芯片支撑基座内的绝缘阴极电极而耦接至半导体芯片来提供足以在芯片表面下实现所期望的离子植入深度轮廓的离子能量。高的植入剂量速率需要高的等离子体离子密度，所述高的等离子体离子密度是利用以低的腔室压力运行的环形等离子体源而实现。所需要的离子植入深度轮廓需要非常高的离子能量，所述非常高的离子能量是通过向芯片表面处的等离子体鞘的两端施加非常高的射频偏压来实现。等离子体浸没离子植入中所采用的制程气体可为欲被植入的掺杂剂物质的氟化物或氢化物。
在动态随机存取存储器/快闪存储器制作中，将半导体掺杂剂物质植入至多晶体硅(多晶硅)栅极电极中有益地提高了导电性。栅极电极是通过在薄的栅极氧化物层上沉积非晶硅并接着对芯片进行充分地退火以将所沉积的硅从非晶状态转变成多晶体状态而形成。由此形成的所述多晶体硅栅极层为约50nm至80nm厚。所植入物质是一种提高硅中的p型导电性的物质(例如硼)或提高n型导电性的物质(例如，砷、磷或锑)。栅极电极也可由例如tin或w等某些金属制成。
动态随机存取存储器中长的刷新时间会对元件功能产生影响。刷新时间与电荷可保持于动态随机存取存储器胞元中的时间量直接成正比。因此，使胞元接合泄漏最小化会提高电荷保留时间。栅极致漏极泄漏(gateinduceddrainleakage，gidl)是接合泄漏的主要机制。使位于最大的栅极致漏极泄漏的位置处的栅极氧化物层变厚将降低总体接合泄漏并增加电荷保留时间。
在另一方面，持续降低栅极氧化物的层厚度以提供对次临限值区的适合的栅极控制。另外，提高沟道及源极/漏极区中的掺杂密度会有利地改善穿通(punchthrough)特性并增大驱动力。因此，在提供在高的电流驱动能力与低的栅极致漏极泄漏电流之间具有适合的平衡的缩减的半导体元件方面存在困难。
技术实现要素：
有鉴于上述，所需要的是通过提供具有厚度增加的区域的非均匀栅极氧化物来改善动态随机存取存储器存取元件中的栅极致漏极泄漏的方法。在一个方式中，降低栅极致漏极泄漏的制程包括：提供带鳍片基底，所述带鳍片基底中形成有凹槽；以及向所述凹槽的侧壁表面中执行离子植入，以形成具有非均匀厚度的栅极氧化物层，其中所述栅极氧化物层在所述侧壁表面的顶部区段处的厚度大于所述栅极氧化物层在所述侧壁表面的底部区段处的厚度。在某些实施例中，方式还包括以在一系列离子植入期间随着离子植入能量和/或离子剂量而变化的多个不同的植入角度来执行所述一系列离子植入，以增加所述栅极氧化物在所述侧壁表面的所述顶部区段的所述厚度。在某些实施例中，在所述离子植入期间或在所述离子植入之后也将所述带鳍片基底暴露至等离子体。
在某些实施例中，一种形成动态随机存取存储器(dynamicrandomaccessmemory，dram)元件的方法包括：提供带鳍片基底，所述带鳍片基底中形成有凹槽；以及向所述凹槽的侧壁表面中执行离子植入，以形成具有非均匀厚度的栅极氧化物层，其中所述栅极氧化物层在所述侧壁表面的顶部区段处的厚度大于所述栅极氧化物层在所述侧壁表面的底部区段处的厚度。
在某些实施例中，一种形成动态随机存取存储器(dram)元件的栅极氧化物层的方法包括：提供带鳍片基底，所述带鳍片基底中形成有凹槽；以及向所述凹槽的侧壁表面中执行一系列离子植入，以形成具有非均匀厚度的栅极氧化物层。所述一系列离子植入以多个不同植入角度撞击所述侧壁表面，以形成所述栅极氧化物层，所述栅极氧化物层在所述侧壁表面的顶部区段处的厚度大于所述栅极氧化物层在所述侧壁表面的底部区段处的厚度。
在某些实施例中，一种动态随机存取存储器(dram)元件包括：一组鳍片，所述一组鳍片在基底中界定凹槽，所述凹槽具有侧壁表面及底表面；以及栅极氧化物，沿所述凹槽的所述侧壁表面及所述底表面形成。所述栅极氧化物沿所述侧壁表面的顶部区段的厚度大于所述栅极氧化物沿所述侧壁表面的底部区段的厚度。
附图说明
图1示出根据本发明实施例的处理带鳍片基底的方式的侧面剖视图。
图2示出根据本发明实施例的将离子植入至带鳍片基底的凹槽的侧壁表面中的方式的侧面剖视图。
图3示出根据本发明各实施例的沿带鳍片基底的侧壁表面形成非均匀栅极氧化物的方式的侧面剖视图。
图4示出根据本发明实施例的以变化的角度执行的一系列侧壁植入的侧面剖视图。
图5示出根据本发明各实施例的沿带鳍片基底的侧壁表面形成的非均匀栅极氧化物的侧面剖视图。
图6示出说明根据本发明实施例的在离子束的照射下si的溅镀良率的图表。
图7a-b示出根据本发明实施例的在离子植入之后的氧化物层的生长。
图8是说明根据本发明的示例性方法的流程图。
所述附图未必按比例绘制。所述附图仅为代表图，并非旨在描述本发明的具体参数。所述附图旨在示出本发明的各示例性实施例，且因此不应被视为在范围方面进行限制。在所述附图中，相同的编号代表相同的组件。
此外，为说明清晰起见，可省略或不按比例示出某些图中的某些组件。为说明清晰起见，剖视图可呈“切面”剖视图或“近视”剖视图的形式，省略原本在“真实”剖视图中可见的某些背景线。此外，为清晰起见，可在某些附图中省略某些参考号码。
具体实施方式
现将在下文中参照其中示出各所述方法的实施例的附图来更充分地阐述根据本发明的方法。所述方法可被实施为许多不同的形式且不应被视为仅限于本文中所提出的实施例。相反，提供这些实施例是为了使此公开内容将透彻及完整，并将向所属领域中的技术人员充分地传达所述系统及方法的范围。
为方便及清晰起见，本文中将使用例如“顶部(top)”、“底部(bottom)”、“上部(upper)”、“下部(lower)”、“垂直(vertical)”、“水准(horizontal)”、“侧向(lateral)”及“纵向(longitudinal)”等用语来阐述如图中所显示的这些部件及其构成零件相对于半导体制造元件的部件的几何形状及取向的相对放置方式及取向。所述术语将包括具体提及的词、其变形及具有相似意义的词。
本文中所使用的以单数形式进行阐述且前面冠以词“一(a或an)”的组件或操作应被理解为包括复数个组件或复数个操作，除非明确地阐述不如此包括。此外，参照本发明的“一个实施例”并非旨在作为限制。附加实施例也可包含所阐述的特征。
如在本文中进一步阐述，本文提供了形成半导体元件(例如，动态随机存取存储器)的栅极氧化物层的方式，所述方法包括：提供带鳍片基底，所述带鳍片基底中形成有凹槽；以及向所述凹槽的侧壁表面中执行离子植入，以形成具有非均匀厚度的栅极氧化物层，其中所述栅极氧化物层在所述侧壁表面的顶部区段处的厚度大于所述栅极氧化物层在所述侧壁表面的底部区段处的厚度。在某些实施例中，方式还包括以在一系列离子植入期间随着离子植入能量和/或离子剂量而变化的多个不同的植入角度来执行所述一系列离子植入，以增加所述栅极氧化物在所述侧壁表面的所述顶部区段的所述厚度。在某些实施例中，在所述离子植入期间或在所述离子植入之后也将所述带鳍片基底暴露至等离子体。作为结果，不同于现有技术中的需要将芯片加热至＞800℃的基于热的动态随机存取存储器栅极氧化物制程，本文中提供的基于离子束的实作方式在较低的温度下实现形成具有厚度局部改变的氧化物。
现转至图1，图1示出根据本发明各实施例的形成元件100(例如，动态随机存取存储器元件)的方式的剖视图。元件100包括基底104(例如，块状硅)及从基底104图案化出(例如，蚀刻出)的多个鳍片102。鳍片102可利用包括一个或多个光刻制程及蚀刻制程的任何适合的制程来制作。如图中进一步所示，一组鳍片102界定形成于所述一组鳍片102之间的凹槽110，凹槽110包括底表面112及一组侧壁120。
形成所述一组鳍片102的光刻制程可包括：形成上覆于基底104(例如，在硅层上)的光致抗蚀剂层(图中未示出)；使抗蚀剂暴露至图案；执行曝光后烘焙(post-exposurebake)制程；以及使抗蚀剂显影以形成包括抗蚀剂的罩幕组件。可接着使用所述罩幕元件来将鳍片102蚀刻至硅层中，例如利用反应性离子蚀刻(reactiveionetch，rie)和/或其他适合的制程。在一个实施例中，鳍片102是利用侧壁图像转移技术来形成。在另一实施例中，鳍片102是通过双重图案化微影(double-patterninglithography，dpl)制程来形成。双重图案化微影是通过将图案划分成两个交错的图案而将图案构造于基底上的方法。双重图案化微影使得能够实现提高的特征(例如，鳍片)密度。可使用包括但不限于以下的各种双重图案化微影方法：双重曝光(例如，使用两个罩幕组)；形成与特征相邻的间隔壁并移除所述特征以提供间隔壁的图案；抗蚀剂冷冻(resistfreezing)；和/或其他适合的制程。
本文中所使用的用语“基底(substrate)”旨在包括半导体基底、沉积于或形成于半导体基底和/或任何其他类型的半导体本体上的半导体外延层，且预期所有这种结构均落于本发明各实施例的范围内。举例来说，所述半导体基底可包括半导体芯片(例如，硅、sige或绝缘体上硅(soi)芯片)或芯片上的一个或多个晶粒，以及形成于芯片之上或与所述芯片相关联的任何外延层或其他类型的半导体层。一部分半导体基底或全部半导体基底可为非晶体、多晶体或单晶体。除上述类型的半导体基底之外，本发明各实施例中所采用的半导体基底也可包括混合取向(hybridoriented，hot)半导体基底，所述混合取向半导体基底所具有的表面区具有不同的结晶取向。半导体基底可为经掺杂的、未经掺杂的或在其中含有经掺杂区及未经掺杂的区。半导体基底可含有其中具有应变的区及其中不具有应变的区，或者含有具有拉伸应变及压缩应变的区。
在某些实施例中，所述一组鳍片102可在芯片上具有均匀的高度“h”且在相邻的鳍片之间具有均匀的距离d。由于所述一组鳍片102的几何形状在所述芯片上一般为恒定的，因此所述一组鳍片102可用以遮蔽各鳍片102之间的空间。在一个实施例中，可将离子植入118的离子入射植入角度α选择成使得仅对鳍片102的侧壁表面120的所期望的部分进行植入。同时，凹槽110的底表面112一般不会受影响。
如图1中进一步所示，对所述一组鳍片102的侧壁表面120执行的离子植入118形成氧化物层124(例如，sio2)。在示例性实施例中，离子植入118是以不与侧壁表面120平行的植入角度α来执行。举例来说，离子植入118可以近似30°(或相对于侧壁表面120的平面法线近似60°)的入射角度将离子赋予至侧壁表面120以仅沿侧壁表面120的一部分形成氧化物层124。在其他实施例中，所述植入角度可在+/-15°内变化。
在运作期间，例如图1中所示，可在元件100位于第一位置中的同时来执行离子植入118。在沿侧壁表面120形成氧化物层124之后，对元件100进行旋转(例如，旋转30度、45度、60度或90度)，且可将另一离子植入施加至元件100以沿所述一组鳍片102的一个或多个附加侧壁表面形成氧化物层124。在示例性实施例中，再次仅沿鳍片102的侧壁表面120的一部分形成氧化物层124。可相似地以近似植入60°(或相对于侧壁表面120的平面法线近似30°)的入射角度对侧壁表面120执行离子植入。
在各种实施例中，可在等离子体暴露130之前或与等离子体暴露130同时执行离子植入118。举例来说，在o2等离子体暴露之前植入ar以进行表面活化的情形中，芯片可在离子束产生器与o2等离子体源(图中未示出)之间循环。在表面活化与等离子体暴露同时进行的情形中，形成氧化物层124的生长制程是通过侧壁表面120的低能(例如，～10ev至100ev)ar离子轰击来活化的，同时，所述表面经受o等离子体处理。ar离子照射植入会降低si氧化的活化能量，以使得在低温下易于发生氧化。同时，可以某一角度引导离子植入118的ar束，以使得恰好在si表面的侧壁表面120的某些部分上被所述束照射处(例如，与图1中所示的氧化物层124对应的区域)发生氧化。
在某些实施例中，离子能量低到足以消除对基底104的晶体si造成的损坏并足以维持氧化物的良好的结构完整性。举例来说，可在450℃下形成不会对下伏si造成末端范围损坏(end-of-rangeofdamage)的高品质化学计量的si氧化物。在一个非易失性实施例中，可通过束线离子植入器、具有含有远端o等离子体源的经修改末端站的束线植入器或递送多个10s的ev能量的束的经修改束线植入器来提供离子植入。
现参照图2至图3，将更详细地阐述在元件200的凹槽210内形成栅极氧化物层。如图中所示，形成栅极氧化物层240可包括在凹槽210内沿侧壁表面220及底表面212形成基础氧化物层242。在各种实施例中，可在凹槽210内共形地沉积基础氧化物层242，其中，“沉积(depositing)”可包括适合于对欲被沉积的材料进行的任何现在所知的或后来开发的技术，所述技术包括但不限于，例如：化学气相沉积(chemicalvapordeposition，cvd)、低压化学气相沉积(low-pressurecvd，lpcvd)、等离子体增强型化学气相沉积(plasma-enhancedcvd，pecvd)、半大气压化学气相沉积(semi-atmospherecvd，sacvd)及高密度等离子体化学气相沉积(highdensityplasmacvd，hdpcvd)、快速热化学气相沉积(rapidthermalcvd，rtcvd)、超高真空化学气相沉积(ultra-highvacuumcvd，uhvcvd)、有限反应加工化学气相沉积(limitedreactionprocessingcvd，lrpcvd)、金属有机化学气相沉积(metal-organiccvd，mocvd)、溅镀沉积、离子束沉积、电子束沉积、镭射辅助沉积、热氧化、热氮化、旋涂方法、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、化学氧化、分子束外延(molecularbeamepitaxy，mbe)、电镀、蒸发。
如图中进一步所示，可对所述一组鳍片202的侧壁表面220执行离子植入218。在示例性实施例中，以不与侧壁表面220平行的植入角度“α”来执行离子植入218，从而恰好撞击侧壁表面220的一部分。如图3中所示，这会使得栅极氧化物层340在侧壁表面320的被离子植入318撞击的区域中具有非均匀厚度。举例来说，栅极氧化物层340在凹槽310的顶部区段345处的厚度t1大于栅极氧化物层340的在凹槽310的底部区段348处的厚度t2。栅极氧化物层340的这种局部的相对较厚的顶部区段345会有利地降低栅极致漏极泄漏。
现参照图4至图5，将更详细地阐述以变化的植入角度执行一系列离子植入的实施例。在这一实施例中，在对侧壁表面420进行的所述一系列的离子植入418a至418c执行期间，也可改变离子植入能量和/或离子剂量以形成具有随凹槽410的顶部区段445的高度h1而改变的剂量梯度的氧化物层440。作为结果，可因氧化物生长速率中的差异而生成具有可变的厚度的热氧化物层。此外，可将所述一系列离子植入418a至418c的能量选择成使得所有被损坏的si将在氧化期间被消耗，由此使得由末端范围损坏造成的泄漏最小化。
举例来说，如图4中所示，可以多个离子角度α1-3对所述一组鳍片402的侧壁表面420执行所述一系列的离子植入418a至418c。在示例性实施例中，第一离子植入418-a是以植入角度α1及第一植入能量/离子剂量来执行，第二离子植入418-b是以另一植入角度α2及植入能量/离子剂量来执行，且第三离子植入418-c是以又一植入角度α3及植入能量/离子剂量来执行。植入角度α1-3中的每一者不与侧壁表面420平行，从而沿侧壁表面420的顶部区段445撞击各个点。如图中所示，侧壁表面420的底部区段448(本档的其他部分也称为凹槽的底部部分)保持大体不受所述一系列的离子植入418a至418c的影响。
如图5中所示，改变的离子植入使得栅极氧化物层540具有非均匀厚度，其中栅极氧化物层540在顶部区段545处的厚度t1大于栅极氧化物层540在底部区段548处的厚度t2。更具体来说，氧化物的厚度沿顶部区段545改变，因此栅极氧化物层540在靠近鳍片502的顶表面550处最厚。如图中所示，凹槽510的靠近顶部区段545的直径d1小于凹槽510的靠近底部区段548的直径d2。为实现这一氧化物轮廓，可随着植入角度(例如，α1-3)的减小而在所述一系列离子植入418a至418c(图4)中增大所述离子植入能量及所述离子剂量。举例来说，离子植入418-c的离子植入能量和/或离子剂量可大于离子植入418-a的离子植入能量和/或离子剂量。
现参照图6，图6示出说明在o离子束(例如图1至图5中所示的离子植入的离子束)的照射下si的溅镀良率的图表658。在这一非易失性实施例中，将最大的si移除速率设定为10kev。此外，伴随o的植入，可存在由于形成sio2而引起的体积膨胀，例如以抵消因溅镀引起的si的损耗。图7a-b所示的透射电子显微镜术(transmissionelectronmicroscopy，tem)图像显示出在以1kev进行o植入之后，顶表面760在介面762上方生长了3.5nm，例如，而非具有因由溅镀造成的损耗而引起的凹槽。
现参照图8，图8示出了说明根据本发明的对半导体元件进行图案化的示例性方法800的流程图。将结合图1至图7中所示的代表图阐述方法800。
如方块801中所示，方法800可包括提供带鳍片基底，所述带鳍片基底中形成有凹槽。在某些实施例中，所述带鳍片基底是硅。
如方块803中所示，方法800可进一步包括向所述凹槽的侧壁表面中执行离子植入，以形成具有非均匀厚度的栅极氧化物层。在某些实施例中，所述栅极氧化物层在所述凹槽的顶部区段处的厚度大于所述栅极氧化物层在所述凹槽的底部区段处的厚度。在某些实施例中，离子植入被执行为具有多个不同植入角度的一系列离子植入。在某些实施例中，方法800包括在所述一系列离子植入的执行期间改变以下中的至少一者：离子植入能量以及离子剂量。在某些实施例中，随着植入角度的减小而在所述一系列离子植入中增大所述离子植入能量及所述离子剂量，其中所述植入角度是相对于所述侧壁表面进行测量。
如方块805处所示，方法800可进一步包括将所述带鳍片基底暴露至等离子体。在某些实施例中，等离子体暴露与离子植入可同时进行。在其他实施例中，在等离子体暴露之前执行离子植入。
如方块807中所示，方法800可进一步包括增大所述栅极氧化物沿所述侧壁表面的所述侧壁表面的所述顶部区段的所述厚度以形成非均匀厚度栅极氧化物层。在某些实施例中，栅极氧化物的厚度在靠近所述带鳍片基底的顶表面处最大。
有鉴于上述，通过本文中所公开的实施例，至少实现以下优点。第一个优点包括使被引导至鳍片的侧壁表面以使得能够实现栅极氧化物层的局部生长的离子植入成角度，由此降低栅极致漏极泄漏。第二个优点包括以低至足以消除对基底的晶体si造成损坏的离子能量对元件进行植入，并维持氧化物的良好的结构完整性。
尽管本文中已阐述了本发明的某些实施例，然而本发明并非仅限于此，原因是本发明如所属领域所将容许的范围般广泛且本说明书可同样地进行理解。因此，以上说明不应被视为限制性的。相反，以上说明仅作为具体实施例的范例。所属领域中的技术人员将考虑到处于随附权利要求的范围及精神内的其他润饰。