静电防护电路、静电防护装置及芯片筛选方法与流程

本公开一般涉及芯片检测领域，具体涉及静电敏感器件的检测领域，尤其涉及静电防护电路、静电防护装置及芯片筛选方法。

背景技术：

在天文观测中，越来越多的使用ASIC(Application Specific Integrated Circuit，专用集成电路)专用芯片采集探测器信号，例如采用多通道静电敏感型信号采集芯片VA32TA6。这类芯片为了提高ASIC的等效输入噪声等指标，设计芯片时输入端会采用栅极引出并去除静电防护电路。因此，该类ASIC对静电非常敏感，极易受到静电损伤。特别是在对该类产品按照航天元器件管理规范进行元器件筛选考核时，出现过批次性失效现象，该考核包含多种力学、热学、电学、稳定性等性能的试验。

对于本领域所使用的静电敏感型ASIC，通常采用以下方式改善静电敏感度：

一种是COB(Chip on Board)方式。也就是把ASIC的裸片直接粘在印制电路(PCB)上，用键合丝把探测器跟ASIC的输入端连起来。ASIC的输入端就不再悬空，具备了一条通过探测器到地的交流回路，对静电的敏感度有显著改善。

这种方式的缺点在于，无法再按照元器件的管理方法去考核ASIC，只能用设备级的标准去考核。这会造成考核试验强度不够，使产品在轨运行时具有失效风险。

另一种是改造环境，在操作间划分出专用的EPA(ESD Protected Area)静电保护防护区域，对该区域进行防静电装修，并制定相应的操作规范，在区域内操作静电敏感元器件。这种方式成本高，对人员的操作要求严格。此时，元器件的抗静电能力通常只能做到350V以上。对于静电敏感度低于350V的产品，并不适用。而且，元器件筛选的项目较多，如涉及到多部门和多实验室的合作时，该方法也不适用。

技术实现要素：

鉴于现有技术中的上述缺陷或不足，期望提供一种抗静电的防护电路，为了实现上述目的，提供一种静电防护电路和静电防护装置。

第一方面，提供一种静电防护电路，静电防护电路包括：

正极防护电路，包括第一串联单元，第一串联单元一端连接芯片输入端，另一端连接芯片的正极供电端，包括至少两个反向串联的稳压二极管；

负极防护电路，包括第二串联单元，第二串联单元一端连接芯片输入端，另一端连接芯片的负极供电端，包括至少两个反向串联的稳压二极管；

限流电阻，一端连接芯片输入端，另一端连接输入引出端。

第二方面，一种静电防护装置，其特征在于，装置包括上述的静电防护电路，还包括：

电源短接开关，一端连接正极供电端，另一端连接负极供电端。

第三方面，提供基于上述的静电防护装置的芯片筛选方法，该方法包括：

将芯片固定于静电防护装置，进行初始电性能测试；

在各筛选环节中，电源短接开关根据筛选环节的类型接通或断开，电源短接开关的初始状态为接通；

筛选环节结束后，芯片从静电防护装置中取出。根据本申请实施例提供的技术方案，通过在芯片输入端接入正极防护电路、负极防护电路和限流电阻，能够大大改善静电敏感元器件的静电受损问题。进一步的，根据本申请的某些实施例，通过在静电防护装置上增加电源短接开关，还能解决在不加电芯片筛选考核时，有效地避免芯片的静电损伤问题，获得双重保护的效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了根据本申请实施例的静电防护电路的示例性电路图；

图2示出了根据本申请实施例的静电防护装置的示例性结构框图；

图3示出了根据本申请实施例的基于静电防护装置的芯片筛选方法的示例性流程图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1，示出了根据本申请实施例的静电防护电路的示例性电路图。

如图1所示，提供一种静电防护电路，静电防护电路包括：

正极防护电路，包括第一串联单元，第一串联单元一端连接芯片输入端ASIC_ain，另一端连接芯片的正极供电端VCC，包括至少两个反向串联的稳压二极管；

负极防护电路，包括第二串联单元，第二串联单元一端连接芯片输入端，另一端连接芯片的负极供电端VEE，包括至少两个反向串联的稳压二极管；

限流电阻R1，一端连接芯片输入端ASIC_ain，另一端连接输入引出端Pin。

本申请是在被防护的芯片外围增加ESD(Electro Static discharge，静电释放)保护电路。元器件与保护电路一起，作为一个整体，参与筛选考核的各个环节。图1给出由稳压二极管D1稳压二极管D2构成的起到限制输入端ASIC_ain电压的作用的第一串联单元。实际应用中，可采用多个稳压二极管反向串联的第一串联单元，例如三个或者四个稳压二极管串联。同理，负极防护电路也可采用多个稳压二极管反向串联的方式，例如三个或者四个稳压二极管串联，实现限制输入端ASIC_ain电压的目的。图2给出了由二极管D3和二极管D4组成的第二串联单元。二极管在反向击穿形成巨大电流或者通过超过额定电路数倍的正向电流时，易导致二级管的短路。串联多个二极管将有效应对二极管短路的情形，当一个二极管短路时，与之串联的其他二极管可继续工作。

图1中的R1为限流电阻，起到延缓静电脉冲的上升和下降时间的作用。

针对多通道静电敏感型芯片VA32A6的情况，需要对每个采样通道的输入引脚都连接上述的静电防护电路。需要进行加电考核时，可将信号接入输入引出端Pin。

优选地，正极防护电路包括至少两组并联的第一串联单元，负极防护电路包括至少两组并联的第二串联单元。

该方案针对二极管被大电流造成断路的情形，当某一组的第一串联单元的二极管断路后，与之并联的另外一组第一串联单元可继续工作。可以理解的是，为了加强静电防护电路的稳定性，可并联多组第一串联单元和/或第二串联单元，例如并联三组、四组等。

如图1所示的正极防护电路和负极防护电路分别采用两个二极管串联后，并联另外一组相同的第一串联单元和第二串联单元。该第一串联单元由二极管D11和二极管D12组成，该第二串联单元由二极管D13和二极管D14组成。当采用图1所示的静电防护电路时，其千小时的可靠性达到：

其中，λ为二极管的失效率，t为二极管正常运行时间。可见，保护电路的可靠性达到了六个9以上，使得电路板级的静电防护电路可用于高可靠性元器件的筛选考核。

另一方面，本申请还公开了一种静电防护装置。

请参考图2，示出了根据本申请实施例的静电防护装置的示例性结构框图；

如图2所示，提供一种静电防护装置，装置包括上述的静电防护电路，还包括：

电源短接开关，一端连接正极供电端，另一端连接负极供电端。

元器件的筛选考核可以分为被试件加电和被试件不加电两种考核方式。本实施例中，加电环节有静态老炼、动态老炼等各阶段的加电考核。该老炼过程就是让元器件在指定模拟环境下工作一段时间。例如根据国军标GJB548B标准的老炼过程是在高温状态(静态老炼环境温度为+150℃，动态老炼环境温度为+125℃)下工作一段时间，把在这时期中失效的元器件剔除掉，即剔除早期失效的元器件，以保证出厂产品的质量的过程。在不加电考核时，如在芯片的正负极供电端积累过多相反极性的电荷时，易引发芯片内部的静电损伤。因此，在静电防护装置上设置电源短接开关，以便在在不加电时将芯片的正负极供电端短接在一起，可以使ASIC处于等电位状态，有效地避免静电损伤。

优选地，该静电防护装置还包括印刷电路板201、接插件205、固定座204：

印刷电路板201用于设置的静电防护电路和/或的电源短接开关；

接插件205用于引出芯片引脚；

固定座204用于固定芯片；

接插件205与固定座204设置于印刷电路板上，接插件205设置于固定座中空部位，静电防护电路202和电源短接开关203设置于固定座的周边。

在实景应用中，根据被防护的芯片的特性，调整在静电防护装置上的静电防护电路202和电源短接开关203的数量。因在芯片的每个输入引脚设置了静电防护电路，又在正负极供电端设置了单元短接开关，有效改善了芯片的抗静电性能。

在一些优选实施例中，固定座204还包括固定盖(图中未标出)，固定盖与固定座铰接。使用时，将芯片放置于接插件205上，并盖上盖固定盖，保护了在一系列筛选考核中的芯片。该筛选考核可包含稳定性烘培、温度循环、恒定加速度、动态老炼、静态老炼、X射线照相等试验。

优选地，接插件采用2.54mm间距180度排针。以确保芯片的可靠固定。

优选地，印刷电路板采用耐高温板材。以提高电路板的耐高温性。例如在对芯片进行高低温交替的温度循环试验、稳定性烘培试验或者老炼试验中，使得本静电防护装置能够承受一定的高温。该印刷电路板根据需要可采用TG170板材或者TG180板材或其他耐高温电路板。

本申请还提供一种基于上述静电防护装置的芯片筛选方法。

请参考图3，示出了根据本申请实施例的基于静电防护装置的芯片筛选方法的示例性流程图。

如图3所示，在步骤101中，固定芯片，进行初始电性能测试；

该初始电性能测试环节是使用静电防护装置后，增加的一个环节。原因在于，静电防护装置引入了噪声。噪声是衡量静电敏感芯片电性能的主要指标。例如对于VA32TA6芯片而言，噪声越小，在实际应用中，元器件匹配探测器就能够获得更低的探测下限以及更优的能量分辨率。

典型静电敏感芯片例如VA32TA6芯片的输入端的等效输入噪声为40e^-+12e^-/pF，即输入端电容每增加1pF，输入噪声增加12e^-。静电防护装置采用如图1所示的8个二极管时，在输入端增加的电容值约为6pF，接近一个大面积的半导体探测器体电容，等效噪声增加72e^-。增加的等效噪声值为不影响后续筛选测试的噪声范围之内。该二极管可选用军温级、低反向漏电流、低寄生电容的产品，以降低等效输入噪声。

在元器件筛选时，通常用信号发生器作为激励源，信号发生器输出的电压脉冲经耦合电容转换成电流脉冲，灌入ASIC的输入端，经放大后，输出一定幅度的电压值。输出的电压幅度，在统计上具备高斯展宽特性，通常用半高宽(FWHM：Full Wave at Maximum)表征。噪声越大，FWHM值越大。可通过FWHM值来判断静电防护装置引入的噪声大小。

接着，在步骤102中，对芯片进行电性能测试，将电性能测试中测得的电性能与在初始电性能测试中测得的初始电性能进行比较，判断电性能变化是由静电防护装置引入或者是由芯片本身引入。

上述的初始电性能满足筛选指标的前提下，在测试阶段，静电防护装置引入的噪声会使输出电压的高斯展宽变宽，但仍然可以测到完整的高斯峰，也就是满足筛选指标的。当元器件在筛选过程中，芯片的电性能出现偏移或损伤，噪声会增大，输出电压的高斯展宽会进一步变宽，即FWHM值变大。通过对比筛选前后的FWHM值，可判定ASIC的损伤程度。

采用静电防护装置之后，需要在筛选之前的初始阶段获取FWHM值。在筛选过程中的电测试环节，用新测得的FWHM值与初始阶段的结果比较，计算是否超差，从而判断芯片是否受损。需要说明的是，在每个筛选环节，若出现不满足筛选指标的情况时，就可将芯片从静电防护装置中取出，结束本次筛选。

在一些实施例中，电源短接开关根据筛选环节的类型接通或断开，电源短接开关的初始状态为接通。

在静电防护装置上设置电源短接开关，可以使ASIC处于等电位状态，有效地避免静电损伤。该电源短接开关可根据筛选类型接通或断开。电源短接开关的初始状态为接通，将芯片的正负极供电端短接在一起，使ASIC处于等电位状态。

优选地，电源短接开关根据筛选类型接通或断开包括：

当筛选为不加电考核时，电源短接开关保持初始状态；

当筛选为加电的考核时，断开电源短接开关。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。