本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术：
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(mos晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制造领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。
当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
另一方面，在集成电路中，无硅化物高阻值的多晶硅元件(non-silicidehighresistanceployelement)是一种重要的被动元件。高阻多晶硅电阻具有电阻值宽范围可调、面积小、线性性能好等优点。
但是现有技术中，形成具有多晶硅电阻和高k金属栅的半导体结构往往存在工艺成本较高的问题。
技术实现要素：
本发明解决的问题是提供一种半导体结构及其形成方法，以降低工艺成本。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。
可选的，对所述介质层露出的电阻材料层进行高阻注入的步骤中，工艺参数为：注入离子为b或bf2，注入能量在1kev到30kev范围内，注入剂量在1.0e14atom/cm2到1.0e16atom/cm2；或者，注入离子为as，注入能量在5kev到50kev范围内，注入剂量在1.0e14atom/cm2到1.0e16atom/cm2。可选的，形成所述电阻材料层的步骤中，所述电阻材料层的材料为多晶硅或单晶硅；形成所述伪栅结构的步骤中，所述伪栅结构为单层结构，所述伪栅结构的材料为多晶硅。可选的，对所述介质层露出的电阻材料层进行高阻注入的步骤包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入，形成电阻；所述形成方法还包括：去除所述伪栅结构之后，对所述介质层露出的电阻材料层进行高阻注入之前，在所述栅极开口内形成填充层；进行高阻注入之后，形成栅极结构之前，去除所述填充层，露出所述栅极开口。可选的，所述填充层的材料为有机物。可选的，所述填充层为底部抗反射层或有机介电层。可选的，去除所述填充层的步骤包括：通过干法刻蚀的方式去除所述填充层。可选的，通过干法刻蚀的方式去除所述填充层的步骤中，工艺参数包括：功率为1000w到4700w范围内；工艺气体包括：n2，流量为500sccm到4000sccm范围内，h2，流量为200sccm到1000sccm范围内；工艺气体压强在200mtorr到2000mtorr范围内；工艺温度在200℃到300℃范围内。可选的，所述形成方法还包括：去除所述填充层之后，形成栅极结构之前，对所述电阻和所述源漏掺杂区进行退火处理，以激活掺杂离子。可选的，对所述电阻和所述源漏掺杂区进行退火处理的步骤包括：通过尖峰退火的方式进行所述退火处理，退火温度在950℃到1100℃范围内。可选的，在所述伪栅结构两侧的衬底上形成源漏掺杂区的步骤包括：在伪栅结构两侧的衬底上形成应力层；对所述应力层进行离子注入，形成所述源漏掺杂区。可选的，提供衬底的步骤中，所述主动区的衬底包括用于形成p型主动器件的p型区和用于形成n型主动器件的n型区；在伪栅结构两侧的衬底上形成应力层的步骤包括：形成位于p型区衬底上伪栅结构两侧的第一应力层；形成位于n型区衬底上伪栅结构两侧的第二应力层；进行离子注入的步骤包括：对所述第一应力层进行第一离子注入，形成p型区衬底上的源漏掺杂区；对所述第二应力层进行第二离子注入，形成n型区衬底上的源漏掺杂区。可选的，所述主动区衬底用于形成鳍式场效应晶体管；提供衬底的步骤中，所述主动区的衬底上具有鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面；形成所述伪栅结构的步骤中，所述伪栅结构位于所述鳍部上，横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；形成电阻材料层的步骤中，所述电阻材料层位于被动区的隔离层上；形成源漏掺杂区的步骤包括：在所述伪栅结构两侧的鳍部内形成所述源漏掺杂区；形成栅极开口的步骤中，所述栅极开口底部露出所述鳍部部分顶部和部分侧壁的表面。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；位于所述主动区衬底上的栅极结构；位于所述栅极结构两侧衬底上的源漏掺杂区；位于所述被动区衬底上的电阻材料层；位于所述栅极结构和所述电阻材料层露出衬底上的介质层。
可选的，所述电阻材料层为多晶硅层；所述栅极结构为伪栅结构，所述伪栅结构的材料为多晶硅。可选的，所述源漏掺杂区包括位于所述栅极结构两侧衬底上的应力层，所述应力层内具有掺杂离子。可选的，所述主动区的衬底包括用于形成p型主动器件的p型区和用于形成n型主动器件的n型区；所述应力层包括：位于p型区衬底上栅极结构两侧的第一应力层和位于n型区衬底上栅极结构两侧的第二应力层，所述第一应力层内具有p型掺杂离子，所述第二应力层内具有n型掺杂离子。可选的，所述介质层露出所述栅极结构和所述电阻材料层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案中，在形成所述介质层之前形成源漏掺杂区；在形成所述介质层之后对所述电阻材料层进行高阻注入。由于所述高阻注入在形成所述介质层之后进行，所述介质层能够在高阻注入过程中保护主动区衬底上的半导体结构，减少主动区衬底上半导体结构受到高阻注入的影响，能够在高阻注入过程中避免掩膜的使用，从而有利于降低工艺成本。
本发明可选方案中，在去除所述伪栅结构之后，进行高阻注入之前，在所述栅极开口内通过有机物形成填充层；所述填充层能够在高阻注入过程中保护所述栅极开口露出的半导体结构，从而能够降低所述高阻注入对主动区衬底上半导体结构的影响，有利于提高所形成半导体结构的性能；而且所述填充层的材料为有机物，因此通过湿法刻蚀方式去除所述填充层的过程中，工艺难度较小、填充层残留较少，有利于降低形成所述半导体结构的工艺难度和改善所述半导体结构的性能。
本发明可选方案中，在去除所述填充层之前，对所述电阻和所述源漏掺杂区进行退火处理以激活掺杂离子。所述退火处理既用于激活所述电阻中注入的掺杂离子，还用于激活所述源漏掺杂区内的掺杂离子，这种做法有利于降低形成所述半导体结构的热预算，有利于改善所形成半导体结构的性能。
附图说明
图1至图3是一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图4至图11是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中，形成具有多晶硅电阻和高k金属栅的半导体结构往往存在工艺成本较高的问题。现结合一种半导体结构的形成方法分析其工艺成本高问题的原因：
参考图1至图3，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
参考图1，提供衬底10，所述衬底10包括用于形成主动器件的主动区10a和用于形成被动器件的被动区10b，所述主动区10a的衬底10上具有鳍部11；形成位于所述鳍部11上的伪栅结构12和位于所述被动区10b衬底10上的多晶硅层13，所述伪栅结构12横跨所述鳍部11且覆盖所述鳍部11部分顶部和部分侧壁的表面；在所述伪栅结构12两侧的鳍部内形成应力层14。
参考图2，对所述应力层14进行源漏注入15，形成源漏掺杂区；对所述多晶硅层13进行高阻注入16，形成高阻多晶硅17；之后，参考图3，去除所述伪栅结构12，形成栅极开口(图中未标示)；在所述栅极开口内形成金属栅极结构(图中未标示)。
由于源漏注入15和高阻注入16的注入工艺不同，因此在进行源漏注入15的过程中，需要使用第一掩膜21保护多晶硅层13，避免所述多晶硅层13受到源漏注入15的污染；在进行高阻注入16的过程中，需要使用第二掩膜22保护主动区10a衬底10上的半导体结构，避免主动区10a衬底10上的半导体结构受到高阻注入16的污染。而且此后，如图3所示，在去除所述伪栅结构形成金属栅极结构的过程中，需要使用第三掩膜23保护所述高阻多晶硅17。
所以在形成所述高阻多晶硅17和金属栅极结构的过程中，需要使用3次掩膜。掩膜的多次使用，增加了形成所述半导体结构的工艺成本。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括用于形成主动器件的主动区和用于形成被动器件的被动区；形成位于所述主动区衬底上的伪栅结构和位于所述被动区衬底上的电阻材料层；在所述伪栅结构两侧的衬底上形成源漏掺杂区；形成源漏掺杂区之后，在所述伪栅结构和所述电阻材料层露出的衬底上形成介质层，所述介质层露出所述伪栅结构和所述电阻材料层；去除所述伪栅结构，在所述介质层内形成栅极开口；对所述介质层露出的电阻材料层进行高阻注入，形成电阻；在所述栅极开口内形成栅极结构。
本发明技术方案中，在形成所述介质层之前形成源漏掺杂区；在形成所述介质层之后对所述电阻材料层进行高阻注入。由于所述高阻注入在形成所述介质层之后进行，所述介质层能够在高阻注入过程中保护主动区衬底上的半导体结构，减少主动区衬底上半导体结构受到高阻注入的影响，能够在高阻注入过程中避免掩膜的使用，从而有利于降低工艺成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图11，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图4，提供衬底100，所述衬底100包括用于形成主动器件的主动区100a和用于形成被动器件的被动区100b。
所述衬底100用于提供工艺操作平台。
主动器件(activedevice)，也称之为有源器件，在模拟和数字电路中施以外界信号﹐可以改变自己本身基本特性的器件。主动器件能够执行资料运算、处理的元件。包括各式各样的晶片，例如半导体元件中的有源晶体、积体电路、影像管和显示器等都属于主动元件。
本实施例中，所述主动区100a的衬底100用于形成互补金属氧化物半导体器件，即cmos器件。所述主动区100a的衬底100包括用于形成p型主动器件的p型区100p和用于形成n型主动器件的n型区。但是本发明其他实施例中，所述主动区衬底也可以仅用于形成p型器件，即所述主动区的衬底仅具有p型区；或者，所述主动区衬底也可以仅用于形成n型器件，即所述主动区衬底仅具有n型区。
被动器件(passivedevice)，也称之为无源器件，不需要能量的来源而实现其特定的功能的器件。从电路性质上看，被动器件自身不消耗电能，或把电能转变为不同形式的其他能量；而且被动器件只需输入信号，不需要外加电源就能正常工作。所以被动器件是不影响信号基本特征，而仅令信号通过而未加以更动的电路元件。最常见的被动器件有电阻、电容、电感、陶振、晶振、变压器等。
本实施例中，所述被动区100b的衬底100用于形成电阻。具体的，所述被动区100b衬底100用于形成无硅化物高阻值的多晶硅元件(non-silicidehighresistanceployelement)，即高阻多晶硅电阻。
需要说明的是，本实施例中，所述主动区100a与所述被动区100b相邻设置。本发明其他实施例中，所述主动区100a与所述被动区100b也可以不相邻设置。类似的，主动区100a内所述p型区100p和所述n型区100n相邻设置；本发明其他实施例中，主动区内所述p型区和所述n型区也可以不相邻设置。
本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者iii－v族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
需要说明的是，本实施例中，所述主动区100a衬底100用于鳍式场效应晶体管，所以如图4所示，所述主动区100a的衬底100上具有鳍部101，所述鳍部101露出的衬底100上具有隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁表面。
所述鳍部101用于提供所述鳍式场效应晶体管的沟道。
本实施例中，所述鳍部101的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
具体的，所述衬底100和所述鳍部101可以同时形成。形成所述衬底100和所述鳍部101的步骤包括：提供初始衬底；在所述初始衬底表面形成第一掩膜层(图中未示出)；以所述第一掩膜层为掩膜刻蚀所述初始衬底，形成所述衬底100以及位于所述衬底100上的鳍部101。
所述第一掩膜层用于定义所述鳍部101的尺寸和位置。
形成所述第一掩膜层的步骤包括：在所述初始衬底上形成掩膜材料层；在所述掩膜材料层上形成图形层；以所述图形层为掩膜，刻蚀所述掩膜材料层，露出所述初始衬底，以形成所述第一掩膜层。
所述图形层用于对所述掩膜材料层进行图形化，以定义所述鳍部的尺寸和位置。
本实施例中，所述图形层为图形化的光刻胶层，可以通过涂布工艺和光刻工艺形成。本发明其他实施例中，所述图形层还可以为多重图形化掩膜工艺所形成的掩膜，以缩小鳍部的特征尺寸以及相邻鳍部之间的距离，提高所形成半导体结构的集成度。其中多重图形化掩膜工艺包括：自对准双重图形化(self-aligneddoublepatterned，sadp)工艺、自对准三重图形化(self-alignedtriplepatterned)工艺、或自对准四重图形化(self-aligneddoubledoublepatterned，saddp)工艺。
需要说明的是，本实施例中，形成所述衬底100和所述鳍部101之后，保留所述鳍部101顶部的第一掩膜层。所述第一掩膜层的材料为氮化硅，用于在后续工艺中定义平坦化工艺的停止层位置，并起到保护鳍部101的作用。
所述隔离层102用于实现相邻鳍部101之间以及相邻半导体结构之间的电隔离。具体的，本实施例中，在主动区100a，隔离层102位于相邻鳍部101之间，用于实现相邻鳍部101之间的电隔离；在被动区100b，隔离层102位于衬底100上，用于实现所述衬底100与所形成被动器件之间的电隔离。
本实施例中，所述隔离层102的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅等材料。
形成所述隔离层102的步骤包括：通过化学气相沉积(例如：流体化学气相沉积)等方法在未被所述鳍部101覆盖的衬底100上形成隔离材料层，所述隔离材料层覆盖所述第一掩膜层；通过化学机械研磨等方式去除高于所述第一掩膜层的隔离材料层；通过回刻的方式去除剩余隔离材料层的部分厚度以形成隔离层。
需要说明的是，形成所述隔离层102之后，所述形成方法还包括：去除所述第一掩膜层，以露出所述鳍部101的顶部表面，用于为后续工艺提供工艺基础。
继续参考图4，形成位于所述主动区100a衬底100上的伪栅结构120和位于所述被动区100b衬底100上的电阻材料层130。
所述伪栅结构120用于为后续所形成的栅极结构占据空间；所述电阻材料层130用于形成电阻。具体的，所述主动区100a衬底100用于形成鳍式场效应晶体管，所述衬底100上具有鳍部101，所以形成所述伪栅结构120的步骤中，所述伪栅结构120位于所述鳍部上101，横跨所述鳍部101且覆盖所述鳍部101部分顶部和部分侧壁的表面。
所述伪栅结构120为单层结构，包括多晶硅材料的伪栅极。本发明其他实施例中，所述伪栅极的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。本发明另一些实施例中，所述伪栅结构还可以为叠层结构，包括伪栅极以及位于所述伪栅极上的伪氧化层，所述伪氧化层的材料可以为氧化硅和氮氧化硅。
本实施例中，所述被动区100b衬底100用于形成高阻多晶硅电阻。所以形成所述电阻材料层130的步骤中，所述电阻材料层130的材料为多晶硅。本发明其他实施例中，所述电阻材料层130的材料还可以为单晶硅。
此外，所述被动区100b衬底100上还具有隔离层102，所以形成电阻材料层130的步骤中，所述电阻材料层130位于被动区100b的隔离层102上。
由于所述伪栅结构120的材料与所述电阻材料层130的材料相同，同为多晶硅，所以所述伪栅结构120和所述电阻材料层130可以通过同一工艺过程形成。
具体的，形成所述伪栅结构120和所述电阻材料层130的步骤包括：在所述衬底100上形成伪栅材料层；在所述伪栅材料层上形成第二掩膜层(图中未标示)；以所述第二掩膜层为掩膜，刻蚀所述伪栅材料层，形成所述伪栅结构120和所述电阻材料层130。
所述伪栅材料层用于形成所述伪栅结构120和所述电阻材料层130。具体的，所述伪栅材料层为多晶硅层。
所述第二掩膜层用于定义所述伪栅结构120和所述电阻材料层130的尺寸和位置。此外，本实施例中，所述第二掩膜层还用于在后续工艺中起到刻蚀停止的作用，用于保护所述电阻材料层130。具体的，所述第二掩膜层的材料为氮化硅。
需要说明的是，形成所述伪栅结构120和所述电阻材料层130后，还在所述伪栅结构120的侧壁上形成侧墙(图中未标示)。所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙可以为单层结构或叠层结构。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
结合参考图4和图5，在所述伪栅结构120两侧的衬底100上形成源漏掺杂区。
所述源漏掺杂区103用于形成主动器件的源区或漏区。
具体的，所述主动区100a衬底100用于形成鳍式场效应晶体管，所述衬底100上具有鳍部101，所以形成源漏掺杂区的步骤包括：在所述伪栅结构120两侧的鳍部101内形成所述源漏掺杂区。
具体的，在所述伪栅结构120两侧的衬底100上形成源漏掺杂区的步骤包括：如图4所示，在伪栅结构120两侧的衬底100上形成应力层；如图5所示，对所述应力层进行离子注入，形成所述源漏掺杂区。
本实施例中，所述主动区100a的衬底100包括p型区100p和n型区100n。所以，在伪栅结构120两侧的衬底100上形成应力层的步骤包括：形成位于p型区100p衬底100上伪栅结构120两侧的第一应力层140p；形成位于n型区100n衬底100上伪栅结构120两侧的第二应力层140n。
所述第一应力层140p用于形成p型主动器件的源漏掺杂区，用于向p型主动器件的沟道区域施加压应力。所以本实施例中，所述第一应力层140p为锗硅材料的“∑”形应力层。
所述第二应力层140n用于形成n型主动器件的源漏掺杂区，用于向n型主动器件的沟道区域施加拉应力。所以本实施例中，所述第二应力层140n为碳硅材料的“方”形应力层。
本实施例中，所述主动区100a衬底100用于形成鳍式场效应晶体管，所以形成所述第一应力层140p的步骤包括：在所述n型区100n衬底100和所述被动区100b衬底100上形成第一帽层，所述第一帽层露出所述p型区100p衬底100上的半导体结构；去除所述p型区衬底100上伪栅结构120两侧鳍部101的部分材料，在所述鳍部101内形成“∑”形开口；向所述“∑”形开口内通过外延生长的方式填充锗硅材料，以形成所述第一应力层140p。
形成所述第二应力层140n的步骤包括：在所述p型区100p衬底100和所述被动区100b衬底100上形成第二帽层，所述第二帽层露出所述n型区100n衬底100上的半导体结构；去除所述n型区100n衬底100上伪栅结构120两侧鳍部101的部分材料，在所述鳍部101内形成“u”形开口；向所述“u”形开口内通过外延生长的方式填充碳硅材料，以形成所述第二应力层140n。
需要说明的是，所述第一帽层和所述第二帽层分别用于定义第一应力层140p和第二应力层140n的尺寸和位置。所述第一帽层和所述第二帽层均位于所述被动区100b的电阻材料层130表面，从而避免外延生长锗硅材料或者外延生长碳硅材料的过程中，锗硅材料或碳硅材料对被动区100b衬底100上电阻材料层130的影响。位于所述电阻材料层130表面的第一帽层和第二帽层用于形成保护膜(图中未标示)，在工艺过程中保护所述电阻材料层130。
如图5所示，进行离子注入的步骤包括：对所述第一应力层140p进行第一离子注入141p，形成p型区100p衬底100上的源漏掺杂区；对所述第二应力层140n进行第二离子注入141n，形成n型区100n衬底100上的源漏掺杂区。
所述第一离子注入141p用于向第一应力层140p注入掺杂离子，以形成p型主动器件的源漏掺杂区。所以对所述第一应力层140p进行第一离子注入141p的步骤包括：在所述n型区100n衬底100和被动区100b衬底100上形成第一光刻胶层，所述第一光刻胶层露出所述第一应力层140p；以所述第一光刻胶层为掩膜，进行所述第一离子注入141p。
本实施例中，所述第一离子注入141p的工艺参数包括：注入离子为b，注入能量在1kev到5kev范围内，注入剂量在1.0e15atom/cm2到4.0e15atom/cm2范围内。
所述第二离子注入141n用于向第二应力层140n注入掺杂离子，以形成n型主动器件的源漏掺杂区。所以对所述第二应力层140n进行第二离子注入141n的步骤包括：在所述p型区100p衬底100和被动区100b衬底100上形成第二光刻胶层，所述第二光刻胶层露出所述第二应力层140n；以所述第二光刻胶层为掩膜，进行所述第二离子注入141n。
本实施例中，所述第二离子注入141n的工艺参数包括：注入离子为as，注入能量在2kev到10kev范围内，注入剂量在1.0e15atom/cm2到4.0e15atom/cm2范围内。
在进行所述第一离子注入141p的步骤中以及在进行第二离子注入141n的过程中，所述被动区100b衬底100上均形成有光刻胶层。所述光刻胶层能够有效的防止源漏掺杂区内注入的离子污染被动区100b衬底100上的电阻材料层130。
参考图6，形成源漏掺杂区之后，在所述伪栅结构120和所述电阻材料层130露出的衬底100上形成介质层170，所述介质层170露出所述伪栅结构120和所述电阻材料层130。
所述介质层170为层间介质层，用于实现半导体结构之间的电隔离，也用于定义后续所形成栅极结构的尺寸和位置。本实施例中，所述介质层170的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
具体的，所述衬底100上具有鳍部101和隔离层102。所以所述介质层170位于所述衬底100、所述鳍部101以及所述隔离层102上。所述介质层170露出所述伪栅结构120和所述电阻材料层130，用于为后续栅极结构的形成以及电阻的形成提供工艺基础。
形成所述介质层170的步骤包括：通过化学气相沉积(例如：流体化学气相沉积)等方法在所述伪栅结构120和所述电阻材料层130露出的衬底100上形成介质材料层，所述介质材料层覆盖所述伪栅结构120和所述电阻材料层130；通过化学机械研磨等方式去除高于所述伪栅结构120和所述电阻材料层130的介质材料层，露出所述伪栅结构120和所述电阻材料层130，形成所述介质层170。
需要说明的是，通过化学机械研磨等方式去除高于所述伪栅结构120和所述电阻材料层130的介质材料层的过程中，以所述第二掩膜层为刻蚀停止层；并在去除高于所述伪栅结构120和所述电阻材料层130的介质材料层的过程中，去除所述第二掩模层。
参考图7至图9，如图7所示，去除所述伪栅结构120(如图6所示)，在所述介质层170内形成栅极开口150；如图9所示，对所述介质层170露出的电阻材料层130进行高阻注入161，形成电阻160。
由于所述高阻注入161在形成所述介质层170之后进行，所述介质层170能够在高阻注入161过程中保护主动区100a衬底100上的半导体结构，减少主动区100a衬底100上半导体结构受到高阻注入161的影响，能够在高阻注入160过程中避免掩膜的使用，从而有利于降低工艺成本。
如图7所示，所述栅极开口150用于为栅极结构的形成提供工艺空间。
本实施例中，所述主动区100a衬底100用于形成鳍式场效应晶体管，所以形成栅极开口150的步骤中，所述栅极开口150底部露出所述鳍部101部分顶部和部分侧壁的表面。具体的，形成所述栅极开口150的步骤包括：去除所述伪栅结构120，露出所述鳍部101部分顶部和部分侧壁的表面，形成所述栅极开口150。
由于所述电阻材料层130的材料和所述伪栅结构120的材料同为多晶硅。所以去除所述伪栅结构120的步骤包括：在被动区100b衬底100上形成保护光刻胶层，所述保护光刻胶层露出所述伪栅结构120；通过干法刻蚀的方式去除所述伪栅结构120。
具体的，去除所述伪栅结构120的步骤中，工艺气体包括：hbr，流量在150sccm到1000sccm范围内，he，流量在100sccm到800sccm范围内；工艺气体压强在3mtorr到100mtorr范围内；极板功率在200w到1000w范围内，射频功率在10w到200w范围内；工艺温度在50℃到100℃范围内。
如图9所示，所述高阻注入161用于向所述电阻材料层130内注入掺杂离子，用于调节所述电阻材料层130的电阻值，从而形成电阻160。
具体的，根据高阻注入161所注入离子类型的不同，所述电阻160可以是p型的电阻，也可以是n型的电阻。所以本实施例中，所述高阻注入161的步骤中，当所述电阻160为p型电阻时，所述高阻注入161的工艺参数为：注入离子为b或bf2，注入能量在1kev到30kev范围内，注入剂量在1.0e14atom/cm2到1.0e16atom/cm2；当所述电阻160为n型电阻时，所述高阻注入161的工艺参数为：注入离子为as，注入能量在5kev到50kev范围内，注入剂量在1.0e14atom/cm2到1.0e16atom/cm2。
需要说明的是，为了减小高阻注入161(如图9所示)的注入离子对伪栅结构120去除的影响，降低伪栅结构120去除的工艺难度，对所述介质层170露出的电阻材料层130进行高阻注入161(如图9所示)的步骤包括：去除所述伪栅结构120(如图6所示)之后，对所述介质层170露出的电阻材料层130进行高阻注入，形成电阻160。
由于去除所述伪栅结构120之后，所形成的栅极开口150底部露出了所述主动器件的沟道区域。所以为了避免所述高阻注入161影响主动器件的沟道区域，所述形成方法还包括：如图8所示，去除所述伪栅结构120之后，对所述介质层170露出的电阻材料层130进行高阻注入161之前，在所述栅极开口150内形成填充层151。
所述填充层151用于在高阻注入161的过程中保护所述主动器件的沟道区域，减少高阻注入161对主动器件沟道区域的影响。
本实施例中，所述填充层151的材料为有机物。将所述填充层151的材料设置为有机物的做法，能够有效的提高填充层151对高阻注入161注入离子的阻挡能力，能够有效的降低高阻注入161对主动器件沟道区域的影响，有利于提高所形成主动器件的性能；而且有机物材料的填充层151，后续通过湿法刻蚀的方式即可去除，能够降低后续去除所述填充层151的工艺难度，减少所述填充层151的残余，有利于降低所述栅极结构的形成难度，有利于提高所形成栅极结构的性能。具体的，所述填充层151可以为底部抗反射层(bottomanti-reflectcoating，barc)或有机介电层(organicdielectriclayer，odl)。
具体的，形成所述填充层151的步骤包括：向所述栅极开口150内填充填充层材料，填充层材料覆盖所述介质层170；去除所述介质层170上的填充层材料，形成位于所述栅极开口150内(如图7所示)的填充层151。
参考图10和图11，在所述栅极开口150内形成栅极结构180(如图11所示)。
所述栅极结构180用于控制所形成主动器件沟道的导通与截断。本实施例中，所述栅极结构180为金属栅极结构，包括：栅氧层、功函数层以及金属栅。形成所述栅极结构180的技术方案与现有技术相同，本发明在此不再赘述。
由于所述栅极开口150内形成有填充层151，所以所述形成方法还包括：进行高阻注入161(如图9所示)之后，形成栅极结构180之前，去除所述填充层151(如图9所示)，露出所述栅极开口150。
本实施例中，由于所述填充层150的材料为有机物，所以去除所述填充层151的步骤包括：通过干法刻蚀的方式去除所述填充层151。具体的，通过干法刻蚀的方式去除所述填充层151的步骤中，工艺参数包括：功率为1000w到4700w范围内；工艺气体包括：n2，流量为500sccm到4000sccm范围内，h2，流量为200sccm到1000sccm范围内；工艺气体压强在200mtorr到2000mtorr范围内；工艺温度在200℃到300℃范围内。
需要说明的是，如图10所示，去除所述填充层151之后，形成栅极结构180之前，对所述电阻160和所述源漏掺杂区进行退火处理162，以激活掺杂离子。
所述退火处理162用于使通过高阻注入161(如图9所示)注入的所述电阻160内的掺杂离子弛豫至晶格的位置，以实现激活；还用于使通过源漏注入注入的所述源漏掺杂区内的掺杂离子弛豫至晶格的位置，以实现激活。所述退火处理162既用于激活所述电阻中注入的掺杂离子，还用于激活所述源漏掺杂区内的掺杂离子，这种做法有利于降低形成所述半导体结构的热预算，有利于改善所形成半导体结构的性能。
具体的，对所述电阻160和所述源漏掺杂区进行退火处理162的步骤包括：通过尖峰退火的方式进行所述退火处理162。
需要说明的是，通过尖峰退火的方式进行所述退火处理162的步骤中，退火温度不宜太高也不宜太低。
退火温度如果太低，则所述退火处理162无法使所述电阻160和所述源漏掺杂区内的掺杂离子弛豫至晶格的位置，会影响所述退火处理161激活所述电阻160和所述源漏掺杂区内的掺杂离子的作用；退火温度如果太高，则可能会引起不必要的工艺风险，而且会使所述电阻160和所述源漏掺杂区内的掺杂离子扩散，从而影响所形成半导体结构的性能。所以本实施例中，对所述电阻160和所述源漏掺杂区进行退火处理162的步骤包括：通过尖峰退火的方式进行所述退火处理162，退火温度在950℃到1100℃范围内。
需要说明的是，本实施例中，先进行所述高阻注入161以形成电阻160，之后形成所述栅极结构180。这种做法仅为一示例，本发明其他实施例中，也可以采用先形成栅极结构再进行所述高阻注入的做法。在先形成栅极结构再进行高阻注入的技术方案中，所述退火处理的工艺需要进行优化，以降低退火处理对所述栅极结构的影响。
相应的，本发明还提供一种半导体结构。
参考图6，示出了本发明半导体结构一实施例的剖面结构示意图。
衬底100，所述衬底100包括用于形成主动器件的主动区100a和用于形成被动器件的被动区100b；位于所述主动区100a衬底100上的栅极结构；位于所述栅极结构两侧衬底100上的源漏掺杂区；位于所述被动区100b衬底100上的电阻材料层130；位于所述栅极结构和所述电阻材料层130露出衬底100上的介质层170。
所述衬底100用于提供工艺操作平台。主动器件(activedevice)，也称之为有源器件，在模拟和数字电路中施以外界信号﹐可以改变自己本身基本特性的器件。主动器件能够执行资料运算、处理的元件。包括各式各样的晶片，例如半导体元件中的有源晶体、积体电路、影像管和显示器等都属于主动元件。
本实施例中，所述主动区100a的衬底100用于形成互补金属氧化物半导体器件，即cmos器件。所述主动区100a的衬底100包括用于形成p型主动器件的p型区100p和用于形成n型主动器件的n型区。但是本发明其他实施例中，所述主动区衬底也可以仅用于形成p型器件，即所述主动区的衬底仅具有p型区；或者，所述主动区衬底也可以仅用于形成n型器件，即所述主动区衬底仅具有n型区。
被动器件(passivedevice)，也称之为无源器件，不需要能量的来源而实现其特定的功能的器件。从电路性质上看，被动器件自身不消耗电能，或把电能转变为不同形式的其他能量；而且被动器件只需输入信号，不需要外加电源就能正常工作。所以被动器件是不影响信号基本特征，而仅令信号通过而未加以更动的电路元件。最常见的被动器件有电阻、电容、电感、陶振、晶振、变压器等。
本实施例中，所述被动区100b的衬底100用于形成电阻。具体的，所述被动区100b衬底100用于形成无硅化物高阻值的多晶硅元件(non-silicidehighresistanceployelement)，即高阻多晶硅电阻。
需要说明的是，本实施例中，所述主动区100a与所述被动区100b相邻设置。本发明其他实施例中，所述主动区与所述被动区也可以不相邻设置。类似的，主动区100a内所述p型区100p和所述n型区100n相邻设置；本发明其他实施例中，主动区内所述p型区和所述n型区也可以不相邻设置。
本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者iii－v族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
需要说明的是，本实施例中，所述主动区100a衬底100用于鳍式场效应晶体管，所以如图4所示，所述主动区100a的衬底100上具有鳍部101，所述鳍部101露出的衬底100上具有隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁表面。
所述鳍部101用于提供所述鳍式场效应晶体管的沟道。本实施例中，所述鳍部101的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
所述隔离层102用于实现相邻鳍部101之间以及相邻半导体结构之间的电隔离。具体的，本实施例中，在主动区100a，隔离层102位于相邻鳍部101之间，用于实现相邻鳍部101之间的电隔离；在被动区100b，隔离层102位于衬底100上，用于实现所述衬底100与所形成被动器件之间的电隔离。本实施例中，所述隔离层102的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅等材料。
所述栅极结构用于避免所形成源漏掺杂区距离过近。本实施例中，所述栅极结构为伪栅结构120，所以所述伪栅结构120用于为后续所形成的栅极结构占据空间；所述电阻材料层130用于形成电阻。
具体的，所述主动区100a衬底100用于形成鳍式场效应晶体管，所述衬底100上具有鳍部101，所以所述伪栅结构120位于所述鳍部上101，横跨所述鳍部101且覆盖所述鳍部101部分顶部和部分侧壁的表面。
所述伪栅结构120为单层结构，包括多晶硅材料的伪栅极。本发明其他实施例中，所述伪栅极的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等其他材料。本发明另一些实施例中，所述伪栅结构还可以为叠层结构，包括伪栅极以及位于所述伪栅极上的伪氧化层，所述伪氧化层的材料可以为氧化硅和氮氧化硅。
本实施例中，所述被动区100b衬底100用于形成高阻多晶硅电阻。所以所述电阻材料层130的材料为多晶硅。本发明其他实施例中，所述电阻材料层的材料还可以为单晶硅。
此外，所述被动区100b衬底100上还具有隔离层102，所以所述电阻材料层130位于被动区100b的隔离层102上。由于所述伪栅结构120的材料与所述电阻材料层130的材料相同，同为多晶硅，所以所述伪栅结构120和所述电阻材料层130可以通过同一工艺过程形成以达到简化工艺步骤的目的。
需要说明的是，本实施例中，所述半导体结构还包括：位于所述伪栅结构120侧壁上的侧墙(图中未标示)。所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙可以为单层结构或叠层结构。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
所述源漏掺杂区103用于形成主动器件的源区或漏区。具体的，所述主动区100a衬底100用于形成鳍式场效应晶体管，所述衬底100上具有鳍部101，所以所述源漏掺杂区位于所述伪栅结构120两侧的鳍部内。
所述源漏掺杂区包括位于所述栅极结构两侧衬底上的应力层，所述应力层内具有掺杂离子。本实施例中，所述主动区100a的衬底100包括p型区100p和n型区100n。所以，所述应力层包括：位于p型区100p衬底100上伪栅结构120两侧的第一应力层140p和位于n型区100n衬底100上伪栅结构120两侧的第二应力层140n。
所述第一应力层140p用于形成p型主动器件的源漏掺杂区，用于向p型主动器件的沟道区域施加压应力。本实施例中，所述第一应力层140p为锗硅材料的“∑”形应力层。所述第一应力层140p内具有p型掺杂离子，例如b离子、ga离子或in离子，离子掺杂浓度在1.0e20atom/cm3到1.0e22atom/cm3范围内。
所述第二应力层140n用于形成n型主动器件的源漏掺杂区，用于向n型主动器件的沟道区域施加拉应力。本实施例中，所述第二应力层140n为碳硅材料的方形应力层。所述第二应力层140n内具有n型掺杂离子，例如p离子、as离子或sb离子，离子掺杂浓度在1.0e20atom/cm3到1.0e22atom/cm3范围内。
需要说明的是，本实施例中，所述半导体结构还包括：位于电阻材料层130表面的保护膜(图中未标示)。所述保护膜的材料为氮化硅，用于在所述应力层形成过程中保护所述电阻材料层130，降低应力层形成工艺对所述电阻材料层130的影响。
所述介质层170为层间介质层，用于实现半导体结构之间的电隔离。本实施例中，所述栅极结构为伪栅结构120，所以所述介质层170也用于定义后续所形成栅极结构的尺寸和位置。
本实施例中，所述介质层170的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅或碳氮氧化硅等其他介质材料。
具体的，所述衬底100上具有鳍部101和隔离层102。所以所述介质层170位于所述衬底100、所述鳍部101以及所述隔离层102上。所述介质层170露出所述伪栅结构120和所述电阻材料层130，用于为后续栅极结构的形成以及电阻的形成提供工艺基础。
需要说明的是，本实施例中，后续对所述电阻材料层130进行高阻注入，向所述电阻材料层130内注入掺杂离子，用于调节所述电阻材料层130的电阻值，从而形成电阻160。
由于所述高阻注入161进行时，主动区100a衬底100上形成有介质层170，所述介质层170能够在高阻注入161过程中保护主动区100a衬底100上的半导体结构，减少主动区100a衬底100上半导体结构受到高阻注入161的影响，能够在高阻注入160过程中避免掩膜的使用，从而有利于降低工艺成本。
此外，由于所述栅极结构为伪栅结构120，在形成介质层170之后，需要去除所述伪栅结构120，形成栅极开口并在所述栅极开口内形成栅极结构。
综上，本发明技术方案中，在形成所述介质层之前形成源漏掺杂区；在形成所述介质层之后对所述电阻材料层进行高阻注入。由于所述高阻注入在形成所述介质层之后进行，所述介质层能够在高阻注入过程中保护主动区衬底上的半导体结构，减少主动区衬底上半导体结构受到高阻注入的影响，能够在高阻注入过程中避免掩膜的使用，从而有利于降低工艺成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。