半导体装置及电子设备的制作方法

本发明的一个方式涉及一种半导体装置以及半导体装置的驱动方法。或者，本发明的一个方式涉及一种电子设备。

注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(compositionofmatter)。

注意，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、撮像装置及电子设备等有时可以说包括半导体装置。

背景技术：

通过利用半导体薄膜来构成晶体管的技术受到关注。该晶体管被广泛地应用于集成电路(ic)、图像显示装置(简单地记载为显示装置)等的电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。

例如，公开了作为氧化物半导体使用氧化锌或in-ga-zn类氧化物来制造晶体管的技术(参照专利文献1及专利文献2)。

另外，公开了如下技术：为了提高晶体管的载流子迁移率，层叠电子亲和势(或导带底端能级)不同的氧化物半导体层的技术(参照专利文献3及专利文献4)。

近年来，随着电子设备的小型化和轻量化，对高密度地集成有晶体管等的集成电路的要求提高。此外，有提高包含集成电路的半导体装置的生产率的需求。

[专利文献1]日本专利申请公开第2007-123861号公报

[专利文献2]日本专利申请公开第2007-96055号公报

[专利文献3]日本专利申请公开第2011-124360号公报

[专利文献4]日本专利申请公开第2011-138934号公报

技术实现要素：

本发明的一个方式的课题之一是提供一种具有优良的电特性的半导体装置。本发明的一个方式的课题之一是提供一种能够实现微型化或高集成化的半导体装置。本发明的一个方式的课题之一是提供一种生产率高的半导体装置。

本发明的一个方式的课题之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的课题之一是提供一种数据写入速度快的半导体装置。本发明的一个方式的课题之一是提供一种设计自由度高的半导体装置。本发明的一个方式的课题之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的课题之一是提供一种新颖的半导体装置。

注意，上述课题的记载不妨碍其他课题的存在。此外，本发明的一个方式并不需要实现所有上述课题。另外，这些课题之外的课题根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的课题。

在同一层上设置第一晶体管及具有与第一晶体管不同的电特性的第二晶体管。例如，在同一层上设置具有第一阈值电压的第一晶体管及具有第二阈值电压的第二晶体管。在第一晶体管的形成沟道的半导体层和第二晶体管的形成沟道的半导体层中，使用电子亲和势彼此不同的半导体材料。

通过在一个半导体装置中设置电特性不同的晶体管，可以提高电路设计的自由度。另一方面，当在一个半导体装置中设置电特性不同的晶体管时，需要分别制造各个晶体管，因此该半导体装置的制造工序数大幅度地增加。制造工序数的大幅度增加容易引起成品率下降，有时导致半导体装置的生产率显著降低。根据本发明的一个方式，可以在一个半导体装置中设置电特性不同的晶体管，而没有大幅度增加制造工序数。

本发明的一个方式是一种包括第一电路及第二电路的半导体装置。第一电路包括第一晶体管。第一晶体管包括第一背栅极。第一电路具有使第一晶体管处于开启状态来写入数据的功能以及使第一晶体管处于关闭状态来保持数据的功能。第二电路包括第二晶体管。第二电路具有使第二晶体管处于开启状态来对第一背栅极供应使第一晶体管处于关闭状态的电位的功能以及使第二晶体管处于关闭状态来保持电位的功能。第二晶体管的阈值电压高于第一背栅极的电位与第一晶体管的源极或栅极的电位相同时的第一晶体管的阈值电压。

本发明的一个方式是一种包括第一电路及第二电路的半导体装置。第一电路包括第一晶体管。第一晶体管包括第一背栅极。第一电路具有使第一晶体管处于开启状态来写入数据的功能以及使第一晶体管处于关闭状态来保持数据的功能。第二电路包括第二晶体管。第二晶体管包括第二背栅极。第二电路具有使第二晶体管处于开启状态来对第一背栅极供应使第一晶体管处于关闭状态的电位的功能以及使第二晶体管处于关闭状态来保持电位的功能。第二背栅极的电位与第二晶体管的源极或栅极的电位相同时的第二晶体管的阈值电压高于第一背栅极的电位与第一晶体管的源极或栅极的电位相同时的第一晶体管的阈值电压。

第一晶体管的半导体层优选包含氧化物半导体。第二晶体管的半导体层优选包含氧化物半导体。

本发明的一个方式是包括上述半导体装置以及天线、电池、操作开关、麦克风或扬声器的电子设备。

根据本发明的一个方式，可以提供一种具有优良的电特性的半导体装置。根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。根据本发明的一个方式，可以提供一种生产率高的半导体装置。

根据本发明的一个方式，可以提供一种能够长期间保持数据的半导体装置。根据本发明的一个方式，可以提供一种数据写入速度快的半导体装置。根据本发明的一个方式，可以提供一种设计自由度高的半导体装置。根据本发明的一个方式，可以提供一种能够抑制功耗的半导体装置。根据本发明的一个方式，可以提供一种新颖的半导体装置。

注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。

附图说明

图1a至图1c是根据本发明的一个方式的半导体装置的截面图以及示出半导体装置的电特性的图；

图2a至图2d是根据本发明的一个方式的晶体管的图；

图3a至图3c是根据本发明的一个方式的晶体管的图；

图4a和图4b是根据本发明的一个方式的晶体管的能带结构的图；

图5是示出根据本发明的一个方式的晶体管的能带结构的图；

图6a至图6e是示出根据本发明的一个方式的晶体管的制造方法的图；

图7a至图7d是示出根据本发明的一个方式的晶体管的制造方法的图；

图8a至图8d是示出根据本发明的一个方式的晶体管的制造方法的图；

图9a至图9c是示出根据本发明的一个方式的晶体管的制造方法的图；

图10a至图10c是示出根据本发明的一个方式的晶体管的制造方法的图；

图11a至图11c是示出根据本发明的一个方式的晶体管的制造方法的图；

图12a至图12c是根据本发明的一个方式的半导体装置的图；

图13a至图13c是根据本发明的一个方式的半导体装置的图；

图14a至图14c是根据本发明的一个方式的半导体装置的图；

图15a至图15c是根据本发明的一个方式的半导体装置的图；

图16a至图16c是根据本发明的一个方式的半导体装置截面图以及示出半导体装置的电特性的图；

图17a至图17d是根据本发明的一个方式的晶体管的图；

图18a至图18c是根据本发明的一个方式的晶体管的图；

图19a至图19d是示出根据本发明的一个方式的晶体管的制造方法的图；

图20a至图20d是示出根据本发明的一个方式的晶体管的制造方法的图；

图21a至图21c是根据本发明的一个方式的半导体装置的图；

图22a至图22c是根据本发明的一个方式的半导体装置的图；

图23a至图23c是根据本发明的一个方式的半导体装置的图；

图24a至图24c是根据本发明的一个方式的半导体装置的图；

图25a和图25b是根据本发明的一个方式的半导体装置的图；

图26a至图26c是根据本发明的一个方式的半导体装置的图；

图27是根据本发明的一个方式的半导体装置的图；

图28a至图28c是根据本发明的一个方式的半导体装置的电路图；

图29a至图29d是根据本发明的一个方式的半导体装置的电路图；

图30a和图30b是根据本发明的一个方式的存储装置的电路图；

图31是根据本发明的一个方式的存储装置的图；

图32是示出cpu的结构例子的方框图；

图33是根据本发明的一个方式的rf标签的方框图；

图34a至图34f是说明根据本发明的一个方式的rf标签的使用例子的图；

图35a和图35b是说明摄像装置的结构例子的图；

图36是说明外围电路的结构例子的图；

图37a和图37b是说明摄像装置的结构例子的图；

图38a至图38c是示出摄像装置的一个例子的电路图；

图39是示出摄像装置的结构例子的图；

图40是示出摄像装置的结构例子的图；

图41a和图41b是根据本发明的一个方式的半导体晶片的俯视图；

图42a和图42b是说明电子构件的制造工序例的流程图及透视示意图；

图43a至图43c是说明显示装置的一个例子的图；

图44a和图44b是说明显示装置的一个例子的图；

图45a和图45b是说明驱动电路的结构例子的图；

图46a至图46c是说明显示装置的一个例子的图；

图47a和图47b是说明显示装置的一个例子的图；

图48是说明显示模块的一个例子的图；

图49是说明根据本发明的一个方式的电子设备的图；

图50a至图50f是说明根据本发明的一个方式的电子设备的图；

图51a至图51c是说明根据本发明的氧化物的原子数比的范围的图；

图52是说明inmzno4的结晶的图；

图53a至图53e是说明caac-os及单晶氧化物半导体的利用xrd的结构分析的图以及caac-os的选区电子衍射图案；

图54a至图54e是caac-os的截面tem图像、平面tem图像以及通过分析它们而得到的图像；

图55a至图55d是示出nc-os的电子衍射图案的图以及nc-os的截面tem图像；

图56a和图56b是a-likeos的截面tem图像；

图57是因电子照射导致的in-ga-zn氧化物的结晶部的变化的图；

图58是说明将氧化物半导体用于形成沟道的半导体层的晶体管中的能带的图；

图59是说明成膜装置的一个例子的图；

图60a至图60c是说明成膜装置的一个例子的图；

图61a至图61c是说明成膜装置的一个例子的图；

图62a至图62c是说明实施例的图；

图63a至图63c是说明实施例的图；

图64a至图64d是说明实施例的图。

具体实施方式

参照附图对实施方式进行详细说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其重复说明。

此外，为了便于对发明的理解，附图等示出的各结构的位置、大小和范围等有时不表示实际上的位置、大小和范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等被非意图性地蚀刻，但是为了便于理解有时省略图示。

另外，尤其在俯视图(也称为平面图)或透视图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。

本说明书等中的“第一”、“第二”等的序数词是为了避免构成要素的混同而使用的，其并不表示工序顺序或者层叠顺序等的顺序或次序。另外，关于本说明书等中不附加序数词的用词，为了避免构成要素的混同在权利要求书中有时对该用词附加序数词。注意，关于本说明书等中附加序数词的用词，在权利要求书中有时对该用词附加其他序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时省略其序数词。

另外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。

另外，在本说明书等中，“上”或“下”不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，“绝缘层a上的电极b”不需要在绝缘层a上直接接触地形成有电极b，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。

另外，由于“源极”及“漏极”的功能，例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”哪个是“漏极”。因此，在本说明书中，“源极”及“漏极”可以互相调换。

另外，在本说明书等中，当明确地记载为“x与y连接”时，在本说明书等中公开了如下情况：x与y电连接的情况；x与y在功能上连接的情况；以及x与y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也记载于附图或文中。

另外，在本说明书等中，“电连接”包括隔着“具有某种电作用的物质”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。

注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于开启状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。

沟道宽度例如是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极与漏极相对的部分的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。

另外，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体层的侧面的情况下，有时因为实效沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体层的侧面的晶体管中，有时形成在半导体层的侧面上的沟道形成区域的比例增高。在此情况下，实效沟道宽度大于外观上的沟道宽度。

在此情况下，有时难以通过实测估计有效沟道宽度。例如，为了根据设计值估计实效的沟道宽度，需要预先知道半导体的形状的假定。因此，当半导体的形状不是准确地清楚时，难以正确地测量实效的沟道宽度。

于是，在本说明书中，有时将外观上的沟道宽度称为“围绕沟道宽度(scw：surroundedchannelwidth)”。此外，在本说明书中，在简单地表示“沟道宽度”时，有时是指围绕沟道宽度或外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效的沟道宽度。注意，通过对截面tem图像等进行分析等，可以决定沟道长度、沟道宽度、有效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。

另外，在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时，有时使用围绕沟道宽度进行计算。在此情况下，有时成为与使用实效的沟道宽度进行计算时不同的值。

另外，半导体的“杂质”例如是构成半导体的主要成分之外的物质。例如，浓度小于0.1atomic％的元素可以说是杂质。有时由于包含杂质而半导体的dos(densityofstates：态密度)变高，载流子迁移率降低或结晶性降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在是氧化物半导体时，有时例如由于杂质的混入导致氧缺陷的产生。此外，在半导体是硅时，作为改变半导体的特性的杂质，例如有氧、除了氢之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。

另外，在本说明书中，“平行”是指在-10°以上且10°以下的角度的范围中配置两条直线的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”或“正交”是指在80°以上且100°以下的角度的范围中配置两条直线的状态。因此，也包括角度为85°以上且95°以下的情况。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的情况。

在本说明书中，结晶为三方晶和菱方晶时，作为六方晶系来表示。

另外，在本说明书等中，除非特别叙述，关于计数值或计量值提到“同一”、“相同”、“相等”或“均匀”(包括它们的同义词)等的情况下，包括±20％的变动作为误差。

另外，在本说明书等中，当在利用光刻法形成抗蚀剂掩模之后进行蚀刻工序(去除工序)时，在没有特别说明的情况下，在蚀刻工序结束之后去除该抗蚀剂掩模。

另外，在本说明书等中，高电源电位vdd(也称为“vdd”或“h电位”)是指比低电源电位vss高的电位的电源电位。另外，低电源电位vss(也称为“vss”或“l电位”)是指比高电源电位vdd低的电位的电源电位。此外，也可以将接地电位(也称为“gnd”或“gnd电位”)用作vdd或vss。例如，在vdd是接地电位时，vss是低于接地电位的电位，在vss是接地电位时，vdd是高于接地电位的电位。

另外，根据情况或状态，可以互相调换“膜”和“层”。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。

另外，除非特别叙述，本说明书等所示的晶体管为增强型(常关闭型)的场效应晶体管。此外，除非特别叙述，本说明书等所示的晶体管为n沟道晶体管。由此，除非特别叙述，其阈值电压(也称为“vth”)大于0v。

实施方式1

通过在同一层上设置电特性不同的晶体管，可以提高半导体装置的设计自由度。另外，通过在同一层上设置电特性不同的晶体管，可以提高半导体装置的集成度。在本实施方式中，说明在同一层上设置电特性不同的晶体管并且抑制制造工序数增加的实施方式的一个例子。

<半导体装置1000的结构例子>

图1a是示出半导体装置1000的截面图。半导体装置1000包括晶体管100及晶体管200。晶体管100和晶体管200具有不同的结构。图1a示出设置在衬底101上的晶体管100及晶体管200的截面。图1a相当于在图2a中由点划线l1-l2表示的部分及在图3a中由点划线l3-l4表示的部分的截面图。

图2a是晶体管100的平面图。图2b是在图2a中由点划线l1-l2表示的部分及由点划线w1-w2表示的部分的截面图。在图2b中，l1-l2是晶体管100的沟道长度方向上的截面图，w1-w2是晶体管100的沟道宽度方向上的截面图。图2c是图2b所示的部分131的放大图。图2d是图2b所示的部分132的放大图。

图3a是晶体管200的平面图。图3b是在图3a中由点划线l3-l4表示的部分及由点划线w3-w4表示的部分的截面图。在图3b中，l3-l4是晶体管200的沟道长度方向上的截面图，w3-w4是晶体管200的沟道宽度方向上的截面图。图3c是图2b所示的部分133的放大图。

图1b及图1c示出晶体管的电特性之一的vg-id曲线。在图1b及图1c所示的vg-id曲线中，横轴表示晶体管的栅极和源极之间的电压(vg)，纵轴以对数表示流过晶体管的漏极的电流(id)。

晶体管100及晶体管200是具有背栅极的晶体管。图1b示出背栅极的电位与源极或栅极的电位相同时的晶体管100的vg-id曲线，图1c示出背栅极的电位与源极或栅极的电位相同时的晶体管200的vg-id曲线。如图1b及图1c所示，晶体管100和晶体管200具有不同的晶体管特性。与晶体管100的vg-id曲线相比，在晶体管200的vg-id曲线中，vg向正方向漂移。就是说，晶体管200的vth比晶体管100大。

将参照附图说明晶体管100及晶体管200。

[晶体管100]

晶体管100是一种顶栅型晶体管。晶体管100包括电极105_1、绝缘层106、绝缘层107、绝缘层108、半导体层109_1a、半导体层109_1b、半导体层109_1c、电极110_1a、电极110_1b、层129_1a、层129_1b、绝缘层111_1、电极112_1以及绝缘层113_1(参照图2a至图2c)。

图2a至图2c所示的晶体管100隔着绝缘层102及绝缘层103设置在衬底101上。具体而言，在绝缘层103上包括绝缘层104，该绝缘层104的一部分被去除并填有电极105_1。在电极105_1及绝缘层104上包括绝缘层106，在绝缘层106上包括绝缘层107，在绝缘层107上包括绝缘层108。绝缘层108具有凸部，在该凸部上包括半导体层109_1a，在半导体层109_1a上包括半导体层109_1b。

半导体层109_1b包括第一区域、第二区域及第三区域。第三区域在平面图中夹在第一区域和第二区域之间。将在后面对半导体层109_1b的第一区域(区域189a)、第二区域(区域189b)及第三区域(区域189c)进行说明。

晶体管100在半导体层109_1b的第一区域上包括电极110_1a，并在半导体层109_1b的第二区域上包括电极110_1b。电极110_1a和电极110_1b中的一个可以用作源电极和漏电极中的一个，另一个可以用作源电极和漏电极中的另一个。由此，半导体层109_1b的第一区域和第二区域中的一个可以用作源区域，另一个可以用作漏区域。半导体层109_1b的第三区域可以用作沟道形成区域。

晶体管100在电极110_1a上包括层129_1a，并在电极110_1b上包括层129_1b。此外，包括覆盖层129_1a、层129_1b、电极110_1a、电极110_1b、半导体层109_1b及半导体层109_1a的半导体层109_1c。半导体层109_1c具有与电极110_1a的侧面接触的区域、与电极110_1b的侧面接触的区域、与半导体层109_1b的第三区域接触的区域、与半导体层109_1b的侧面接触的区域以及与半导体层109_1a的侧面接触的区域。

另外，在半导体层109_1c上包括绝缘层111_1，在绝缘层111_1上包括电极112_1。绝缘层111_1及电极112_1具有与第三区域重叠的区域。

另外，晶体管100在电极112_1上包括绝缘层113_1。绝缘层111_1及绝缘层113_1超过电极112_1的端部而延伸，并具有在该延伸部中彼此接触的区域。

另外，在本实施方式中，在半导体层109_1c及绝缘层113_1上设置有绝缘层114，在绝缘层114上设置有绝缘层115。

另外，设置在绝缘层115、绝缘层114、半导体层109_1c及层129_1a中的与电极110_1a重叠的开口中设置有电极116_1a。此外，设置在绝缘层115、绝缘层114、半导体层109_1c及层129_1a中的与电极110_1b重叠的开口中设置有电极116_1b。此外，设置在绝缘层115、绝缘层114及绝缘层113_1中的与电极112_1重叠的开口中设置有电极116_1c。

另外，在本实施方式中，在绝缘层115上设置有电极117_1a、电极117_1b及电极117_1c。电极117_1a通过电极116_1a与电极110_1a电连接。电极117_1b通过电极116_1b与电极110_1b电连接。电极117_1c通过电极116_1c与电极112_1电连接。

[s-channel结构]

如图2b所示，在晶体管100中，半导体层109_1b在沟道宽度方向上夹在电极105_1与电极112_1之间。如上所述，绝缘层108具有凸部。半导体层109_1a及半导体层109_1b设置在该凸部上。通过设置该凸部，与半导体层109_1b的底面相比，位于不与该凸部重叠的区域(不与半导体层109_1b重叠的区域)中的电极112_1的底面可以更靠近于衬底。该凸部的高度优选为绝缘层111_1的厚度以上。或者，该凸部的高度优选为绝缘层111_1和半导体层109_1c的总厚度以上。由此，可以由电极112_1覆盖半导体层109_1b的侧面。

也就是说，可以使晶体管100具有由电极105_1及电极112_1的电场电围绕半导体层109_1b的结构。将如此由导电层(晶体管100中的电极105_1及电极112_1)的电场电围绕形成沟道的半导体层的晶体管结构称为surroundedchannel(s-channel)结构。在s-channel结构的晶体管100中，可以在半导体层109_1b的整体(块体)形成沟道。在s-channel结构中，可以使晶体管的漏极电流增大，来可以得到更高的通态电流(在晶体管处于开启状态时流在源极与漏极之间的电流：on-statecurrent)。此外，也可以由电极105_1及电极112_1的电场使形成在半导体层109_1b中的沟道形成区域的整个区域耗尽化。因此，在s-channel结构中，可以进一步降低晶体管的关态电流。另外，通过缩短沟道宽度，可以提高增大通态电流且降低关态电流的s-channel结构的效果等。

[栅电极及背栅电极]

电极105_1和电极112_1中的一个可以用作栅电极，另一个可以用作背栅电极。一般而言，栅电极及背栅电极使用导电层来形成。此外，栅电极和背栅电极以夹着半导体层的沟道形成区域的方式配置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。

电极105_1和电极112_1都可以用作栅电极。因此，绝缘层106、绝缘层107、绝缘层108及绝缘层111_1都可以用作栅极绝缘层。

当将电极105_1和电极112_1中的一个称为“栅电极”或“栅极”时，将另一个称为“背栅电极”或“背栅极”。例如，在晶体管100中，当将电极105_1称为“栅电极”时，将电极112_1称为“背栅电极”。当将电极112_1用作“栅电极”时，可以将晶体管100认为底栅型晶体管的一种。有时将电极105_1和电极112_1中的一个称为“第一栅电极”或“第一栅极”，将另一个称为“第二栅电极”或“第二栅极”。

通过隔着半导体层109_1b设置电极105_1及电极112_1并将电极105_1及电极112_1的电位设定为相等，半导体层109_1b中的载流子流过的区域在膜厚度方向上更加扩大，所以载流子的移动量增加。其结果是，晶体管100的通态电流增大，并且场效应迁移率也增高。

因此，晶体管100是相对于占有面积而具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流而缩小晶体管100的占有面积。因此，可以实现集成度高的半导体装置。

另外，由于栅电极及背栅电极使用导电层来形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是针对静电等的电场遮蔽功能)。通过以在俯视时大于半导体层的方式形成背栅电极并由背栅电极覆盖半导体层，可以提高电场遮蔽功能。

因为电极105_1及电极112_1分别具有屏蔽来自外部的电场的功能，所以产生在电极112_1的上方和电极105_1的下方的带电粒子等电荷不影响到半导体层109_1b的沟道形成区域。其结果是，可以抑制应力测试(例如，对栅极施加负电荷的-gbt(gatebias-temperature：栅极偏压-温度)应力测试)所导致的劣化。此外，电极105_1及电极112_1能够遮蔽漏电极所产生的电场以防止该电场影响到半导体层。因此，可以抑制起因于漏极电压的变动而发生的通态电流的上升电压的变动。另外，当电极105_1及电极112_1被供应电位时显著地产生上述效果。

gbt应力测试是一种加速试验，它可以在短时间内评估由于使用很长时间而产生的晶体管的特性变化(随时间变化)。尤其是，gbt应力测试前后的晶体管的阈值电压的变动量是用于检查可靠性的重要指标。可以说，在gbt应力测试前后，阈值电压的变动量越少，则晶体管的可靠性越高。

另外，通过具有电极105_1及电极112_1且将电极105_1及电极112_1设定为相同电位，阈值电压的变动量得到降低。因此，多个晶体管之间的电特性的不均匀也同时被降低。

另外，具有背栅电极的晶体管的对栅极施加正电荷的+gbt应力测试前后的阈值电压的变动也比不具有背栅电极的晶体管小。

另外，在光从背栅电极一侧入射时，通过以具有遮光性的导电膜形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压偏移等电特性劣化。

[晶体管200]

晶体管200是一种顶栅型晶体管。晶体管200包括电极105_2、绝缘层106、绝缘层107、绝缘层108、半导体层109_2a1、半导体层109_2a2、半导体层109_2b1、半导体层109_2b2、半导体层109_2c、电极110_2a、电极110_2b、层129_2a、层129_2b、绝缘层111_2、电极112_2以及绝缘层113_2(参照图3a至图3c)。

图3a至图3c所示的晶体管200隔着绝缘层102及绝缘层103设置在衬底101上。具体而言，在绝缘层103上包括绝缘层104，该绝缘层104的一部分被去除并填有电极105_2。在电极105_2及绝缘层104上包括绝缘层106，在绝缘层106上包括绝缘层107，在绝缘层107上包括绝缘层108。

绝缘层108具有第一凸部及第二凸部。晶体管200在第一凸部上包括半导体层109_2a1，在半导体层109_2a1上包括半导体层109_2b1。此外，晶体管200在半导体层109_2b1上包括电极110_2a，在电极110_2a上包括层129_2a。晶体管200在第二凸部上包括半导体层109_2a2，在半导体层109_2a2上包括半导体层109_2b2。此外，晶体管200在半导体层109_2b2上包括电极110_2b，在电极110_2b上包括层129_2b。电极110_2a和电极110_2b中的一个可以用作源电极和漏电极中的一个，另一个可以用作源电极和漏电极中的另一个。

半导体层109_2c覆盖层129_2a、层129_2b、电极110_2a、电极110_2b、半导体层109_2b1、半导体层109_2b2、半导体层109_2a1及半导体层109_2a2。半导体层109_2c具有与电极110_2a的侧面接触的区域、与半导体层109_2b1的侧面接触的区域以及与半导体层109_2a1的侧面接触的区域。此外，半导体层109_2c具有与电极110_2b的侧面接触的区域、与半导体层109_2b2的侧面接触的区域以及与半导体层109_2a2的侧面接触的区域。

半导体层109_2c包括第一区域、第二区域及第三区域。第三区域在平面图中夹在第一区域和第二区域之间。将在后面对半导体层109_2c的第一区域(区域189d)、第二区域(区域189e)及第三区域(区域189f)进行说明。

半导体层109_2c的第一区域与层129_2a、电极110_2a、半导体层109_2b1及半导体层109_2a1重叠。半导体层109_2c的第二区域与层129_2b、电极110_2b、半导体层109_2b2及半导体层109_2a2重叠。半导体层109_2c的第三区域可以用作沟道形成区域。

另外，晶体管200在半导体层109_2c上包括绝缘层111_2，在绝缘层111_2上包括电极112_2。绝缘层111_2及电极112_2具有与半导体层109_2c的第三区域重叠的区域。

另外，晶体管200在电极112_2上包括绝缘层113_2。绝缘层111_2及绝缘层113_2超过电极112_2的端部而延伸，并具有在该延伸部中彼此接触的区域。

另外，在本实施方式中，在半导体层109_2c及绝缘层113_2上设置有绝缘层114，在绝缘层114上设置有绝缘层115。

另外，设置在绝缘层115、绝缘层114、半导体层109_2c及层129_2a中的与电极110_2a重叠的开口中设置有电极116_2a。此外，设置在绝缘层115、绝缘层114、半导体层109_2c及层129_2b中的与电极110_2b重叠的开口中设置有电极116_2b。此外，设置在绝缘层115、绝缘层114及绝缘层113_2中的与电极112_2重叠的开口中设置有电极116_2c。

另外，在本实施方式中，在绝缘层115上设置有电极117_2a、电极117_2b及电极117_2c。电极117_2a通过电极116_2a与电极110_2a电连接。电极117_2b通过电极116_2b与电极110_2b电连接。电极117_2c通过电极116_2c与电极112_2电连接。

与晶体管100同样地，在晶体管200中电极105_2和电极112_2中的一个可以用作栅电极，另一个可以用作背栅电极。因此，绝缘层106、绝缘层107、绝缘层108及绝缘层111_2都可以用作栅极绝缘层。

当将电极105_2和电极112_2中的一个称为“栅电极”或“栅极”时，将另一个称为“背栅电极”或“背栅极”。例如，在晶体管200中，当将电极105_2称为“栅电极”时，将电极112_2称为“背栅电极”。当将电极112_2用作“栅电极”时，可以将晶体管200认为底栅型晶体管的一种。有时将电极105_2和电极112_2中的一个称为“第一栅电极”或“第一栅极”，将另一个称为“第二栅电极”或“第二栅极”。当将电极105_2和电极112_2中的一个称为“背栅极”时，有时将另一个称为“前栅极”。

在本说明书等中，有时将电极105_1和电极105_2总称为“电极105”。有时将半导体层109_1a、半导体层109_2a1和半导体层109_2a2总称为“半导体层109a”。有时将半导体层109_2a1和半导体层109_2a2总称为“半导体层109_2a”。有时将半导体层109_1b、半导体层109_2b1和半导体层109_2b2总称为“半导体层109b”。有时将半导体层109_2b1和半导体层109_2b2总称为“半导体层109_2b”。有时将半导体层109_1c和半导体层109_2c总称为“半导体层109c”。有时将半导体层109a、半导体层109b和半导体层109c总称为“半导体层109”。有时将层129_1a、层129_1b、层129_2a和层129_2b总称为“层129”。有时将层129_1a和层129_1b总称为“层129_1”。有时将层129_2a和层129_2b总称为“层129_2”。有时将绝缘层111_1和绝缘层111_2总称为“绝缘层111”。有时将电极112_1和电极112_2总称为“电极112”。有时将绝缘层113_1和绝缘层113_2总称为“绝缘层113”。有时将电极116_1a、电极116_1b、电极116_1c、电极116_2a、电极116_2b和电极116_2c总称为“电极116”。有时将电极116_1a、电极116_1b和电极116_1c总称为“电极116_1”。有时将电极116_2a、电极116_2b和电极116_2c总称为“电极116_2”。有时将电极117_1a、电极117_1b、电极117_1c、电极117_2a、电极117_2b和电极117_2c总称为“电极117”。有时将电极117_1a、电极117_1b和电极117_1c总称为“电极117_1”。有时将电极117_2a、电极117_2b和电极117_2c总称为“电极117_2”。

在晶体管100中，沟道形成在半导体层109b中。在晶体管200中，沟道形成在半导体层109c中。半导体层109b和半导体层109c优选使用物理性质不同的半导体材料。当将物理性质不同的半导体材料用于半导体层109b和半导体层109c时，晶体管100和晶体管200能够具有不同的电特性。

例如，通过将带隙不同的半导体材料分别用于半导体层109b和半导体层109c，可以分别设定晶体管100和晶体管200的场效应迁移率。具体而言，通过将其带隙比半导体层109b宽的半导体材料用于半导体层109c，可以使晶体管200的场效应迁移率小于晶体管100的场效应迁移率。与此同样，可以使晶体管200的关态电流小于晶体管100的关态电流。

另外，例如通过将其电子亲和势比半导体层109b小的半导体材料用于半导体层109c，可以使晶体管200的vth大于晶体管100的vth。具体而言，在半导体层109c是in-m-zn氧化物(包含in、元素m和zn的氧化物)并且半导体层109b也是in-m-zn氧化物的情况下，当半导体层109c为in：m：zn＝x1：y1：z1[原子数比]并且半导体层109b为in：m：zn＝x2：y2：z2[原子数比]时，可以使用y1/x1大于y2/x2的半导体层109c及半导体层109b。通过使用这种in-m-zn氧化物，可以使晶体管200的vth大于晶体管100的vth。

另外，通过以与电极110_2a及半导体层109_2c接触的方式设置半导体层109_2b1，可以降低晶体管200的电特性的不均匀。通过以与电极110_2b及半导体层109_2c接触的方式设置半导体层109_2b2，可以降低晶体管200的电特性的不均匀。关于设置半导体层109_2b1及半导体层109_2b2而得到的效果，将在后面的实施例中进行说明。

<构成材料>

[衬底]

虽然对可用于衬底101的材料没有较大的限制，但是衬底必需至少具有足够高的耐热性来耐受后面进行的热处理。例如，作为衬底101，可以使用以硅或碳化硅为材料的单晶半导体衬底、多晶半导体衬底、以硅锗等为材料的化合物半导体衬底等。此外，也可以使用soi衬底或者在半导体衬底上设置有应变晶体管或fin型晶体管等半导体元件的衬底等。另外，也可以使用可用于高电子迁移率晶体管(hemt：highelectronmobilitytransistor)的砷化镓、砷化铝镓、砷化铟镓、氮化镓、磷化铟、硅锗等。也就是说，衬底101不仅是支撑衬底，也可以是形成有晶体管等其他装置的衬底。此时，晶体管100和/或晶体管200的栅极、源极和漏极中的至少一个可以与上述其它装置电连接。

此外，作为衬底101，可以使用硼硅酸钡玻璃和硼硅酸铝玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外，作为衬底101可以使用柔性衬底。在使用柔性衬底时，既可以在柔性衬底上直接制造晶体管和电容元件等，又可以在其他制造衬底上制造晶体管和电容元件等，然后将其剥离并转置到柔性衬底上。另外，为了从制造衬底剥离晶体管和电容元件等并将其转置到柔性衬底上，优选在制造衬底与晶体管和电容元件等之间设置剥离层。

作为柔性衬底，例如可以使用金属、合金、树脂或玻璃，或者它们的纤维等。用作衬底101的柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。用作衬底101的柔性衬底例如可以使用线性膨胀系数为1×10^-3/k以下、5×10^-5/k以下或1×10^-5/k以下的材料。作为树脂例如有聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是，芳族聚酰胺具有低线性膨胀系数，因此适用于柔性衬底。

[绝缘层]

作为绝缘层102至绝缘层104、绝缘层106至绝缘层108、绝缘层111以及绝缘层113至绝缘层115采用如下材料的单层或叠层，该材料选自氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、铝硅酸盐等。另外，也可以使用混合有氧化物材料、氮化物材料、氧氮化物材料、氮氧化物材料中的多种的材料。

在本说明书中，氮氧化物是指氮含量大于氧含量的化合物。另外，氧氮化物是指氧含量大于氮含量的化合物。另外，例如可以使用卢瑟福背散射光谱学法(rbs:rutherfordbackscatteringspectrometry)等来测量各元素的含量。

尤其是，绝缘层102和/或绝缘层103以及绝缘层115优选使用不易使杂质透过的绝缘性材料形成。例如，作为不易使杂质透过的绝缘性材料，可以举出氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、氮化硅等。可以使用上述材料的单层或叠层。

通过作为绝缘层102和/或绝缘层103使用不易使杂质透过的绝缘性材料，可以抑制从衬底101一侧的杂质扩散而可以提高晶体管的可靠性。通过作为绝缘层115使用不易使杂质透过的绝缘性材料，可以抑制来自绝缘层115的上层的杂质扩散而可以提高晶体管的可靠性。

绝缘层102和/或绝缘层103以及绝缘层115可以采用多个由上述材料形成的绝缘层的叠层。此外，可以省略绝缘层102和绝缘层103中的任一个。

另外，当将氧化物半导体用作半导体层109时，为了防止半导体层109中的氢浓度增加，优选降低绝缘层中的氢浓度。具体而言，绝缘层中的利用二次离子质谱分析法(sims：secondaryionmassspectrometry)测量的氢浓度为2×10²⁰atoms/cm³以下，优选为5×10¹⁹atoms/cm³以下，更优选为1×10¹⁹atoms/cm³以下，进一步优选为5×10¹⁸atoms/cm³以下。尤其是，优选降低绝缘层104、绝缘层106至绝缘层108、绝缘层111及绝缘层114中的氢浓度。优选至少降低与半导体层109接触的绝缘层108、绝缘层111及绝缘层114中的氢浓度。

另外，为了防止半导体层109中的氮浓度增加，优选降低绝缘层中的氮浓度。具体而言，绝缘层中的利用sims测量的氮浓度为5×10¹⁹atoms/cm³以下，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下。

绝缘层108中的至少与半导体层109接触的区域以及绝缘层111中的至少与半导体层109接触的区域的缺陷优选少，典型的是通过电子自旋共振法(esr：electronspinresonance)观察的信号优选少。例如，作为上述信号可举出在g值为2.001时观察到的e’中心。该e’中心起因于硅的悬空键。作为绝缘层108及绝缘层111可以使用起因于e’中心的自旋密度为3×10¹⁷spins/cm³以下、优选为5×10¹⁶spins/cm³以下的氧化硅层或氧氮化硅层。

有时观察到除了上述信号以外起因于二氧化氮(no2)的信号。该信号因n的核自旋而分裂成三个信号，各个g值为2.037以上且2.039以下(第一信号)、g值为2.001以上且2.003以下(第二信号)及g值为1.964以上且1.966以下(第三信号)。

例如，作为绝缘层108及绝缘层111优选使用起因于二氧化氮(no2)的信号的自旋密度为1×10¹⁷spins/cm³以上且低于1×10¹⁸spins/cm³的绝缘层。

包含二氧化氮(no2)的氮氧化物(nox)在绝缘层中形成能级。该能级位于氧化物半导体层的能隙中。由此，当氮氧化物(nox)扩散到绝缘层与氧化物半导体层的界面时，有时该能级在绝缘层一侧俘获电子。其结果是，被俘获的电子留在绝缘层与氧化物半导体层的界面附近，由此使晶体管的阈值电压向正方向漂移。因此，当作为绝缘层108及绝缘层111使用氮氧化物的含量少的膜时，可以降低晶体管的阈值电压的漂移。

作为氮氧化物(nox)的释放量少的绝缘层例如可以使用氧氮化硅层。该氧氮化硅层是在热脱附谱分析法(tds:thermaldesorptionspectroscopy)中氨释放量比氮氧化物(nox)的释放量多的膜，典型的是氨释放量为1×10¹⁸个/cm³以上且5×10¹⁹个/cm³以下。注意，上述氨释放量为tds中的加热处理温度为50℃以上且650℃以下或50℃以上且550℃以下的范围内的总量。

由于当进行加热处理时，氮氧化物(nox)与氨及氧起反应，所以通过使用氨释放量多的绝缘层可以减少氮氧化物(nox)。

绝缘层108、绝缘层111和绝缘层114中的至少一个优选使用通过加热释放氧的绝缘层形成。具体来说，优选使用如下绝缘层：在进行tds分析(其中进行层表面温度为100℃以上且700℃以下，优选为100℃以上且500℃以下的加热处理)时换算为氧原子的氧的脱离量为1.0×10¹⁸atoms/cm³以上，1.0×10¹⁹atoms/cm³以上，或者1.0×10²⁰atoms/cm³以上。将通过加热释放出的氧也称为“过剩氧”。

包含过剩氧的绝缘层也可以进行对绝缘层添加氧的处理来形成。作为氧的添加处理，可以使用氧气氛下的加热处理、离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等。作为用来添加氧的气体，可以使用¹⁶o2或¹⁸o2等氧气体、一氧化二氮气体或臭氧气体等。在本说明书中，将添加氧的处理称为“氧掺杂处理”。

作为绝缘层114，可以使用聚酰亚胺、丙烯酸类树脂、苯并环丁烯类树脂、聚酰胺、环氧类树脂等具有耐热性的有机材料。除了上述有机材料以外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、psg(磷硅玻璃)、bpsg(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘层来形成绝缘层114。

硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含si-o-si键的树脂。硅氧烷类树脂还可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以包括氟基团。

对绝缘层114的形成方法没有特别的限制，根据其材料可以利用溅射法、sog法、旋涂、浸涂、喷涂、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等。通过将绝缘层114的焙烧工序兼作其他加热处理工序，能够高效地制造晶体管。

此外，可以将上述绝缘层用作层129。当将上述绝缘层用作层129时，优选使用不容易释放氧和/或不容易吸收氧的绝缘层。

[电极]

作为用来形成电极105、电极110、电极112、电极116及电极117的导电材料，可以使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟等中的一种以上的金属元素的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体、镍硅化物等硅化物。

另外，也可以使用包含上述金属元素和氧的导电材料。另外，也可以使用包含上述金属元素和氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物(ito：indiumtinoxide)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。

另外，也可以将多个由上述材料形成的导电层层叠来使用。例如，可以制成组合包含上述金属元素的材料与包含氧的导电材料的叠层结构。此外，可以制成组合包含上述金属元素的材料与包含氮的导电材料的叠层结构。此外，可以制成组合包含上述金属元素的材料、包含氧的导电材料与包含氮的导电材料的叠层结构。

另外，在作为半导体层使用氧化物半导体，并且作为栅电极使用组合包含上述金属元素的材料与包含氧的导电材料的叠层结构的情况下，优选在半导体层一侧设置包含氧的导电材料。通过在半导体层一侧设置包含氧的导电材料，从该导电材料释放出的氧容易供应给半导体层中。

另外，作为电极116，例如可以使用钨或多晶硅等埋入性高的导电材料。此外，也可以使用埋入性高的导电材料与钛层、氮化钛层、氮化钽层等阻挡层(扩散防止层)的组合。有时将电极116称为“接触插头”。

尤其是，作为与绝缘层103及绝缘层104接触的电极105优选使用不容易使杂质透过的导电材料。此外，作为与绝缘层114及绝缘层115接触的电极116优选使用不容易使杂质透过的导电材料。作为不容易使杂质透过的导电材料，例如可以举出氮化钽。

通过作为绝缘层103及绝缘层115使用不容易使杂质透过的绝缘材料，并且作为电极105及电极116使用不容易使杂质透过的导电材料，来可以进一步抑制杂质扩散到晶体管100及晶体管200中。由此，可以进一步提高晶体管100及晶体管200的可靠性。

另外，也可以将上述导电材料用于层129。当将导电材料用于层129时，优选使用不容易释放氧和/或不容易吸收氧的导电材料。

[半导体层]

作为半导体层109，可以使用单晶半导体、多晶半导体、微晶半导体、或非晶半导体等中的一个或多个。作为半导体材料，例如可以使用硅或锗等。另外，也可以使用硅锗、炭化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体或有机半导体等。

另外，当作为半导体层109使用有机物半导体时，可以使用具有芳环的低分子有机材料或π电子共轭导电高分子等。例如，可以使用红荧烯、并四苯、并五苯、苝二酰亚胺、四氰基对醌二甲烷、聚噻吩、聚乙炔、聚对亚苯基亚乙烯基等。

另外，半导体层109a、半导体层109b及半导体层109c可以使用彼此不同的结晶状态的半导体，并且可以使用彼此不同的半导体材料。

另外，由于氧化物半导体的带隙为2ev以上，当作为半导体层109使用氧化物半导体时，可以实现关态电流极小的晶体管。具体而言，在源极与漏极间的电压为3.5v且室温(典型为25℃)下的每1μm沟道宽度的关态电流可以为低于1×10^-20a，低于1×10^-22a，或低于1×10^-24a。就是说，导通截止比可以为20位数以上且150位数以下。另外，在作为半导体层109使用氧化物半导体的晶体管中，源极与漏极间的绝缘耐压高。由此，可以提供可靠性良好的晶体管。另外，可以提供输出电压大且高耐压的晶体管。另外，可以提供可靠性良好的半导体装置等。另外，可以提供输出电压大且高耐压的半导体装置。

另外，在本说明书等中，将在形成沟道的半导体层中使用氧化物半导体的晶体管称为“os晶体管”。此外，在本说明书等中，将在形成沟道的半导体层中使用具有结晶性的硅的晶体管称为“晶体si晶体管”。

与os晶体管相比，晶体si晶体管可以容易得到较高的迁移率。另一方面，晶体si晶体管难以实现如os晶体管那样的极小关态电流。因此，重要的是，根据目的或用途适当地选择用于半导体层的半导体材料。例如，根据目的或用途，可以使用os晶体管和晶体si晶体管等的组合。

当作为半导体层109使用氧化物半导体层时，优选通过溅射法形成氧化物半导体层。通过溅射法形成氧化物半导体层时，可提高氧化物半导体层的密度，所以是优选的。在通过溅射法形成氧化物半导体层的情况下，作为溅射气体，可以使用稀有气体(典型为氩)、氧、或者，稀有气体和氧的混合气体。此外，需要溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或稀有气体，使用露点为-60℃以下，优选为-100℃以下的高纯度气体。通过使用高纯度溅射气体形成薄膜，可以尽可能地防止水分等混入氧化物半导体层中。

在通过溅射法形成氧化物半导体层的情况下，优选尽可能地去除溅射装置所具有的成膜处理室内的水分。例如，优选使用低温泵等吸附式真空泵对成膜处理室进行高真空抽气(抽空到5×10^-7pa至1×10^-4pa左右)。尤其是，在溅射装置的待机时成膜处理室内的相当于h2o的气体分子(相当于m/z＝18的气体分子)的分压为1×10^-4pa以下，优选为5×10^-5pa以下。

在本实施方式中，对作为半导体层109使用氧化物半导体时的例子进行说明。

[氧化物半导体]

下面说明根据本发明的氧化物半导体。氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选的是，除此之外，还包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。

在此考虑氧化物半导体包含铟、元素m及锌的情况。注意，元素m为铝、镓、钇或锡等。作为其他的可用作元素m的元素，除了上述元素以外，还有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素m有时可以组合多个上述元素。

首先，参照图51a至图51c说明根据本发明的氧化物半导体所包含的铟、元素m及锌的优选的原子数比范围。注意，在图51a至图51c中，没有记载氧的原子数比。将氧化物半导体所包含的铟、元素m及锌的原子数比的各项分别称为[in]、[m]及[zn]。

在图51a至图51c中，虚线表示[in]:[m]:[zn]＝(1+α):(1-α):1的原子数比(-1≤α≤1)的线、[in]:[m]:[zn]＝(1+α):(1-α):2的原子数比的线、[in]:[m]:[zn]＝(1+α):(1-α):3的原子数比的线、[in]:[m]:[zn]＝(1+α):(1-α):4的原子数比的线及[in]:[m]:[zn]＝(1+α):(1-α):5的原子数比的线。

点划线表示[in]:[m]:[zn]＝1:1:β的原子数比的(β≥0)的线、[in]:[m]:[zn]＝1:2:β的原子数比的线、[in]:[m]:[zn]＝1:3:β的原子数比的线、[in]:[m]:[zn]＝1:4:β的原子数比的线、[in]:[m]:[zn]＝2:1:β的原子数比的线及[in]:[m]:[zn]＝5:1:β的原子数比的线。

此外，图51a至图51c所示的具有[in]:[m]:[zn]＝0:2:1的原子数比或其近似值的氧化物半导体容易具有尖晶石型结晶结构。

图51a和图51b示出本发明的一个方式的氧化物半导体所包含的铟、元素m及锌的优选的原子数比范围的例子。

作为一个例子，图52示出[in]:[m]:[zn]＝1:1:1的inmzno4的结晶结构。图52是在从平行于b轴的方向上观察时的inmzno4的结晶结构。图52所示的包含m、zn、氧的层(以下、(m，zn)层)中的金属元素表示元素m或锌。此时，元素m和锌的比例相同。元素m和锌可以相互置换，其排列不规则。

inmzno4具有层状结晶结构(也称为层状结构)，如图52所示，包含铟及氧的层(下面称为in层):包含元素m、锌及氧的(m，zn)层＝1:2。

铟和元素m可以相互置换。因此，可以用铟置换(m，zn)层中的元素m，将该层表示为(in，m，zn)层。在此情况下，具有in层:(in，m，zn)层＝1:2的层状结构。

具有[in]:[m]:[zn]＝1:1:2的原子数比的氧化物半导体具有in层:(m，zn)层＝1:3的层状结构。就是说，当[zn]相对于[in]及[m]增大时，在氧化物半导体晶化的情况下，相对于in层的(m，zn)层的比例增加。

注意，在氧化物半导体中，在in层:(m，zn)层＝1:非整数时，有时具有多种in层:(m，zn)层＝1:整数的层状结构。例如，在[in]:[m]:[zn]＝1:1:1.5的情况下，有时具有in层:(m，zn)层＝1:2的层状结构和in层:(m，zn)层＝1:3的层状结构混在一起的层状结构。

例如，当使用溅射装置形成氧化物半导体时，形成其原子数比与靶材的原子数比错开的膜。尤其是，根据成膜时的衬底温度，有时膜的[zn]小于靶材的[zn]。

有时在氧化物半导体中，多个相共存(例如，二相共存、三相共存等)。例如，在是[in]:[m]:[zn]＝0:2:1的原子数比的附近值的原子数比的情况下，尖晶石型结晶结构和层状结晶结构的二相容易共存。在是[in]:[m]:[zn]＝1:0:0的原子数比的附近值的原子数比的情况下，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物半导体中多个相共存时，在不同的结晶结构之间有时形成晶界(也称为grainboundary)。

通过增高铟含量，可以提高氧化物半导体的载流子迁移率(电子迁移率)。由此，铟含量高的氧化物半导体的载流子迁移率比铟含量低的氧化物半导体高。

另一方面，氧化物半导体的铟含量及锌含量变低时，载流子迁移率变低。因此，在是[in]:[m]:[zn]＝0:1:0的原子数比及其附近值的原子数比(例如，图51c中的区域c)的情况下，绝缘性变高。

因此，本发明的一个方式的氧化物半导体优选具有图51a的以区域a表示的原子数比，此时该氧化物半导体容易具有载流子迁移率高且晶界少的层状结构。

图51b中的区域b示出[in]:[m]:[zn]＝4:2:3至4.1的原子数比及其附近值。附近值例如包含[in]:[m]:[zn]＝5:3:4的原子数比。具有以区域b表示的原子数比的氧化物半导体尤其是具有高的结晶性及优异的载流子迁移率的氧化物半导体。

注意，氧化物半导体形成层状结构的条件不是根据原子数比唯一决定的。根据原子数比，形成层状结构的难易有差异。另一方面，即使在原子数比相同的情况下，也根据形成条件，有时具有层状结构，有时不具有层状结构。因此，图示的区域是表示氧化物半导体具有层状结构时的原子数比的区域，区域a至区域c的境界不严格。

接着，说明将上述氧化物半导体用于晶体管的情况。

通过将氧化物半导体用于晶体管，可以减少晶界中的载流子散乱等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。

此外，作为晶体管优选使用载流子密度低的氧化物半导体。例如，将氧化物半导体的载流子密度设定为低于8×10¹¹/cm³，优选为低于1×10¹¹/cm³，更优选为低于1×10¹⁰/cm³且1×10^-9/cm³以上。

另外，因为在高纯度本征或实质上高纯度本征的氧化物半导体中，载流子发生源少，所以可以降低载流子密度。此外，高纯度本征或实质上高纯度本征的氧化物半导体的缺陷态密度低，所以有时其陷阱态密度也降低。

此外，被氧化物半导体的缺阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道的晶体管的电特性不稳定。

因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低靠近的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。

在此，说明氧化物半导体中的各杂质的影响。

在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(sims：secondaryionmassspectrometry)测得的浓度)设定为2×10¹⁸atoms/cm³以下，优选为2×10¹⁷atoms/cm³以下。

另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，使通过sims测得的氧化物半导体中的碱金属或碱土金属的浓度为1×10¹⁸atoms/cm³以下，优选为2×10¹⁶atoms/cm³以下。

当氧化物半导体包含氮时，产生作为载流子的电子，并载流子密度增加，而氧化物半导体容易被n型化。其结果是，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，利用sims测得的氧化物半导体中的氮浓度优选小于5×10¹⁹atoms/cm³、更优选为5×10¹⁸atoms/cm³以下，进一步优选为1×10¹⁸atoms/cm³以下，还优选为5×10¹⁷atoms/cm³以下。

包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，利用sims测得的氢浓度低于1×10²⁰atoms/cm³，优选低于1×10¹⁹atoms/cm³，更优选低于5×10¹⁸atoms/cm³，进一步优选低于1×10¹⁸atoms/cm³。

通过将杂质充分得到降低的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。

作为半导体层109b例如使用能隙大的氧化物半导体。半导体层109b的能隙例如是2.5ev以上且4.2ev以下，优选为2.8ev以上且3.8ev以下，更优选为3ev以上且3.5ev以下。

例如，当通过热cvd法形成ingaznox(x>0)膜作为半导体层109时，使用三甲基铟(in(ch3)3)、三甲基镓(ga(ch3)3)及二甲基锌(zn(ch3)2)。另外，不限定于上述组合，也可以使用三乙基镓(ga(c2h5)3)代替三甲基镓，还可以使用二乙基锌(zn(c2h5)2)代替二甲基锌。

例如，在通过ald法形成ingaznox(x>0)膜作为半导体层109时，依次反复引入in(ch3)3气体和o3气体形成ino2层，然后依次反复引入ga(ch3)3气体和o3气体形成gao层，之后依次反复引入zn(ch3)2气体和o3气体形成zno层。注意，这些层的顺序不限定于上述例子。此外，也可以混合这些气体来形成混合化合物层如ingao2层、inzno2层、gaino层、znino层、gazno层等。注意，虽然也可以使用利用ar等非活性气体对水进行鼓泡而得到的h2o气体代替o3气体，但是优选使用不包含h的o3气体。另外，也可以使用in(c2h5)3气体或三(乙酰丙酮)铟代替in(ch3)3气体。注意，将三(乙酰丙酮)铟也称为in(acac)3。另外，也可以使用ga(c2h5)3气体或三(乙酰丙酮)镓代替ga(ch3)3气体。另外，将三(乙酰丙酮)镓也称为ga(acac)3。另外，也可以使用zn(ch3)2气体或乙酸锌。气体不局限于上述气体。

当利用溅射法形成半导体层109时，为了降低微粒数，优选使用包含铟的靶材。另外，当使用元素m的原子数比高的氧化物靶材时，有时靶材的导电性下降。当使用包含铟的靶材时，可以提高靶材的导电率，容易进行dc放电、ac放电，因此容易在大面积衬底上进行成膜。因此，可以提高半导体装置的生产率。

当利用溅射法形成半导体层109时，可以将靶材的原子数比设置为in：m：zn为3：1：1、3：1：2、3：1：4、1：1：0.5、1：1：1、1：1：2、1：4：4、4：2：4.1、1：3：2或1：3：4等。

当利用溅射法将半导体层109成膜时，有时形成原子数比与靶材的原子数比不一致的膜。尤其是，形成之后的膜中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言，该锌的原子数比有时为靶材中的锌的原子数比的40atomic％以上且90atomic％以下左右。

半导体层109a及半导体层109c优选使用包含构成半导体层109b的氧以外的元素中的一种以上的相同金属元素的材料形成。通过使用这种材料，可以使半导体层109a与半导体层109b之间的界面以及半导体层109c与半导体层109b之间的界面不容易产生界面能级。由此，不容易发生界面中的载流子的散射及俘获，而可以提高晶体管的场效应迁移率。另外，还可以减少晶体管的阈值电压(以下也称为“vth”)的不均匀。因此，可以实现具有良好的电特性的半导体装置。

另外，在半导体层109b是in-m-zn氧化物(包含in、元素m和zn的氧化物)，并且半导体层109a及半导体层109c也是in-m-zn氧化物的情况下，当将半导体层109a及半导体层109c设定为in:m:zn＝x1:y1:z1[原子数比]，并且将半导体层109b设定为in:m:zn＝x2:y2:z2[原子数比]时，优选选择y1/x1大于y2/x2的半导体层109a、半导体层109c及半导体层109b。更优选的是，选择y1/x1为y2/x2的1.5倍以上的半导体层109a、半导体层109c及半导体层109b。进一步优选的是，选择y1/x1为y2/x2的2倍以上的半导体层109a、半导体层109c及半导体层109b。进一步优选的是，选择y1/x1为y2/x2的3倍以上的半导体层109a、半导体层109c及半导体层109b。此时，如果在半导体层109b中y1为x1以上就可以使晶体管具有稳定的电特性，所以是优选的。但是，当y1为x1的5倍以上时，晶体管的场效应迁移率会下降，因此y1优选小于x1的5倍。通过作为半导体层109a及半导体层109c采用上述结构，可以使半导体层109a及半导体层109c成为与半导体层109b相比不容易产生氧缺陷的层。

另外，在半导体层109a是in-m-zn氧化物的情况下，当in和m的总和为100atomic％时，优选为：in低于50atomic％，m为50atomic％以上，更优选为：in低于25atomic％，m为75atomic％以上。此外，在半导体层109b是in-m-zn氧化物的情况下，当in和m的总和为100atomic％时，优选为：in为25atomic％以上，m低于75atomic％，更优选为：in为34atomic％以上，m低于66atomic％。此外，在半导体层109c是in-m-zn氧化物的情况下，当in和m的总和为100atomic％时，优选为：in低于50atomic％，m为50atomic％以上，更优选为：in低于25atomic％，m为75atomic％以上。另外，半导体层109c也可以使用与半导体层109a相同的种类的氧化物。

例如，作为包含in或ga的半导体层109a及包含in或ga的半导体层109c，可以采用使用其原子数比为in:ga:zn＝1:3:2、1:3:4、1:3:6、1:4:5、1:6:4或1:9:6等的靶材形成的in-ga-zn氧化物、使用其原子数比为in:ga＝1:9或7:93等的靶材形成的in-ga氧化物。另外，作为半导体层109b，例如可以采用使用其原子数比为in:ga:zn＝1:1:1或3:1:2等的靶材形成的in-ga-zn氧化物。此外，半导体层109a、半导体层109b及半导体层109c的原子数比都作为误差包括上述原子数比的±20％的变动。

作为半导体层109b使用其电子亲和势大于半导体层109a及半导体层109c的氧化物。例如，作为半导体层109b使用如下氧化物，该氧化物的电子亲和势比半导体层109a及半导体层109c大0.07ev以上且1.3ev以下，优选大0.1ev以上且0.7ev以下，更优选大0.15ev以上且0.4ev以下。电子亲和势是指真空能级和导带底之间的能量差。

注意，铟镓氧化物的电子亲和势小，其氧阻挡性高。因此，半导体层109c优选包含铟镓氧化物。镓原子的比率[ga/(in+ga)]例如为70％以上，优选为80％以上，更优选为90％以上。

但是，半导体层109a和/或半导体层109c也可以是氧化镓。例如，当作为半导体层109c使用氧化镓时，可以降低在电极105与半导体层109之间产生的泄漏电流。即，可以减少晶体管100的关态电流。

此时，若被施加栅电压，沟道则形成在半导体层109a、半导体层109b和半导体层109c当中的电子亲和势大的半导体层109b中。

为了对os晶体管赋予稳定的电特性，优选降低氧化物半导体层中的杂质及氧缺陷而实现高纯度本征化，至少使半导体层109b成为本征或实质上本征的氧化物半导体层。另外，优选至少使半导体层109b中的沟道形成区域成为本征或实质上本征的半导体层。

可以利用与半导体层109同样的材料及方法形成层129(层129a及层129b)。当将氧化物半导体层用作层129时，优选使用不容易释放氧和/或不容易吸收氧的氧化物半导体层。

[氧化物半导体层的能带结构]

使用图4所示的能带图对由半导体层109_1a、半导体层109_1b和半导体层109_1c的叠层构成的氧化物109的功能及效果进行说明。图4a示出图2b及图2c中的虚线a1-a2之间的部分的能带结构。也就是说，图4a示出晶体管100的沟道形成区域的能带结构。

在图4a中，ec382、ec383a、ec383b、ec383c、ec386分别示出绝缘层108、半导体层109_1a、半导体层109_1b和半导体层109_1c、绝缘层111_1的导带底能量。

这里，电子亲和势是从真空能级与价电子带顶之间的能量差(也称为电离电位)减去能隙的值。另外，可以利用光谱椭偏仪(horibajobinyvon公司制造的ut-300)测定能隙。另外，真空能级与价电子带顶的能量差可以利用紫外线光电子能谱(ups：ultravioletphotoelectronspectroscopy)装置(phi公司制造的versaprobe)测定。

使用其原子数比为in:ga:zn＝1:3:2的靶材形成的in-ga-zn氧化物的能隙大约为3.5ev，电子亲和势大约为4.5ev。使用其原子数比为in:ga:zn＝1:3:4的靶材形成的in-ga-zn氧化物的能隙大约为3.4ev，电子亲和势大约为4.5ev。使用其原子数比为in:ga:zn＝1:3:6的靶材形成的in-ga-zn氧化物的能隙大约为3.3ev，电子亲和势大约为4.5ev。使用其原子数比为in:ga:zn＝1:6:2的靶材形成的in-ga-zn氧化物的能隙大约为3.9ev，电子亲和势大约为4.3ev。使用其原子数比为in:ga:zn＝1:6:8的靶材形成的in-ga-zn氧化物的能隙大约为3.5ev，电子亲和势大约为4.4ev。使用其原子数比为in:ga:zn＝1:6:10的靶材形成的in-ga-zn氧化物的能隙大约为3.5ev，电子亲和势大约为4.5ev。使用其原子数比为in:ga:zn＝1:1:1的靶材形成的in-ga-zn氧化物的能隙大约为3.2ev，电子亲和势大约为4.7ev。使用其原子数比为in:ga:zn＝3:1:2的靶材形成的in-ga-zn氧化物的能隙大约为2.8ev，电子亲和势大约为5.0ev。使用其原子数比为in:ga:zn＝3:1:4的靶材形成的in-ga-zn氧化物的能隙大约为2.8ev，电子亲和势大约为4.6ev。使用其原子数比为in:ga:zn＝4:2:4.1的靶材形成的in-ga-zn氧化物的能隙大约为3.0ev，电子亲和势大约为4.4ev。

因为绝缘层108和绝缘层111_1是绝缘物，所以ec382和ec386比ec383a、ec383b及ec383c更接近于真空能级(电子亲和势小)。

另外，ec383a比ec383b更接近于真空能级。具体而言，ec383a优选比ec383b更接近于真空能级0.07ev以上且1.3ev以下，优选为0.1ev以上且0.7ev以下，更优选为0.15ev以上且0.4ev以下。

此外，ec383c比ec383b更接近于真空能级。具体而言，ec383c优选比ec383b更接近于真空能级0.07ev以上且1.3ev以下，优选为0.1ev以上且0.7ev以下，更优选为0.15ev以上且0.4ev以下。

在此，有时在半导体层109_1a与半导体层109_1b之间具有半导体层109_1a和半导体层109_1b的混合区域。另外，有时在半导体层109_1b与半导体层109_1c之间具有半导体层109_1b和半导体层109_1c的混合区域。混合区域的界面态密度变低。因此，在半导体层109_1a、半导体层109_1b和半导体层109_1c的叠层体的能带结构中，各层之间的界面附近的能量连续地变化(也称为连续接合)。

此时，电子不在半导体层109_1a及半导体层109_1c中而主要在半导体层109_1b中移动。由此，通过降低半导体层109_1a与半导体层109_1b的界面处的界面态密度、半导体层109_1b与半导体层109_1c的界面处的界面态密度，在半导体层109_1b中电子移动受到妨碍的情况减少，从而可以提高(增多)晶体管100的通态电流。

另外，在半导体层109_1a与绝缘层108的界面以及半导体层109_1c与绝缘层111_1的界面附近有可能形成起因于杂质或缺陷的陷阱能级390，但是由于半导体层109_1a及半导体层109_1c的存在，可以使半导体层109_1b远离该陷阱能级。

由于晶体管100具有s-channel结构，所以沟道形成在整个半导体层109_1b中。因此，半导体层109_1b的厚度越大，沟道区域越大。即，半导体层109_1b越厚，越能够提高晶体管100的通态电流。半导体层109_1b的厚度可以为5nm以上，优选为10nm以上，更优选为20nm以上，进一步优选为50nm以上。

此外，为了提高晶体管100的通态电流，半导体层109_1c的厚度越薄越优选。例如，半导体层109_1c的厚度可以为小于20nm，优选为10nm以下，更优选为5nm以下。另一方面，半导体层109_1c具有阻挡包含在相邻的绝缘体中的氧之外的元素(氢、硅等)侵入形成沟道的半导体层109_1b中的功能。因此，半导体层109_1c优选具有一定程度的厚度。例如，半导体层109_1c的厚度可以为0.3nm以上，优选为1nm以上，更优选为2nm以上。

此外，为了提高可靠性，半导体层109_1a的厚度优选大。半导体层109_1a的厚度可以为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上。通过将半导体层109_1a形成为厚，可以拉开从相邻的绝缘体(绝缘层108)和半导体层109_1a的界面到形成沟道的半导体层109_1b的距离。注意，因为晶体管100或包括晶体管100的半导体装置的生产率有时会下降，所以半导体层109_1a的厚度例如可以为50nm以下，优选为20nm以下，更优选为10nm以下。

另外，半导体层109_1a可以具有阻挡包含在相邻的绝缘体中的氧之外的元素(氢、硅等)侵入形成沟道的半导体层109_1b中的功能。此外，为了抑制半导体层109_1b所包含的氧向外扩散，半导体层109_1a可以具有阻挡氧的性质。

另外，当在半导体层109_1a的下方设置有被用作栅电极或背栅电极的电极时，为了提高晶体管100的通态电流，半导体层109_1a的厚度越小越优选。此时，半导体层109_1a例如可以具有其厚度为小于20nm，优选为10nm以下，更优选为5nm以下的区域。

图4b示出图2d中的点划线b1-b2所示的部分的能带结构。也就是说，图4b示出半导体层109_1b的侧面的能带结构。

在图4b中，ec387、ec383c、ec383b分别示出绝缘层114、半导体层109_1c、半导体层109_1b的导带底能量。在半导体层109_1b的侧面与绝缘层114的界面附近有可能形成起因于杂质或缺陷的陷阱能级390，但是由于半导体层109_1c的存在，可以使半导体层109_1b的侧面远离该陷阱能级。

另外，通过以与半导体层109_1b的侧面接触的方式设置半导体层109_1c，可以抑制包含在相邻的绝缘体中的氧之外的元素(氢、硅等)从半导体层109_1b的侧面扩散到其内部。此外，可以抑制半导体层109_1b所包含的氧向外扩散。

图5示出图3c中的点划线c1-c2所示的部分的能带结构。也就是说，图5示出晶体管200的沟道形成区域的能带结构。

在图5中，ec382、ec383c、ec386分别示出绝缘层108、半导体层109_2c、绝缘层111_2的导带底能量。在晶体管200中，由于半导体层109_2c中的形成沟道的区域与绝缘层108及绝缘层111_2直接接触，所以容易受到界面散射或陷阱能级390的影响。因此，与晶体管100相比，晶体管200的通态电流、关态电流及场效应迁移率小。此外，与晶体管100相比，晶体管200的vth大。

虽然在本实施方式中晶体管100的半导体层具有上述三层结构，但是本发明的一个方式不限于此。例如，半导体层也可以具有没有半导体层109_1a和半导体层109_1c中的一个的两层结构。或者，也可以采用使用半导体层109_1a、半导体层109_1b和半导体层109_1c中的任何一个的单层结构。或者，也可以采用在半导体层109_1a上或下、或者在半导体层109_1c上或下设置有上述半导体中的任何一个的四层结构。或者，也可以采用在半导体层109a上、半导体层109a下、半导体层109c上、半导体层109c下中的任何两个以上的位置设置有作为半导体层109a、半导体层109b和半导体层109c例示出的半导体中的任何一个的n层结构(n为5以上的整数)。

[氧化物半导体层中的杂质浓度]

氧化物半导体中的硅有时成为载流子陷阱或载流子发生源。因此，半导体层109_1b的硅浓度越低越好。例如在半导体层109_1b与半导体层109_1a之间具有通过sims(二次离子质谱分析法)测到的硅浓度为低于1×10¹⁹atoms/cm³，优选为低于5×10¹⁸atoms/cm³，更优选为低于2×10¹⁸atoms/cm³的区域。此外，在半导体层109_1b与半导体层109_1c之间具有通过sims测到的硅浓度为低于1×10¹⁹atoms/cm³，优选为低于5×10¹⁸atoms/cm³，更优选为低于2×10¹⁸atoms/cm³的区域。

此外，为了降低半导体层109_1b的氢浓度，优选降低半导体层109_1a及半导体层109_1c的氢浓度。半导体层109_1a及半导体层109_1c具有通过sims测到的氢浓度为2×10²⁰atoms/cm³以下，优选为5×10¹⁹atoms/cm³以下，更优选为1×10¹⁹atoms/cm³以下，进一步优选为5×10¹⁸atoms/cm³以下的区域。

此外，为了降低半导体层109_1b的氮浓度，优选降低半导体层109_1a及半导体层109_1c的氮浓度。半导体层109_1a及半导体层109_1c具有通过sims测到的氮浓度为低于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下的区域。

注意，当铜混入氧化物半导体时，有时生成电子陷阱。电子陷阱有时使晶体管的阈值电压向正方向漂移。因此，半导体层109b的表面或内部的铜浓度越低越好。例如，半导体层109b优选具有铜浓度为1×10¹⁹atoms/cm³以下、5×10¹⁸atoms/cm³以下或者1×10¹⁸atoms/cm³以下的区域。

<成膜方法>

用来形成绝缘层的绝缘材料、用来形成电极的导电材料或用来形成半导体层的半导体材料可以利用溅射法、旋涂法、化学气相沉积(cvd：chemicalvapordeposition)法(包括热cvd法、有机金属cvd(mocvd：metalorganicchemicalvapordeposition)法、等离子体增强cvd(pecvd：plasmaenhancedchemicalvapordeposition)法、高密度等离子体cvd(hdpcvd：highdensityplasmacvd)法、减压cvd(lpcvd：lowpressurecvd)法、常压cvd(apcvd：atmosphericpressurecvd)等)、原子层沉积(ald：atomiclayerdeposition)法或分子束外延(mbe：molecularbeamepitaxy)法、脉冲激光沉积(pld：pulsedlaserdeposition)法来形成。

等离子体cvd法可以以较低的温度得到高品质的膜。在利用不使用等离子体的诸如mocvd法、ald法或热cvd法等的成膜方法的情况下，在被形成面不容易产生损伤，并且可以得到缺陷少的膜。

在利用ald法进行成膜的情况下，作为材料气体优选使用不包含氯的气体。

<半导体装置1000的制造方法的例子>

参照图6a至图11c说明半导体装置1000的制造方法的例子。图6a至图11c中的l1-l2截面相当于图2a中的点划线l1-l2所示的部分的截面。图6a至图11c中的l3-l4截面相当于图3a中的点划线l3-l4所示的部分的截面。

[工序1]

首先，在衬底101上依次形成绝缘层102、绝缘层103及绝缘层104(参照图6a)。在本实施方式中，作为衬底101使用单晶硅衬底(包括p型半导体衬底或n型半导体衬底)。

在本实施方式中，作为绝缘层102，通过cvd法形成氮化硅。在本实施方式中，作为绝缘层103，通过ald法形成氧化铝。通过利用ald法形成绝缘层，可以形成裂缝或针孔等缺陷少或具有均匀厚度的致密的绝缘层。在本实施方式中，作为绝缘层104，通过cvd法形成氧化硅。

[工序2]

接着，在样品表面上形成抗蚀剂掩模(未图示)。该抗蚀剂掩模可以适当地使用光刻法、印刷法、喷墨法等来形成。当通过印刷法或喷墨法等形成抗蚀剂掩模时不使用光掩模，因此能够减少制造成本。

通过利用光刻法，隔着光掩模将光照射到感光抗蚀剂，使用显影液去除感光部分(或非感光部分)的抗蚀剂，由此可以形成抗蚀剂掩模。作为向感光抗蚀剂照射的光，有krf受激准分子激光、arf受激准分子激光、euv(extremeultraviolet：极紫外)光等。此外，也可以利用在衬底与投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术(liquidimmersiontechnique)。另外，也可以使用电子束或离子束代替上述光。当使用电子束或离子束时，不需要光掩模。另外，通过利用灰化等干蚀刻法或使用专用剥离液等的湿蚀刻法，可以去除抗蚀剂掩模。此外，也可以利用干蚀刻法和湿蚀刻法中的双方。

使用该抗蚀剂掩模作为掩模选择性地去除绝缘层104的一部分来形成开口181_1及开口181_2(参照图6b)。然后，除去抗蚀剂掩模。在形成开口时，有时绝缘层103的一部分也被去除。可以利用干蚀刻法或湿蚀刻法等去除绝缘层104。此外，也可以利用干蚀刻法和湿蚀刻法中的双方。

[工序3]

接着，在绝缘层103及绝缘层104上形成导电层182(参照图6c)。在本实施方式中，作为导电层182，通过溅射法形成钨。

[工序4]

接着，进行化学机械抛光(cmp：chemicalmechanicalpolishing)处理(也称为“cmp处理”)(参照图6d)。通过进行cmp处理，去除导电层182的一部分，而形成电极105_1及电极105_2。此时，有时绝缘层104的表面的一部分也被去除。通过进行cmp处理，可以降低样品表面的凹凸，由此可以提高后面形成的绝缘层和导电层的覆盖性。

[工序5]

接着，依次形成绝缘层106、绝缘层107及绝缘层108(参照图6e)。在本实施方式中，作为绝缘层106及绝缘层108，通过cvd法形成厚度为5nm的氧氮化硅。绝缘层107优选使用氧化铪、氧化铝、氧化钽、氧化钇等high-k材料形成。通过使用这些材料形成绝缘层107，可以将该绝缘层107用作电荷俘获层。通过对绝缘层107注入电子可以改变晶体管100的阈值电压。例如，可以利用隧道效应对绝缘层107注入电子。通过对电极105施加正电压，可以对绝缘层107注入隧道电子。在本实施方式中，作为绝缘层107，通过ald法形成厚度为5nm的氧化铝。

另外，如上所示，绝缘层108优选为包含过剩氧的绝缘层。此外，也可以在形成绝缘层108之后进行氧掺杂处理。

另外，也可以不形成绝缘层106和绝缘层107中的至少一个。

[工序6]

接着，依次形成半导体层184a、半导体层184b、导电层185及层186(参照图7a)。在本实施方式中，通过使用其组成为in：ga：zn＝1：3：2的靶材的溅射法形成半导体层184a。此外，作为溅射气体，使用氧、或者氧和稀有气体的混合气体。通过提高溅射气体所包含的氧的比率，可以增加半导体层184a中的过剩氧。溅射气体所包含的氧的比率优选为70％以上，更优选为80％以上，进一步优选为100％。当作为半导体层184a使用包含过剩氧的半导体层时，可以通过后面的加热处理对半导体层184b供应氧。

另外，在形成半导体层184a时，有时溅射气体所包含的氧的一部分被供应给绝缘层108。溅射气体所包含的氧量越多，供应给绝缘层108的氧量也越多。供应给绝缘层108的氧的一部分与残留在绝缘层108中的氢起反应而生成水，并通过后面的加热处理从绝缘层108被释放出。由此，可以降低绝缘层108中的氢浓度。

接着，通过使用其组成为in：ga：zn＝4：2：4.1的靶材的溅射法形成半导体层184b。此时，当在溅射气体所包含的氧的比率为1％以上且30％以下，优选为5％以上且20％以下的条件下形成薄膜时，可以形成氧缺乏型氧化物半导体层。使用氧缺乏型氧化物半导体层的晶体管可以获得较高的场效应迁移率。

当作为半导体层184b使用氧缺乏型氧化物半导体层时，优选作为半导体层184a使用包含过剩氧的半导体层。

另外，也可以使用其组成为in：ga：zn＝1：1：1的靶材的溅射法形成半导体层184b。当使用该氧化物半导体层时，可以实现可靠性更高的晶体管。

接着，在本实施方式中，通过使用其组成为in：ga：zn＝1：3：2的靶材的溅射法形成层186。并且，作为导电层185，通过溅射法形成氮化钽。

通过在形成半导体层184b之后对半导体层184b引入杂质元素，可以改变晶体管100的阈值电压。杂质元素可以通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或者使用包含杂质元素的气体的等离子体处理等来引入。此外，当利用离子注入法等进行杂质元素的引入时，也可以在形成导电层185或层186之后进行该引入处理。

另外，也可以在形成半导体层184b之后进行氧掺杂处理。

[工序7]

接着，通过光刻法在层186上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模，选择性地去除半导体层184a、半导体层184b、导电层185及层186的各一部分，来形成半导体层109_1a、半导体层109_2a1、半导体层109_2a2、半导体层109_1b、半导体层109_2b1、半导体层109_2b2、电极110_1、电极110_2a、电极110_2b、层129_1、层129_2a以及层129_2b(参照图7b)。此时，绝缘层108的一部分被去除，由此，凸部形成在绝缘层108中。

可以通过干蚀刻法或湿蚀刻法等去除半导体层184a、半导体层184b、导电层185及层186。此外，也可以利用干蚀刻法和湿蚀刻法中的双方。另外，根据半导体层184a、半导体层184b、导电层185及层186的去除条件(蚀刻条件)可以调节上述凸部的高度。

另外，也可以在工序7之后进行在工序6中说明的对半导体层184b的杂质引入。

[工序8]

接着，为了进一步减少包含在半导体层109a及半导体层109b中的水分或氢等杂质而使半导体层109a及半导体层109b高度纯化，优选进行加热处理。

另外，在加热处理之前，也可以进行使用氧化气体的等离子体处理。例如，进行使用一氧化二氮气体的等离子体处理。通过进行该等离子体处理，可以减少露出的绝缘层中的氟浓度。此外，还可以得到去除样品表面的有机物的效果。

例如，该加热处理在减压气氛、氮或稀有气体等非活性气体气氛、氧化气体气氛或超干燥空气(使用crds(cavityring-downlaserspectroscopy：光腔衰荡光谱法)方式的露点计进行测量时的水分量为20ppm(露点换算为-55℃)以下，优选为1ppm以下，更优选为10ppb以下的空气)气氛下进行。另外，“氧化气体气氛”是指包含10ppm以上的氧、臭氧或氮化氧等氧化气体的气氛。此外，“非活性气体气氛”是指包含小于10ppm的上述氧化性气体且还填充有氮或稀有气体的气氛。

另外，通过进行加热处理，可以在放出杂质的同时使包含于绝缘层108中的氧扩散至半导体层109a及半导体层109b中，由此可以减少该半导体层中的氧缺陷。另外，也可以在非活性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化气体的气氛下进行加热处理。只要在形成半导体层184b之后，就可在任何时候进行加热处理。例如，可以在形成层186之后进行加热处理。

加热处理可以以250℃以上且650℃以下，优选为300℃以上且500℃以下的温度进行。处理时间是24小时以内。由于超过24小时的加热处理导致产率的降低，所以不是优选的。

在本实施方式中，在氮气体气氛下以400℃进行一小时的加热处理，然后使用氧气体代替氮气体，以400℃进一步进行一小时的加热处理。通过先在氮气体气氛下进行加热处理，包含在半导体层109a及半导体层109b中的水分或氢等杂质被释放出，由此可以降低半导体层109a及半导体层109b中的杂质浓度。通过接下来在氧气体气氛下进行加热处理，对半导体层109a及半导体层109b中引入氧。

另外，在caac-os(后面进行详细的说明)中，与c轴方向(膜厚度方向)相比，在a轴及b轴的方向上容易发生杂质及氧的移动。例如，当半导体层是caac-os时，杂质主要从半导体层的侧面释放出。与此同样，当半导体层是caac-os时，氧主要从半导体层的侧面引入。

另外，由于在进行加热处理时电极110的顶面被层129覆盖，所以可以防止该顶面的氧化。

[工序9]

接着，在样品表面上形成抗蚀剂掩模，使用该抗蚀剂掩模作为掩模，选择性地去除层129_1及电极110_1的各一部分，来形成层129_1a、层129_1b、电极110_1a及电极110_1b(参照图7c)。此时，露出的半导体层109_1b的一部分有时被去除。

另外，当利用干蚀刻法形成层129_1a、层129_1b、电极110_1a及电极110_1b时，有时蚀刻气体的残留成分等的杂质元素会附着于露出的半导体层109_1b。例如，当作为蚀刻气体使用氯类气体时，氯等有时会附着。当作为蚀刻气体使用烃类气体时，碳或氢等有时会附着。因此，优选减少附着于半导体层109_1b的露出表面上的杂质元素。例如，可以通过使用稀氢氟酸等的洗涤处理、使用臭氧等的洗涤处理或使用紫外线等的洗涤处理来减少该杂质。此外，也可以组合多个洗涤处理。

另外，也可以进行使用氧化气体的等离子体处理。例如，进行使用一氧化二氮气体的等离子体处理。通过进行该等离子体处理，可以减少半导体层109_1b中的氟浓度。此外，还可以得到去除样品表面的有机物的效果。

在此，将半导体层109_1b中的与电极110_1a重叠的区域记为区域189a。此外，将半导体层109_1b中的与电极110_1b重叠的区域记为区域189b。此外，将平面图中的半导体层109_1b中的夹在区域189a和区域189b之间的区域记为区域189c(参照图7d)。区域189a和区域189b中的一个有时被用作晶体管100的源区域和漏区域中的一个。区域189a和区域189b中的另一个有时被用作晶体管100的源区域和漏区域中的另一个。晶体管100的沟道被形成在区域189c中。

另外，也可以在工序9之后进行在工序6中说明的对半导体层184b的杂质引入。

可以在工序9结束后进行氧掺杂处理。此外，可以在工序9结束后进行加热处理。

[工序10]

接着，形成后面成为半导体层109_1c及半导体层109_2c的半导体层184c(参照图8a)。在本实施方式中，作为半导体层184c使用以与半导体层184a相同的条件形成的包含多量过剩氧的氧化物半导体。由于氧化物半导体根据其组成具有不同的氧透过率，所以根据目的适当地设定所使用的氧化物半导体的组成。例如，可以使用其组成为in：ga：zn＝1：3：4的靶材形成半导体层184c。当作为半导体层184c使用包含过剩氧的半导体层时，可以通过后面的加热处理对半导体层109_1b供应氧。

另外，与半导体层184a同样地,在形成半导体层184c时，有时溅射气体所包含的氧的一部分被供应给绝缘层108。另外，在形成半导体层184c时，有时溅射气体所包含的氧的一部分被供应给绝缘层108。供应给绝缘层108中的氧的一部分与残留在绝缘层108中的氢起反应而生成水，并通过后面的加热处理从绝缘层108被释放出。由此，可以降低绝缘层108中的氢浓度。

在此，将半导体层184c中的与电极110_2a重叠的区域记为区域189d。此外,将半导体层184c中的与电极110_2b重叠的区域记为区域189e。此外，将平面图中的半导体层184c中的夹在区域189d和区域189e之间的区域记为区域189f(参照图8a)。

区域189d和区域189e中的一个有时被用作晶体管200的源区域和漏区域中的一个。区域189d和区域189e中的另一个有时被用作晶体管200的源区域和漏区域中的另一个。晶体管200的沟道被形成在区域189f中。

可以在工序10结束后进行氧掺杂处理。此外，可以在工序10结束后进行加热处理。通过进行该加热处理,可以将包含在半导体层184a及半导体层184c中的氧供应给半导体层184b。通过将氧供应给半导体层184b，可以减少半导体层184b中的氧缺陷。由此，当作为半导体层184b使用氧缺乏型氧化物半导体层时，优选作为半导体层184c使用包含过剩氧的半导体层。

[工序11]

接着，通过光刻法在半导体层184c上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模，选择性地去除半导体层184c的一部分，来形成半导体层109_1c及半导体层109_2c(参照图8b)。

半导体层109_1c的一部分与半导体层109_1b的区域189c接触。此外，半导体层109_1b的顶面及侧面被半导体层109_1c覆盖。由此，可以由半导体层109_1a及半导体层109_1c围绕半导体层109_1b。通过由半导体层109_1a及半导体层109_1c围绕半导体层109_1b，可以抑制后面的工序中产生的杂质扩散到半导体层109_1b中。另外，在本实施方式中，半导体层109_1a的侧面也被半导体层109_1c覆盖。

另外，半导体层109_2b1的顶面及侧面被半导体层109_2c覆盖。由此，可以由半导体层109_2a1及半导体层109_2c围绕半导体层109_2b1。通过由半导体层109_2a1及半导体层109_2c围绕半导体层109_2b1，可以抑制后面的工序中产生的杂质扩散到半导体层109_2b1中。另外，在本实施方式中，半导体层109_2a1的侧面也被半导体层109_2c覆盖。

另外，半导体层109_2b2的顶面及侧面被半导体层109_2c覆盖。由此，可以由半导体层109_2a2及半导体层109_2c围绕半导体层109_2b2。通过由半导体层109_2a2及半导体层109_2c围绕半导体层109_2b2，可以抑制后面的工序中产生的杂质扩散到半导体层109_2b2中。另外，在本实施方式中，半导体层109_2a2的侧面也被半导体层109_2c覆盖。

[工序12]

接着，在半导体层109c上形成绝缘层111(参照图8c)。在本实施方式中，作为绝缘层111，通过cvd法形成氧氮化硅。另外，如上所示，绝缘层111优选为包含过剩氧的绝缘层。此外，也可以对绝缘层111进行氧掺杂处理。此外，可以在工序11结束后进行加热处理。

[工序13]

接着，形成导电层191。在本实施方式中，作为导电层191使用氮化钛和钨的叠层膜(参照图8d)。

[工序14]

接着，通过光刻法在样品表面上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模选择性地去除导电层191的一部分，来形成电极112_1及电极112_2(参照图9a)。

[工序15]

接着，形成绝缘层113(参照图9b)。在本实施方式中，作为绝缘层113，通过ald法形成氧化铝。

当后面形成的绝缘层114与电极112直接接触时，根据用于电极112的材料，在后面的热处理时绝缘层114中的氧被电极112吸收，由此有供应给半导体层109的氧量不足的担忧。此外，还有电极112被氧化而其电阻值会上升的担忧。通过在形成绝缘层114之前由绝缘层113覆盖电极112，可以防止包含在绝缘层114中的氧向电极112移动。

另外，通过利用ald法形成绝缘层113，可以防止在形成绝缘层113时的电极112的氧化。

[工序16]

接着，通过光刻法在绝缘层113上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模选择性地去除绝缘层113及绝缘层111的各一部分，来形成绝缘层113_1、绝缘层113_2、绝缘层111_1及绝缘层111_2。此时，半导体层109c的一部分露出(参照图9c)。此外，绝缘层113_1和绝缘层111_1在电极112_1的端部外侧彼此接触。绝缘层113_2和绝缘层111_2在电极112_2的端部外侧彼此接触。

[工序17]

接着，在样品表面上依次形成绝缘层114及绝缘层115(参照图10a)。在本实施方式中，作为绝缘层114，通过cvd法形成氧氮化硅。绝缘层114优选为包含过剩氧的绝缘层。在形成绝缘层114之后，优选对样品表面进行cmp处理以减少样品表面的凹凸。此外，也可以对绝缘层114进行氧掺杂处理。

作为绝缘层115，通过溅射法形成氧化铝。此时，用作溅射气体的氧的一部分引入到绝缘层114中，而形成包含过剩氧的绝缘层的区域114a。

绝缘层114中的氧的一部分有时与残留在绝缘层114中的氢起反应而生成水。因此，通过在形成绝缘层115之后去除该绝缘层115并进行加热处理，可以将残留在绝缘层114中的氢变成水而释放出。通过反复进行绝缘层115的形成、绝缘层115的去除以及加热处理，可以进一步降低绝缘层114中的氢浓度。

另外，通过在形成绝缘层115之前进行氧掺杂处理和加热处理，可以将残留在绝缘层114中的氢变成水而释放出。通过反复进行氧掺杂处理和加热处理，可以进一步降低绝缘层114中的氢浓度。

另外，在形成绝缘层115之后，可以进行氧掺杂处理。

由于设置有层129a、层129b及绝缘层113，能够使绝缘层114中的氧不容易被电极110a、电极110b及电极112吸收。因此，可以抑制电极110a、电极110b及电极112的因氧化而导致的电阻增加。此外，可以抑制供应给半导体层109的氧量不足。

[工序18]

在绝缘层114上形成绝缘层115之后，进行加热处理。通过在形成绝缘层115之后进行加热处理，可以防止包含在绝缘层114中的氧向外部扩散，并可以高效地将该氧引入氧化物半导体层中。

由于设置有层129a、层129b及绝缘层113，在该加热处理中，也能够使绝缘层114中的氧不容易被电极110a、电极110b及电极112吸收。因此，可以抑制电极110a、电极110b及电极112的因氧化而导致的电阻增加。此外，可以抑制供应给半导体层109的氧量不足。

[工序19]

接着，通过光刻法在样品表面上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模去除绝缘层115、绝缘层114、半导体层109c及层129的各一部分来形成开口192_1a、开口192_1b、开口192_2a及开口192_2b(参照图10b)。此外，去除绝缘层115、绝缘层114及绝缘层113的各一部分来形成开口192_1c及开口192_2c(未图示)。

开口192_1a与电极110_1a重叠，开口192_1b与电极110_1b重叠，开口192_1c与电极112_1重叠。此外，在形成开口192_1a时，露出的电极110_1a的一部分有时被蚀刻。此外，在形成开口192_1b时，露出的电极110_1b的一部分有时被蚀刻。此外，在形成开口192_1c时，露出的电极112_1的一部分有时被蚀刻。

开口192_2a与电极110_2a重叠，开口192_2b与电极110_2b重叠，开口192_2c与电极112_2重叠。此外，在形成开口192_2a时，露出的电极110_2a的一部分有时被蚀刻。此外，在形成开口192_2b时，露出的电极110_2b的一部分有时被蚀刻。此外，在形成开口192_2c时，露出的电极112_2的一部分有时被蚀刻。

[工序20]

接着，在样品表面上形成导电层193(参照图10c)。在本实施方式中，作为导电层193，通过ald法形成氮化钛和钨的叠层膜。

[工序21]

接着，对样品表面进行cmp处理。通过进行cmp处理，去除导电层193的一部分，来形成电极116_1a、电极116_1b、电极116_2a及电极116_2b(参照图11a)。此时，有时绝缘层115的表面的一部分也被去除。

[工序22]

接着，在样品表面上形成导电层194(参照图11b)。在本实施方式中，作为导电层194，通过溅射法形成钨。

[工序23]

接着，通过光刻法在样品表面上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模选择性地去除导电层194的一部分，来形成电极117_1a、电极117_1b、电极117_1c(未图示)、电极117_2a、电极117_2b及电极117_2c(未图示)(参照图11c)。在形成电极117时，有时绝缘层115的一部分被去除。

通过上述方式，可以以几乎相同的工序在同一衬底上设置结构不同的晶体管100和晶体管200。通过采用上述制造方法，例如不需要在形成晶体管100之后形成晶体管200，因此可以提高半导体装置的生产率。

在晶体管100中，在与半导体层109_1a及半导体层109_1c接触的半导体层109_1b中形成沟道。在晶体管200中，在与绝缘层108及绝缘层111接触的半导体层109_2c中形成沟道。由此，与晶体管100相比，晶体管200容易受到界面散射的影响。此外，本实施方式所示的半导体层109_2c的电子亲和势小于半导体层109_1b的电子亲和势。因此，晶体管200的vth大于晶体管100的vth。

根据本发明的一个方式，可以以几乎相同的工序制造结构不同的晶体管。根据本发明的一个方式，可以高生产率地制造包括结构不同的晶体管的半导体装置。根据本发明的一个方式，可以高生产率地制造包括电特性不同的晶体管的半导体装置。

图12a、图12b、图12c、图13a、图13b、图13c、图14a、图14b、图14c、图15a、图15b及图15c示出半导体装置1000的变形例。

[变形例1]

图12a所示的半导体装置1000a包括晶体管100a及晶体管200a。晶体管100a及晶体管200a的与晶体管100及晶体管200不同之处是绝缘层108的形状。根据工序7的处理条件，可以选择性地去除绝缘层108的一部分使绝缘层107露出，而设置岛状的绝缘层108_1、岛状的绝缘层108_2a、岛状的绝缘层108_2b。

由于没有与区域189f重叠的绝缘层108，所以可以使电极105_2与半导体层109_2c相互靠近。因此，可以提高将电极105_2用作栅极或背栅极时得到的效果。

[变形例2]

图12b所示的半导体装置1000b包括晶体管100b及晶体管200b。晶体管100b及晶体管200b的与晶体管100及晶体管200不同之处是半导体层109c的形状。在半导体装置1000b中，省略工程16而不进行对半导体层109c的选择性的去除。与半导体装置1000相比，半导体装置1000b可以减少制造工序，由此可以提高半导体装置的生产率。

[变形例3]

图12c所示的半导体装置1000c包括晶体管100c及晶体管200c。晶体管100c及晶体管200c的与晶体管100及晶体管200不同之处是绝缘层111的形状。在半导体装置1000c中，省略绝缘层111_1及绝缘层111_2的制造工序。与半导体装置1000相比，半导体装置1000c可以减少制造工序，由此可以提高半导体装置的生产率。

[变形例4]

图13a所示的半导体装置1000d包括晶体管100d及晶体管200d。图13a所示的晶体管100d及晶体管200d没有设置绝缘层113。当使用氮化钽等不容易吸收氧的导电材料形成电极112时，可以省略绝缘层113。通过省略绝缘层113，可以减少半导体装置的制造工序，由此可以提高半导体装置的生产率。

[变形例5]

图13b所示的半导体装置1000e包括晶体管100e及晶体管200e。当使用电极112作为掩模去除绝缘层111的一部分时，可以得到晶体管100e及晶体管200e。

[变形例6]

图13c所示的半导体装置1000f包括晶体管100及晶体管200f。晶体管200f具有从晶体管200去除电极105_2的结构。根据半导体装置被要求的性能或目的等，可以不设置电极105_2。

[变形例7]

图14a所示的半导体装置1000g包括晶体管100g及晶体管200。晶体管100g具有从晶体管100去除电极105_1的结构。根据半导体装置被要求的性能或目的等，可以不设置电极105_1。此外，也可以采用没有设置电极105_1和电极105_2的双方的结构。

[变形例8]

图14b所示的半导体装置1000h包括晶体管100及晶体管200h。晶体管200h具有从晶体管200去除绝缘层113_2、电极112_2及绝缘层111_2的结构。晶体管200h是一种底栅型晶体管。根据半导体装置被要求的性能或目的等，可以不设置电极112_2。

[变形例9]

图14c所示的半导体装置1000i包括晶体管100i及晶体管200。晶体管100i具有从晶体管100去除绝缘层113_1、电极112_1及绝缘层111_1的结构。晶体管100i是一种底栅型晶体管。根据半导体装置被要求的性能或目的等，可以不设置电极112_1。此外，也可以采用没有设置电极112_1和电极112_2的双方的结构。

[变形例10]

图15a所示的半导体装置1000j包括晶体管100j及晶体管200j。晶体管100j的与晶体管100不同之处是没有形成绝缘层106及绝缘层107。晶体管200j的与晶体管200不同之处是没有形成绝缘层106及绝缘层107。根据半导体装置被要求的性能或目的等，可以不设置绝缘层106及绝缘层107。当没有设置绝缘层106及绝缘层107时，可以使电极105与半导体层109相互靠近。因此，可以提高将电极105用作栅极或背栅极时得到的效果。

[变形例11]

图15b所示的半导体装置1000k包括晶体管100及晶体管200k。晶体管200k的与晶体管200不同之处是没有设置半导体层109_2c且包括半导体层109_2a1与半导体层109_2a2相互连接的半导体层109_2a。作为形成沟道的半导体层，可以使用半导体层109_2a。

晶体管200k所包括的半导体层109_2a具有：与半导体层109_2b1及电极110_2a重叠的第一区域；与半导体层109_2b2及电极110_2b重叠的第二区域；在平面图中夹在第一区域和第二区域之间的第三区域(在图15b中未示出)。此外，半导体层109_2a的第三区域可以被用作沟道形成区域。

[变形例12]

图15c所示的半导体装置1000l包括晶体管100及晶体管200l。晶体管200l具有对晶体管200k附加半导体层109_2c的结构。在晶体管200l中，半导体层109_2a和半导体层109_2c中的一个或两个可以被用作形成沟道的半导体层。

本实施方式可以与其他的实施方式或实施例所示的结构适当地组合而实施。

实施方式2

在本实施方式中，参照附图对具有与半导体装置1000不同的结构的半导体装置1010进行说明。为了避免重复的说明，在本实施方式中主要对与半导体装置1000不同的部分进行说明。在本实施方式中没有说明的部分可以参照其他实施方式。

<半导体装置1010的结构例子>

图16a是示出半导体装置1010的截面图。半导体装置1010包括晶体管150及晶体管250。晶体管150和晶体管250具有不同的结构。图16a示出设置在衬底101上的晶体管150及晶体管250的截面。图16a相当于在图17a中由点划线l5-l6表示的部分及在图18a中由点划线l7-l8表示的部分的截面图。

图16b及图16c示出晶体管的电特性之一的vg-id曲线。在图16b及图16c所示的vg-id曲线中，横轴表示晶体管的栅极和源极之间的电压(vg)，纵轴以对数表示流过晶体管的漏极的电流(id)。

晶体管150及晶体管250是具有背栅极的晶体管。图16b示出背栅极的电位与源极或栅极的电位相同时的晶体管150的vg-id曲线，图16c示出背栅极的电位与源极或栅极的电位相同时的晶体管250的vg-id曲线。如图16b及图16c所示，晶体管150和晶体管250具有不同的晶体管特性。与晶体管150的vg-id曲线相比，在晶体管250的vg-id曲线中，vg向正方向漂移。就是说，晶体管250的vth比晶体管150大。

将参照附图说明晶体管150及晶体管250。

[晶体管150]

图17a是晶体管150的平面图。图17b是在图17a中由点划线l5-l6表示的部分及由点划线w5-w6表示的部分的截面图。在图17b中，l5-l6是晶体管150的沟道长度方向上的截面图，w5-w6是晶体管150的沟道宽度方向上的截面图。图17c是图17b所示的部分134的放大图。图17d是图17b所示的部分135的放大图。

晶体管150是一种顶栅型晶体管。晶体管150具有与晶体管100几乎相同的结构，不同之处在于层129_1a及层129_1b的形状。

晶体管150所包括的层129_1a具有覆盖电极110_1a的侧面的区域、覆盖半导体层109_1b的侧面的区域以及覆盖半导体层109_1a的侧面的区域。此外，晶体管150所包括的层129_1b具有覆盖电极110_1b的侧面的区域、覆盖半导体层109_1b的侧面的区域以及覆盖半导体层109_1a的侧面的区域。

因此，晶体管150所包括的半导体层109_1c具有隔着层129_1a覆盖电极110_1a的侧面的区域、隔着层129_1a覆盖半导体层109_1b的侧面的区域以及隔着层129_1a覆盖半导体层109_1a的侧面的区域。此外，晶体管150所包括的半导体层109_1c具有隔着层129_1b覆盖电极110_1b的侧面的区域、隔着层129_1b覆盖半导体层109_1b的侧面的区域以及隔着层129_1b覆盖半导体层109_1a的侧面的区域。

[晶体管250]

图18a是晶体管250的平面图。图18b是在图18a中由点划线l7-l8表示的部分及由点划线w7-w8表示的部分的截面图。在图18b中，l7-l8是晶体管250的沟道长度方向上的截面图，w7-w8是晶体管250的沟道宽度方向上的截面图。图18c是图18b所示的部分136的放大图。

晶体管250是一种顶栅型晶体管。晶体管250具有与晶体管200几乎相同的结构，不同之处是没有设置层129_2a及层129_2b。

<半导体装置1010的制造方法的例子>

参照图19a至图20d说明半导体装置1010的制造方法的例子。图19a至图20d中的l5-l6截面相当于图17a中的点划线l5-l6所示的部分的截面。图19a至图20d中的l7-l8截面相当于图18a中的点划线l7-l8所示的部分的截面。

[工序1a]

在进行到上述实施方式所示的工序5为止的工序之后，进行工序1a。在工序1a中，在绝缘层108上依次形成半导体层184a、半导体层184b及半导体层185(参照图19a)。虽然在上述实施方式所示的工序6中，在导电层185上形成层186，但是在本实施方式中不形成层186。此外，也可以在形成半导体层184b之后进行氧掺杂处理。

[工序2a]

接着，在工序2a中，选择性地去除半导体层184a、半导体层184b及导电层185的各一部分，来形成半导体层109_1a、半导体层109_2a1、半导体层109_2a2、半导体层109_1b、半导体层109_2b1、半导体层109_2b2、电极110_1、电极110_2a及电极110_2b(参照图19b)。该工序2a可以与上述实施方式所示的工序7同样地进行。

[工序3a]

接着，形成层186(参照图19c)。

[工序4a]

在形成层186之后，为了进一步减少包含在半导体层109a及半导体层109b中的水分或氢等杂质而使半导体层109a及半导体层109b高度纯化，优选进行加热处理。该工序4a可以与上述实施方式所示的工序8同样地进行。

[工序5a]

接着，通过光刻法在层186上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模选择性地去除层186的一部分，来形成层129_1a及层129_1b。通过工序5a，电极110_1的一部分露出。此外，通过工序5a，电极110_2a及电极110_2b露出(参照图19d)。

[工序6a]

接着，通过光刻法形成抗蚀剂掩模(未图示)，选择性地去除电极110_1的一部分，来形成电极110_1a及电极110_1b(参照图20a)。

与上述实施方式同样地，将半导体层109_1b中的与电极110_1a重叠的区域记为区域189a。此外，将半导体层109_1b中的与电极110_1b重叠的区域记为区域189b。此外，将平面图中的半导体层109_1b中的夹在区域189a和区域189b之间的区域记为区域189c。区域189a和区域189b中的一个有时被用作晶体管150的源区域和漏区域中的一个。区域189a和区域189b中的另一个有时被用作晶体管150的源区域和漏区域中的另一个。晶体管150的沟道被形成在区域189c中。

[工序7a]

接着，形成后面成为半导体层109_1c及半导体层109_2c的半导体层184c(参照图20b)。该工序7a可以与上述实施方式所示的工序10同样地进行。

与上述实施方式同样地，将半导体层184c中的与电极110_2a重叠的区域记为区域189d。此外,将半导体层184c中的与电极110_2b重叠的区域记为区域189e。此外，将平面图中的半导体层184c中的夹在区域189d和区域189e之间的区域记为区域189f。

区域189d和区域189e中的一个有时被用作晶体管250的源区域和漏区域中的一个。区域189d和区域189e中的另一个有时被用作晶体管250的源区域和漏区域中的另一个。晶体管250的沟道被形成在区域189f中。

[工序8a]

接着，通过光刻法在半导体层184c上形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模，选择性地去除半导体层184c的一部分，来形成半导体层109_1c及半导体层109_2c(参照图20c)。该工序8a可以与上述实施方式所示的工序11同样地进行。

[工序9a]

接着，在半导体层109c上形成绝缘层111(参照图20d)。在本实施方式中，作为绝缘层111，通过cvd法形成氧氮化硅。该工序9a可以与上述实施方式所示的工序12同样地进行。

此后的工序可以与上述实施方式所示的工序13以后同样地进行。

图21a、图21b、图21c、图22a、图22b、图22c、图23a、图23b及图23c示出半导体装置1010的变形例。

[变形例1]

图21a所示的半导体装置1010a包括晶体管150a及晶体管250a。晶体管150a及晶体管250a的与晶体管150及晶体管250不同之处是绝缘层108的形状。根据工序7的处理条件，可以选择性地去除绝缘层108的一部分使绝缘层107露出，而设置岛状的绝缘层108_1、岛状的绝缘层108_2a、岛状的绝缘层108_2b。

由于没有与区域189f重叠的绝缘层108，所以可以使电极105_2与半导体层109_2c相互靠近。因此，可以提高电极105_2的作为栅极或背栅极的功能。

[变形例2]

图21b所示的半导体装置1010b包括晶体管150b及晶体管250b。晶体管150b及晶体管250b的与晶体管150及晶体管250不同之处是半导体层109c的形状。在半导体装置1010b中，省略工程16而不进行对半导体层109c的选择性的去除。与半导体装置1010相比，半导体装置1010b可以减少制造工序，由此可以提高半导体装置的生产率。

[变形例3]

图21c所示的半导体装置1010c包括晶体管150c及晶体管250c。晶体管150c及晶体管250c的与晶体管150及晶体管250不同之处是绝缘层111的形状。在半导体装置1010c中，省略绝缘层111_1及绝缘层111_2的制造工序。与半导体装置1010相比，半导体装置1010c可以减少制造工序，由此可以提高半导体装置的生产率。

[变形例4]

图22a所示的半导体装置1010d包括晶体管150d及晶体管250d。图22a所示的晶体管150d及晶体管250d没有设置绝缘层113。当使用氮化钽等不容易吸收氧的导电材料形成电极112时，可以省略绝缘层113。通过省略绝缘层113，可以减少半导体装置的制造工序，由此可以提高半导体装置的生产率。

[变形例5]

图22b所示的半导体装置1010e包括晶体管150e及晶体管250e。当使用电极112作为掩模去除绝缘层111的一部分时，可以得到晶体管150e及晶体管250e。

[变形例6]

图22c所示的半导体装置1010f包括晶体管150及晶体管250f。晶体管250f具有从晶体管250去除电极105_2的结构。根据半导体装置被要求的性能或目的等，可以不设置电极105_2。

[变形例7]

图23a所示的半导体装置1010g包括晶体管150g及晶体管250。晶体管150g具有从晶体管150去除电极105_1的结构。根据半导体装置被要求的性能或目的等，可以不设置电极105_1。此外，也可以采用没有设置电极105_1和电极105_2的双方的结构。

[变形例8]

图23b所示的半导体装置1010h包括晶体管150及晶体管250h。晶体管250h具有从晶体管250去除绝缘层113_2、电极112_2及绝缘层111_2的结构。晶体管250h是一种底栅型晶体管。根据半导体装置被要求的性能或目的等，可以不设置电极112_2。

[变形例9]

图23c所示的半导体装置1010i包括晶体管150i及晶体管250。晶体管150i具有从晶体管150去除绝缘层113_1、电极112_1及绝缘层111_1的结构。晶体管150i是一种底栅型晶体管。根据半导体装置被要求的性能或目的等，可以不设置电极112_1。此外，也可以采用没有设置电极112_1和电极112_2的双方的结构。

本实施方式可以与其他的实施方式或实施例等所示的结构适当地组合而实施。

实施方式3

在本实施方式中，说明使用本说明书等所公开的晶体管的半导体装置的例子。

<半导体装置的结构例子>

图24a至图24c是半导体装置400的截面图。半导体装置400包括晶体管100及晶体管281。注意，本实施方式所示的晶体管100可以被上述实施方式所示的其它晶体管代替。图24a是晶体管100和晶体管281的沟道长度方向上的截面图，图24b是沟道宽度方向上的截面图。图24c是图24a所示的晶体管281的放大图。

在半导体装置400中，作为衬底401使用n型半导体。晶体管281包括沟道形成区域283、高浓度p型杂质区域285、绝缘层286、电极287和侧壁288。此外，在隔着绝缘层286与侧壁288重叠的区域中具有低浓度p型杂质区域284。绝缘层286可以被用作栅极绝缘层。电极287可以被用作栅电极。在晶体管281中，沟道形成区域283形成在衬底401的一部分。

在形成电极287之后且在形成侧壁288之前，以电极287为掩模引入杂质元素，由此可以形成低浓度p型杂质区域284。换言之，低浓度p型杂质区域284可以以自对准方式形成。在形成侧壁288之后，形成高浓度p型杂质区域285。低浓度p型杂质区域284具有与高浓度p型杂质区域285相同的导电型，并且其赋予导电型的杂质的浓度低于高浓度p型杂质区域285。根据情况或状况，也可以不设置低浓度p型杂质区域284。

晶体管281与其他晶体管由元件分离层414电分离。元件分离层可以使用locos(localoxidationofsilicon：硅局部氧化))法、sti(shallowtrenchisolation：浅沟槽隔离)法等形成。

晶体管281可以被用作p沟道型晶体管。在晶体管281上形成有绝缘层403，在绝缘层403上形成有绝缘层404。绝缘层403及绝缘层404可以使用与上述实施方式所示的绝缘层相同的材料及方法形成。绝缘层403及绝缘层404优选使用具有防止氧、氢、水、碱金属、碱土金属等杂质的扩散的功能的绝缘材料形成。此外，既可以省略绝缘层403和绝缘层404中的任一个，又可以层叠有其它绝缘层。

在半导体装置400中，在绝缘层404上包括具有平坦表面的绝缘层405。绝缘层405可以使用与上述实施方式所示的绝缘层相同的材料及方法形成。此外，也可以对绝缘层405的表面进行cmp处理。

作为绝缘层405，可以使用聚酰亚胺、丙烯酸类树脂、苯并环丁烯类树脂、聚酰胺、环氧类树脂等具有耐热性的有机材料。除了上述有机材料以外，也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、psg(磷硅玻璃)、bpsg(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘层来形成绝缘层405。

另外，在绝缘层405上形成有电极413a、电极413b及电极413c。电极413a、电极413b及电极413c可以使用与上述实施方式所示的电极相同的材料及方法形成。

电极413a通过接触插头406a与高浓度p型杂质区域285的一个电连接。电极413b通过接触插头406b与高浓度p型杂质区域285的另一个电连接。电极413c通过接触插头406c与电极287电连接。

另外，以覆盖电极413a、电极413b及电极413c的方式形成有绝缘层407。绝缘层407可以使用与绝缘层405相同的材料及方法形成。此外，也可以对绝缘层407的表面进行cmp处理。

在绝缘层407上形成有绝缘层102。关于绝缘层407上方的层的结构，可以参见上述实施方式。因此，在本实施方式中省略详细说明。此外，电极117_1b通过接触插头408与电极413b电连接。

接触插头406a、接触插头406b、接触插头406c及接触插头408可以利用与电极116同样的材料及方法形成。

[变形例1]

另外，也可以在衬底401上设置n沟道型晶体管的晶体管282。图25a和图25b是半导体装置410的截面图。半导体装置410具有对半导体装置400附加晶体管282的结构。图25a是晶体管100、晶体管281和晶体管282的沟道长度方向上的截面图，图25b是晶体管282的放大图。

在晶体管282中，沟道形成区域1283形成在阱(well)220中。晶体管282包括沟道形成区域1283、高浓度n型杂质区域1285、绝缘层286、电极287和侧壁288。此外，在隔着绝缘层286与侧壁288重叠的区域中具有低浓度n型杂质区域1284。

在形成电极287之后且在形成侧壁288之前，以电极287为掩模引入杂质元素，由此可以形成低浓度n型杂质区域1284。换言之，低浓度n型杂质区域1284可以以自对准方式形成。在形成侧壁288之后，形成高浓度n型杂质区域1285。低浓度n型杂质区域1284具有与高浓度n型杂质区域1285相同的导电型，并且其赋予导电型的杂质的浓度低于高浓度n型杂质区域1285。根据情况或状况，也可以不设置低浓度n型杂质区域1284。

[变形例2]

图26a至图26c是半导体装置420的截面图。半导体装置420具有使用fin型晶体管291代替半导体装置400所包括的晶体管281的结构。通过使用fin型晶体管，实效的沟道宽度得到增大，从而能够提高晶体管的通态特性。另外，由于可以增大栅电极的电场对沟道形成区域造成的影响，所以能够提高晶体管的关闭特性。

[变形例3]

图27是半导体装置430的截面图。半导体装置430包括晶体管100、晶体管200、晶体管281及电容元件240。此外，半导体装置430在覆盖晶体管281的绝缘层405上包括绝缘层431、绝缘层432、绝缘层433、绝缘层434、绝缘层435及绝缘层436。此外，半导体装置430在绝缘层405上包括电极422及电极424。

电极422以埋入在绝缘层431及绝缘层432中的方式设置。此外，电极422通过设置在绝缘层403、绝缘层404及绝缘层405中的电极421与晶体管281电连接。

电极424以埋入在绝缘层435中的方式设置。此外，电极424通过设置在绝缘层433及绝缘层434中的电极423与电极422电连接。

另外，半导体装置430在绝缘层436上隔着绝缘层102及绝缘层103包括晶体管100及晶体管200。此外，在晶体管100及晶体管200上包括绝缘层115及绝缘层439，在绝缘层439上包括电极427及电极241。此外，还包括覆盖电极427及电极241的绝缘层242。此外，在绝缘层242上包括覆盖电极241的电极243。

电极241、绝缘层242和电极243重叠的区域被用作电容元件240。通过以覆盖电极241的方式设置电极243，电极241的顶面及侧面都可以被用作电容元件。

电极427通过设置在绝缘层439、绝缘层115、绝缘层114、半导体层109c及层129的一部分中的电极426与晶体管200的源极或漏极电连接。

另外，在电极243及绝缘层242上包括绝缘层437，在绝缘层437上包括电极429，在电极429上包括绝缘层438。电极429通过设置在绝缘层437的一部分中的电极428与电极427电连接。

绝缘层431、绝缘层432、绝缘层433、绝缘层434、绝缘层435、绝缘层436、绝缘层439、绝缘层242、绝缘层437及绝缘层438可以使用与上述实施方式等所示的绝缘层相同的材料及方法形成。电极421、电极422、电极423、电极424、电极425、电极426、电极427、电极241、电极243、电极428及电极429可以使用与上述实施方式等所示的电极相同的材料及方法形成。

电极421、电极422、电极423、电极424、电极425、电极426、电极427、电极428及电极429也可以使用镶嵌法或双镶嵌法等形成。

<半导体电路的一个例子>

本说明书等所公开的晶体管可以被用于or电路、and电路、nand电路及nor电路等逻辑电路、反相器电路、缓冲器电路、移位寄存器电路、触发器电路、编码器电路、译码器电路、放大电路、模拟开关电路、积分电路、微分电路以及存储元件等各种半导体电路中。

图28a至图28c的电路图示出使用本说明书等所公开的晶体管的半导体电路的一个例子。在电路图等中，有时对优选使用os晶体管的晶体管的电路符号附上“os”。

图28a所示的半导体电路示出反相器电路的结构例子，其中将p沟道型晶体管281和n沟道型晶体管282串联连接且将各栅极连接。

图28b所示的半导体电路示出模拟开关电路的结构例子，其中将p沟道型晶体管281和n沟道型晶体管282并联连接。

图28c所示的半导体电路示出nand电路的结构例子，其中使用晶体管281a、晶体管281b、晶体管282a及晶体管282b。nand电路根据输入到输入端子in_a和输入端子in_b的电位改变输出电位。

<存储元件的一个例子>

图29a所示的半导体电路示出存储元件251a的结构例子，其中将晶体管262的源极和漏极中的一个与晶体管263的栅极及电容元件258的一个电极连接。另外，图29b所示的电路示出存储元件261a的结构例子，其中将晶体管262的源极和漏极中的一个与电容元件258的一个电极连接。

存储元件251a及存储元件261a可以将通过布线254及晶体管262输入的电荷保持在节点257中。通过将os晶体管用作晶体管262，可以长期间保持节点257中的电荷。

存储元件251a包括晶体管263。虽然在图29a中晶体管263是p沟道型晶体管，但是也可以使用n沟道型晶体管。例如，作为晶体管263，也可以使用晶体管281或晶体管282。此外，作为晶体管263，也可以使用os晶体管。

在此，对图29a所示的存储元件251a及图29b所示的存储元件261a进行详细说明。

存储元件251a包括使用第一半导体的晶体管263、使用第二半导体的晶体管262以及电容元件258。

作为晶体管262可以使用上述实施方式所公开的os晶体管。通过作为晶体管262使用关态电流小的晶体管，可以长期间将数据保持在节点257。也就是说，因为不需要刷新工作或可以使刷新工作的频度极低，所以能够实现低功耗的存储元件。

在图29a中，布线252与晶体管263的源极和漏极中的一个电连接，布线253与晶体管263的源极和漏极中的另一个电连接。此外，布线255与晶体管262的栅极电连接，晶体管262的源极和漏极中的一个与节点257电连接，晶体管262的源极和漏极中的另一个与布线254电连接。此外，晶体管263的栅极及电容元件258的电极中的一个与节点257电连接。此外，布线256与电容元件258的电极中的另一个电连接。

图29a所示的存储元件251a具有能够保持供应给节点257的电荷的特性，由此如下所述那样能够进行数据的写入、保持和读出。

[写入工作及保持工作]

对存储元件251a的数据写入工作和保持工作进行说明。首先，将布线255的电位设定为使晶体管262成为开启状态的电位。由此，布线254的电位供应给节点257。也就是说，对节点257供应预定的电荷(写入)。这里，供应赋予两种不同电位电平的电荷(以下，也称为“低电平电荷”、“高电平电荷”)中的任一个。然后，通过将布线255的电位设定为使晶体管262成为关闭状态的电位，在节点257中保持电荷(保持工作)。

高电平电荷是对节点257供应比低电平电荷高的电位的电荷。在作为晶体管263使用p沟道型晶体管的情况下，高电平电荷和低电平电荷都是供应比晶体管263的阈值电压高的电位的电荷。在作为晶体管263使用n沟道型晶体管的情况下，高电平电荷和低电平电荷都是供应比晶体管263的阈值电压低的电位的电荷。也就是说，高电平电荷和低电平电荷都是供应使晶体管263成为关闭状态的电位的电荷。

[读出工作1]

接着，对数据的读出工作进行说明。在对布线252供应与布线253的电位不同的预定电位(恒定电位)的状态下，通过对布线256供应读出电位vr，可以读出保持在节点257中的数据。

当由高电平电荷供应的电位为vh，由低电平电荷供应的电位为vl时，读出电位vr可以为{(vth-vh)+(vth+vl)}/2。此外，当作为晶体管263使用p沟道型晶体管时，不进行数据读出时的布线256的电位可以为比vh高的电位，而当作为晶体管263使用n沟道型晶体管时，不进行数据读出时的布线256的电位可以为比vl低的电位。

例如，在作为晶体管263使用p沟道型晶体管的情况下，当晶体管263的vth为-2v，vh为1v，vl为-1v时，vr可以为-2v。在写入到节点257的电位是vh的情况下，当vr供应给布线256时，vr+vh，即-1v施加到晶体管263的栅极。-1v高于vth，因此晶体管263不成为开启状态。由此，布线253的电位不产生变化。此外，在写入到节点257的电位是vl的情况下，当vr供应给布线256时，vr+vl，即-3v施加到晶体管263的栅极。-3v低于vth，因此晶体管263成为开启状态。由此，布线253的电位变化。

另外，在作为晶体管263使用n沟道型晶体管的情况下，当晶体管263的vth为2v，vh为1v，vl为-1v时，vr可以为2v。在写入到节点257的电位是vh的情况下，当vr供应给布线256时，vr+vh，即3v施加到晶体管263的栅极。3v高于vth，因此晶体管263成为开启状态。由此，布线253的电位变化。此外，在写入到节点257的电位是vl的情况下，当vr供应给布线256时，vr+vl，即1v施加到晶体管263的栅极。1v低于vth，因此晶体管263不成为开启状态。由此，布线253的电位不产生变化。

通过辨别布线253的电位，可以读出节点257所保持的数据。

图29b所示的存储元件261a的与存储元件251a不同之处在于：没有晶体管263。此外，电容元件258的另一个电极与布线264电连接。布线264的电位只要是恒定电位就可以是任何电位。例如，布线264的电位可以为gnd。存储元件261a也可以以与存储元件251a同样的工作进行数据写入。

[读出工作2]

对存储元件261a的数据读出工作进行说明。当对布线255供应使晶体管262成为开启状态的电位时，处于浮动状态的布线254与电容元件258导通，于是，在布线254与电容元件258之间电荷被再次分配。其结果是，布线254的电位变化。布线254的电位的变化量根据节点257的电位(或累积在节点257中的电荷)而取不同的值。

例如，当节点257的电位为v，电容元件258的电容为c，布线254所具有的电容成分为cb，并且再次分配电荷之前的布线254的电位为vb0时，再次分配电荷之后的布线254的电位为(cb×vb0+c×v)/(cb+c)。因此，当作为存储单元的状态，节点257的电位为v1和v0(v1>v0)这两个状态时，保持电位v1时的布线254的电位(＝(cb×vb0+c×v1)/(cb+c))高于保持电位v0时的布线254的电位(＝(cb×vb0+c×v0)/(cb+c))。

并且，通过比较布线254的电位与规定的电位，可以读出数据。

上述存储元件通过应用使用氧化物半导体的关态电流极小的晶体管，可以在长期间保持存储内容。就是说，不需要进行刷新工作或可以使刷新工作的频度极低，从而可以实现功耗低的半导体装置。此外，在没有电力的供应时(但是，优选其电位被固定)也可以长期间地保持存储内容。

另外，因为上述存储元件在写入数据时不需要高电压，所以其中不容易产生元件的劣化。例如，不同于现有的非易失性存储器，不需要对浮动栅极注入电子或从浮动栅极抽出电子，因此不会发生绝缘体劣化等问题。换言之，在根据本发明的一个方式的存储元件中，在现有非易失性存储器中成为问题的重写次数不受到限制，并且其可靠性得到极大提高。再者，根据晶体管的导通状态或非导通状态而进行数据写入，所以能够进行高速工作。

另外，也可以使用具有背栅极的晶体管作为晶体管262。通过控制对该背栅极供应的电位，可以任意改变晶体管262的阈值电压。图29c所示的存储元件251b具有与存储元件251a几乎相同的电路结构。存储元件251b的与存储元件251a不同之处在于：作为晶体管262使用具有背栅极的晶体管。图29d所示的存储元件261b具有与存储元件261a几乎相同的电路结构。存储元件261b的与存储元件261a不同之处在于：作为晶体管262使用具有背栅极的晶体管。

另外，在存储元件251b及存储元件261b中，晶体管262的背栅极与布线259电连接。通过控制供应给布线259的电位，可以任意改变晶体管262的阈值电压。

<存储装置的一个例子>

图30a和图30b的电路图示出使用上述存储元件的存储装置的一个例子。图30a所示的存储装置300包括存储电路310及电压保持电路320。图30b所示的存储装置300a包括存储电路310a及电压保持电路320。存储电路310及存储电路310a包括多个存储元件。图30a和图30b示出包括三个存储元件261b(存储元件261b_1至存储元件261b_3)时的例子。

在图30a所示的存储装置300中，存储电路310所包括的存储元件261b_1与布线255_1及布线254_1电连接。存储电路310所包括的存储元件261b_2与布线255_2及布线254_2电连接。存储电路310所包括的存储元件261b_3与布线255_3及布线254_3电连接。此外，存储电路310所包括的存储元件261b_1至存储元件261b_3与布线264电连接。

在图30b所示的存储装置300a中，存储电路310a所包括的存储元件261b_1至存储元件261b_3与布线255电连接。存储电路310a所包括的存储元件261b_1与布线254_1及布线264_1电连接。存储电路310a所包括的存储元件261b_2与布线254_2及布线264_2电连接。存储电路310a所包括的存储元件261b_3与布线254_3及布线264_3电连接。

关于存储元件261b_1至存储元件261b_3的结构及工作等，可以参照上述存储元件261b的说明。因此，在此省略详细说明。

电压保持电路320包括晶体管323及电容元件324。虽然图30a和图30b作为晶体管323示出具有背栅极的晶体管，但是也可以使用没有背栅极的晶体管。在图30a和图30b中，晶体管323的源极和漏极中的一个与端子321电连接。晶体管323的源极和漏极中的另一个、栅极及背栅极与布线259电连接。电容元件324的一个电极与布线259电连接。电容元件324的另一个电极与布线322电连接。

通过控制布线322的电位，可以改变布线259的电位。在存储装置300及存储装置300a进行读出工作及写入工作时，对布线322供应电位，使得布线259的电位为高于后述的负电位(低于gnd的电位)且低于相当于晶体管262的vth的电位(使晶体管262成为开启状态的电位)的电位。

另外，如存储装置300a那样，在存储元件261b_1至存储元件261b_3的每一个所包括的晶体管262的栅极与布线255电连接时，布线259的电位可以为相当于晶体管262的vth的电位以上。

通过控制布线259的电位，可以提高晶体管262的工作速度。此外，可以降低晶体管262的外观上的vth。因此，可以提高数据的写入速度及读出速度。

另外，在存储电路310的保持工作时，对布线322供应恒定电位。例如，供应gnd。然后，对端子321供应负电位(低于gnd的电位)。当负电位供应给端子321时，晶体管323的栅极电位相对提高，由此晶体管323成为开启状态。此时，负电位通过晶体管323供应给布线259。更准确地说，布线259的电位成为比负电位高vth的电位。但是，为了容易理解说明，在本实施方式等中说明对布线259供应负电位的情况。

当负电位供应给布线259时，晶体管262的背栅极电位下降，晶体管262成为关闭状态，由此写入到存储电路310中的数据被保持。此外，当对晶体管262的背栅极供应负电位时，晶体管的外观上的vth提高。因此，即使晶体管262的栅极电位变动，也可以保持写入到存储电路310中的数据。

接着，对端子321供应gnd以上的电位。例如，供应gnd。由于布线259的电位是负电位，所以晶体管的栅极电位也成为负电位。因此，晶体管323成为关闭状态。然后，即使停止向存储装置300或存储装置300a供电，也可以维持晶体管323及晶体管262的关闭状态。

电压保持电路320具有在存储装置300(存储装置300a)的保持工作时抑制布线259的电位变动的功能。此外，电压保持电路320具有即使停止向存储装置300(存储装置300a)供电也可以抑制布线259的电位变动的功能。也就是说，电压保持电路320具有保持布线259的电压的功能。为了保持布线259的电压，晶体管323优选为关态电流小的晶体管。例如，在电容元件324的容量值为10pf，布线259的电位上升允许量为0.5v的情况下，直到布线259的电位上升0.5v所需的期间是：当晶体管323的关态电流为1.39×10^-15a时，为1小时；当晶体管323的关态电流为5.79×10^-17a时，为1日；当晶体管323的关态电流为1.59×10^-19a时，为1年；当晶体管323的关态电流为1.59×10^-20a时，为10年。当晶体管323的关态电流为1.59×10^-20a以下时，可以将写入到存储电路310中的数据保持10年以上。

例如，通过作为晶体管323使用os晶体管，可以实现关态电流极小的晶体管。为了减小关态电流，晶体管323的沟道长度优选长。或者，晶体管323的沟道宽度优选短。或者，晶体管323的沟道长度优选长于其沟道宽度。

尤其是，晶体管323的在vg为0v时的关态电流优选小。因此，作为晶体管323优选使用vth大的晶体管。作为vth大的晶体管，可以使用上述晶体管200等。此外，由于晶体管262进行数据的写入和读出，所以优选使用vth小的晶体管。此外，晶体管262优选使用通态电流大且场效应迁移率高的晶体管。作为晶体管262，可以使用上述晶体管100等。

图31是示出存储装置300的截面结构的一部分的图，其中作为存储电路310的晶体管262使用晶体管100，并且作为电压保持电路320的晶体管323使用晶体管200。

在图31中，存储装置300在衬底101上隔着绝缘层102及绝缘层103包括晶体管262及晶体管323。此外，在晶体管262及晶体管323上包括绝缘层115及绝缘层439，在绝缘层439上包括电极241、电极244及电极427。此外，还包括覆盖电极241、电极244及电极427的绝缘层242。此外，在绝缘层242上包括覆盖电极241的电极243及覆盖电极244的电极245。

电极241、绝缘层242和电极243重叠的区域被用作电容元件258。通过以覆盖电极241的方式设置电极243，电极241的顶面及侧面都可以被用作电容元件。电极244、绝缘层242和电极245重叠的区域被用作电容元件324。通过以覆盖电极244的方式设置电极245，电极244的顶面及侧面都可以被用作电容元件。

电极427通过设置在绝缘层439、绝缘层115、绝缘层114、半导体层109c及层129的一部分中的电极426与晶体管323的源极和漏极中的一个电连接。

另外，在电极243、电极245及绝缘层242上包括绝缘层437，在绝缘层437上包括电极429，在电极429上包括绝缘层438。电极429通过设置在绝缘层437的一部分中的电极428与电极427电连接。

晶体管323的源极和漏极中的另一个与晶体管323的栅极及晶体管262的背栅极电连接。此外，虽然未图示，但晶体管323的栅极与背栅极彼此电连接。

绝缘层439、绝缘层242、绝缘层437及绝缘层438可以使用与上述实施方式等所示的绝缘层相同的材料及方法形成。电极426、电极427、电极241、电极243、电极244、电极245、电极428及电极429可以使用与上述实施方式等所示的电极相同的材料及方法形成。电极241、电极244及电极427可以在同一工序中同时形成。电极243及电极245可以在同一工序中同时形成。

根据本发明的一个方式，可以以几乎相同的工序制造电特性不同的晶体管。由此，根据本发明的一个方式，可以提供生产率高的存储装置。此外，根据本发明的一个方式，可以实现即使停止供电也能够长期间保持数据的存储装置。例如，可以实现即使停止供电也能够在常温(15℃以上且25℃以下)下保持数据4个月以上、1年以上或10年以上的存储装置。因此，可以将本发明的一个方式的存储装置看作非易失性存储器。

<cpu的一个例子>

接着，对可以使用上述晶体管和/或半导体装置的cpu的一个例子进行说明。图32是示出其一部分使用上述晶体管的cpu的结构例子的方框图。

图32所示的cpu在衬底1190上具有：alu1191(alu：arithmeticlogicunit：算术逻辑单元)、alu控制器1192、指令译码器1193、中断控制器1194、时序控制器1195、寄存器1196、寄存器控制器1197、总线接口1198(busi/f)、能够重写的rom1199以及rom接口1189(romi/f)。作为衬底1190使用半导体衬底、soi衬底、玻璃衬底等。rom1199及rom接口1189也可以设置在不同的芯片上。当然，图32所示的cpu只是简化其结构而示的一个例子而已，所以实际上的cpu根据其用途具有各种各样的结构。例如，也可以制成如下结构：以包括图32所示的cpu或运算电路的结构为核心，包含多个该核心，并使各核心同时工作。另外，在cpu的内部运算电路或数据总线中能够处理的位数例如可以为8位、16位、32位、64位等。

通过总线接口1198输入到cpu的指令在输入到指令译码器1193并被译码后输入到alu控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195。

alu控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195根据被译码的指令进行各种控制。具体而言，alu控制器1192生成用来控制alu1191的工作的信号。另外，中断控制器1194在执行cpu的程序时，根据其优先度或掩码状态来判断来自外部的输入/输出装置或外围电路的中断要求而对该要求进行处理。寄存器控制器1197生成寄存器1196的地址，并根据cpu的状态进行寄存器1196的读出或写入。

另外，时序控制器1195生成用来控制alu1191、alu控制器1192、指令译码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如，时序控制器1195具有根据基准时钟信号来生成内部时钟信号的内部时钟生成部，并将内部时钟信号供应给上述各种电路。

在图32所示的cpu中，在寄存器1196中设置有存储单元。可以将上述晶体管或存储装置等用于寄存器1196的存储单元。

在图32所示的cpu中，寄存器控制器1197根据来自alu1191的指令进行寄存器1196中的保持工作的选择。换言之，寄存器控制器1197在寄存器1196所具有的存储单元中选择是由触发器保持数据还是由电容元件保持数据。在选择由触发器保持数据的情况下，对寄存器1196中的存储元件供应电源电压。在选择由电容元件保持数据的情况下，对电容元件进行数据的重写，而可以停止对寄存器1196中的存储单元供应电源电压。

<rf标签的一个例子>

接着，对可以使用上述晶体管和/或半导体装置的rf标签的一个例子进行说明。图33是示出rf标签的结构例子的方框图。

根据本发明的一个方式的rf标签在其内部包括存储电路(存储装置)，在该存储电路中储存数据，并利用非接触方式诸如无线通信进行与外部的数据的收发。根据这种特征，rf标签可以被用于通过读取物品等的个体信息识别物品的个体识别系统等。注意，这些用途要求高可靠性。

如图33所示，rf标签800包括接收从与通信器801(也称为询问器、读出器/写入器等)连接的天线802发送的无线信号803的天线804。可以将上述晶体管用于通信器801中。此外，rf标签800包括整流电路805、恒压电路806、解调电路807、调制电路808、逻辑电路809、存储电路810、rom811。另外，作为包括在解调电路807中的呈现整流作用的晶体管的半导体，例如也可以使用充分地抑制反向电流的氧化物半导体。由此，可以抑制起因于反向电流的整流作用的降低并防止解调电路的输出饱和，也就是说，可以使解调电路的输入和解调电路的输出之间的关系靠近于线性关系。注意，数据传输方法大致分类成如下三种方法：将一对线圈设置成彼此相对并且通过互感相互通信的电磁耦合方法；使用感应场进行通信的电磁感应方法；以及使用电波进行通信的电波方法。rf标签800可以使用上述任何方法。

接着，说明各电路的结构。天线804与连接于通信器801的天线802之间进行无线信号803的收发。此外，整流电路805是用来对通过由天线804接收无线信号生成的输入交流信号进行整流，例如进行半波两倍压整流，并由后级的电容元件使进行了整流的信号平滑化，从而生成输入电位的电路。另外，整流电路805的输入一侧或输出一侧也可以设置有限幅电路。限幅电路是用来在输入交流信号的振幅大且内部生成电压大时进行控制以不使一定电力以上的电力输入到后级的电路中的电路。

恒压电路806是由输入电位生成稳定的电源电压并将其供应到各电路的电路。另外，恒压电路806也可以在其内部包括复位信号生成电路。复位信号生成电路是利用稳定的电源电压的上升来生成逻辑电路809的复位信号的电路。

解调电路807是通过包络检测对输入交流信号进行解调并生成解调信号的电路。此外，调制电路808是根据从天线804输出的数据进行调制的电路。

逻辑电路809是用来分析解调信号并进行处理的电路。存储电路810是保持被输入的数据的电路，并包括行译码器、列译码器、存储区域等。此外，rom811是用来保持识别号码(id)等并根据处理进行输出的电路。

注意，可以根据需要对上述各电路进行适当地取舍。

可以将上述半导体装置用于存储电路810。因为根据本发明的一个方式的存储装置即使在遮断电源的状态下也可以保持数据，所以适合于rf标签。再者，因为根据本发明的一个方式的存储装置的数据写入所需要的电力(电压)比现有的非易失性存储器低，所以可以防止数据读出时和写入时的最大通信距离的差异。再者，根据本发明的一个方式的存储装置可以抑制由于在数据的写入时电力不够而产生错误工作或错误写入的情况。

此外，因为根据本发明的一个方式的存储装置可以用作非易失性存储器，所以还可以将其用于rom811。在此情况下，优选生产者另行准备用来对rom811写入数据的指令以使使用者不能随意地进行重写。由于生产者在出货前对产品写入识别号码后再将产品出货，而不是使制造出的所有rf标签都具有识别号码，由此可以仅使出货的良品具有识别号码，因此不会出现出货后的产品的识别号码不连续的情况，从而可以容易地进行对应于出货后的产品的顾客管理。

参照图34a至图34f说明根据本发明的一个方式的rf标签的使用例子。rf标签的用途广泛，例如可以将其设置于诸如钞票、硬币、有价证券、无记名债券、驾驶证及居民卡等证书(参照图34a)、dvd软件及录像带等记录媒体(参照图34b)、碟子、杯子及瓶子等容器(参照图34c)、包装纸、盒子及丝带等包装用品、自行车等移动手段(参照图34d)、包及眼镜等个人物品、植物、动物、人体、衣服、生活用品、包括药品或药剂的医疗品、或电子设备(例如，液晶显示装置、el显示装置、电视装置或移动电话)等物品或者各种物品上的货签(参照图34e和图34f)等上。

根据本发明的一个方式的rf标签800可以通过将其贴到表面上或者嵌入的方式固定到物品。例如，当将其固定到书本时，可以将rf标签800嵌入在书本的纸张里，当将其固定到有机树脂的包装时，可以将rf标签800填埋于有机树脂内。因为根据本发明的一个方式的rf标签800实现了小型、薄型以及轻量，所以即使在固定到物品中以后也不会影响到该物品本身的设计性。另外，通过设置根据本发明的一个方式的rf标签800可以对钞票、硬币、有价证券、无记名债券或证书等赋予认证功能，通过利用该认证功能可以防止伪造。另外，通过在包装用容器、记录媒体、个人物品、衣服、生活用品或电子设备等中安装根据本发明的一个方式的rf标签800，可以提高检品系统等系统的运行效率。另外，通过在移动手段中安装根据本发明的一个方式的rf标签800，可以提高其防盗等安全性。如上所述，可以将根据本发明的一个方式的rf标签800用于上述各种用途。

<摄像装置>

对可以使用上述晶体管和/或半导体装置的摄像装置的一个例子进行说明。在本实施方式中，参照附图说明摄像装置610。

图35a示出摄像装置610的结构例子的平面图。摄像装置610包括像素部640、第一电路660、第二电路670、第三电路680及第四电路690。注意，在本说明书等中，有时将第一电路660至第四电路690等称为“外围电路”或“驱动电路”。例如，可以说第一电路660是外围电路的一部分。

图35b示出像素部640的结构例子。像素部640例如包括配置成p列q行(p及q为2以上的自然数)的矩阵状的多个像素645(摄像元件)。另外，图35b中的n是1以上且p以下的自然数，m是1以上且q以下的自然数。

例如，当将像素645配置为1920×1080的矩阵状时，可以实现以所谓全高清(也称为“2k分辨率”、“2k1k”或“2k”等)的分辨率能够摄像的摄像装置610。另外，例如，当将像素645配置为4096×2160的矩阵状时，可以实现以所谓超高清(也称为“4k分辨率”、“4k2k”或“4k”等)的分辨率能够摄像的摄像装置610。另外，例如，当将像素645配置为8192×4320的矩阵状时，可以实现以所谓超高清(也称为“8k分辨率”、“8k4k”或“8k”等)的分辨率能够摄像的摄像装置610。通过增加像素645的数量，也可以实现以16k或32k的分辨率能够摄像的摄像装置610。

第一电路660及第二电路670与多个像素645连接，并具有供应用来驱动多个像素645的信号的功能。第一电路660也可以具有对从像素645输出的模拟信号进行处理的功能。第三电路680也可以具有控制外围电路的工作时序的功能。例如，第三电路680也可以具有生成时钟信号的功能或者改变从外部供应的时钟信号的频率的功能。第三电路680也可以具有供应参照用电位信号(例如，斜坡信号等)的功能。

图36示出第一电路660的结构例子。图36所示的第一电路660包括信号处理电路661、列驱动电路662及输出电路663。信号处理电路661包括按列设置的电路664。电路664包括能够通过相关双采样(cds：correlateddoublesampling)方式去除噪声的电路664a(也称为“cds电路”)、计数电路664b及锁存电路664c。电路664具有模拟-数字转换功能。信号处理电路661可以被用作列并列(列型)模拟-数字转换装置。

电路664a包括比较器、开关及电容元件。比较器的两个输入端子通过开关连接在一起。作为该开关，可以使用晶体管、mems(microelectromechanicalsystems)元件等。此外，比较器的一个端子通过电容元件与布线667连接。比较器的另一个端子与按列设置的布线623连接。此外，比较器的另一个端子也可以通过电容元件与布线623连接。

电路664a具有比较从布线623输入的模拟信号(摄像数据)和从布线667输入的参照用电位信号(例如，斜坡信号)的电位而输出高电位或低电位的功能。计数电路664b被输入来自布线668的时钟信号以及从电路664a输出的高电位或低电位。计数电路664b测量被输入高电位或低电位的期间，将该测量结果作为n位数字值的数字信号输出到锁存电路664c。此外，计数电路664b被输入来自布线665的设置信号或复位信号。锁存电路664c具有保持上述数字信号的功能。锁存电路664c被输入来自布线666的设置信号或复位信号。

列驱动电路662也被称为列选择电路或水平驱动电路等。列驱动电路662生成用来选择读出保持在锁存电路664c中的摄像数据的列的选择信号。列驱动电路662可以由移位寄存器等构成。使用列驱动电路662依次选择列，从所选择的列的锁存电路664c输出的摄像数据经由布线669被输入到输出电路663。布线669可以被用作水平传输线。

输入到输出电路663的摄像数据在输出电路663中经过处理之后输出到摄像装置610的外部。输出电路663例如可以由缓冲电路构成。输出电路663还可以具有控制向摄像装置610的外部输出信号的时机的功能。

另外，第二电路670具有生成用来选择读出信号的像素645的选择信号而输出该选择信号的功能。有时将第二电路670称为行选择电路或垂直驱动电路。如此，可以将模拟信号的摄像数据转换为n位数字值的数字信号并将其输出到外部。

外围电路至少包括逻辑电路、开关、缓冲器、放大电路和转换电路中的一个。另外，也可以将ic芯片等半导体装置用于外围电路的一部分或全部。另外，也可以将本发明的一个方式的半导体装置等用于外围电路的一部分。

另外，在外围电路中，也可以省略第一电路660至第四电路690中的至少一个。例如，可以将第一电路660和第四电路690中的一个的功能附加于第一电路660和第四电路690中的另一个而省略第一电路660和第四电路690中的一个。例如，可以将第二电路670和第三电路680中的一个的功能附加于第二电路670和第三电路680中的另一个而省略第二电路670和第三电路680中的一个。例如，也可以对第一电路660至第四电路690中的任一个附加其他外围电路的功能而省略其他外围电路。

另外，如图37a和图37b所示，可以以与第一电路660至第四电路690重叠的方式设置像素部640。图37a是在第一电路660至第四电路690的上方形成像素部640的摄像装置610的俯视图。图37b是说明图37a所示的摄像装置610的结构的透视图。

通过在第一电路660至第四电路690的上方设置像素部640，可以增大在摄像装置610中像素部640所占的面积。因此，可以提高摄像装置610的光敏性。此外，可以扩大摄像装置610的动态范围。此外，可以提高摄像装置610的分辨率。此外，可以提高使用摄像装置610拍摄的图像的品质。此外，可以提高摄像装置610的集成率。

[像素(摄像元件)]

接着，对可以用于像素645的电路的一个例子进行说明。图38a所示的像素645包括光电转换元件638、晶体管612、晶体管635及电容元件633。晶体管612的源极和漏极中的一个与光电转换元件638电连接。晶体管612的源极和漏极中的另一个通过节点637(电荷存储部)与晶体管635的栅极电连接。

作为晶体管612和/或晶体管635，可以使用上述实施方式所示的晶体管100和/或晶体管200等。例如，作为晶体管612可以使用晶体管200。另外，例如作为晶体管612可以使用晶体管100。

另外，作为晶体管612优选使用os晶体管。在os晶体管中可以使其关态电流极小，因此可以使电容元件633小。或者，如图38b所示的像素645，可以省略电容元件633。另外，当使用os晶体管作为晶体管612时，节点637的电位不容易变动。由此，可以实现不容易受到噪声的影响的摄像装置。作为晶体管612，可以使用上述实施方式所公开的晶体管等。另外，也可以将os晶体管用作晶体管635。

作为光电转换元件638，可以采用硅衬底中形成有pn结或pin结的二极管元件，或者也可以采用使用非晶硅膜或微晶硅膜等的pin结二极管元件等。或者，也可以使用二极管连接的晶体管。此外，也可以使用硅、锗、硒等形成利用光电效果的可变电阻等。

光电转换元件也可以使用能够吸收辐射产生电荷的材料形成。作为能够吸收辐射而产生电荷的材料，有碘化铅、碘化汞、砷化镓、cdte或cdzn等。

图38c所示的像素645使用光电二极管作为光电转换元件638。图38c所示的像素645包括光电转换元件638、晶体管612、晶体管634、晶体管635、晶体管636及电容元件633。晶体管612的源极和漏极中的一个与光电转换元件638的阴极电连接，源极和漏极中的另一个与节点637电连接。光电转换元件638的阳极与布线611电连接。晶体管634的源极和漏极中的一个与节点637电连接，源极和漏极中的另一个与布线618电连接。晶体管635的栅极与节点637电连接，源极和漏极中的一个与布线619电连接，源极和漏极中的另一个与晶体管636的源极和漏极中的一个电连接。晶体管636的源极和漏极中的另一个与布线618电连接。电容元件633的一个电极与节点637电连接，另一个电极与布线611电连接。

晶体管612可以被用作传移晶体管。对晶体管612的栅极供应传移信号tx。晶体管634可以被用作复位晶体管。对晶体管634的栅极供应复位信号rst。晶体管635可以被用作放大晶体管。晶体管636可以被用作选择晶体管。对晶体管636的栅极供应选择信号sel。对布线618供应vdd，对布线611供应vss。

接着，说明图38c所示的像素645的工作。首先，使晶体管634成为开启状态，对节点637供应vdd(复位工作)。然后，使晶体管634成为关闭状态，vdd保持在节点637中。接着，使晶体管612成为开启状态，对应于光电转换元件638的受光量而使节点637的电位变化(蓄积工作)。然后，使晶体管612成为关闭状态，保持节点637的电位。接着，使晶体管636成为开启状态，将对应于节点637的电位的电位输出到布线619(选择工作)。通过检测出布线619的电位，可以知道光电转换元件638的受光量。

作为晶体管612及晶体管634优选使用os晶体管。如上所述，os晶体管可以实现极小的关态电流，因此可以使电容元件633小。或者，可以省略电容元件633。另外，当使用os晶体管作为晶体管612及晶体管634时，节点637的电位不容易变动。由此，可以实现不容易受到噪声的影响的摄像装置。

图39示出像素645的结构例子。图39是像素645的截面图。图39所示的像素645使用n型半导体作为衬底401。另外，在衬底401中设置有光电转换元件638的p型半导体621。另外，衬底401的一部分被用作光电转换元件638的n型半导体622。

晶体管635设置在衬底401上。晶体管635可以被用作n沟道型晶体管。另外，在衬底401的一部分中设置有p型半导体的阱620。阱620可以通过与形成p型半导体621时同样的方法设置。另外，阱620和p型半导体621可以同时形成。此外，作为晶体管635，例如可以使用上述晶体管282。

在光电转换元件638及晶体管635上形成有绝缘层613、绝缘层614及绝缘层615。绝缘层613、绝缘层614及绝缘层615可以使用与上述其它绝缘层相同的材料及方法形成。

在绝缘层613至绝缘层615中的与n型半导体622重叠的区域中形成有开口624，在绝缘层613至绝缘层615中的与p型半导体621重叠的区域中形成有开口625。在开口624及开口625中形成有接触插头626。接触插头626可以使用与上述接触插头相同的方式形成。注意，对开口624及开口625的数量及配置没有特别的限制。因此，可以实现布局的自由度高的摄像装置。

另外，在绝缘层615上形成有电极641、电极642及电极629。电极641通过设置在开口624中的接触插头626与n型半导体622电连接。此外，电极629通过设置在开口625中的接触插头626与p型半导体621电连接。

另外，以覆盖电极641、电极642及电极629的方式形成有绝缘层627。绝缘层627可以使用与绝缘层615同样的材料及方法形成。此外，也可以对绝缘层627的表面进行cmp处理。通过进行cmp处理，可以减少样品的凹凸，由此可以提高后面形成的绝缘层和导电层的覆盖性。电极641、电极642及电极629可以使用与上述其它电极相同的材料及方法形成。

另外，在绝缘层627上形成有绝缘层102及绝缘层103，在绝缘层103上形成有电极418、电极647及电极643。电极418可以被用作晶体管612的背栅极。电极643通过设置在绝缘层627、绝缘层102及绝缘层103中的开口与电极642电连接。电极647通过设置在绝缘层627、绝缘层102及绝缘层103中的开口与电极629电连接。

电极418、电极647及电极643可以使用与上述其它电极相同的材料及方法形成。例如，电极418、电极647及电极643可以使用与电极105相同的材料及方法形成。电极418、电极647及电极643也可以使用镶嵌法或双镶嵌法等形成。图39示出电极418、电极647及电极643由多个导电层的叠层形成时的例子。

在电极418、电极647、电极643及绝缘层104上依次层叠有绝缘层106、绝缘层107、绝缘层108、绝缘层114及绝缘层115。晶体管612形成在绝缘层103与绝缘层115之间。作为晶体管612，可以使用上述实施方式所示的晶体管100或晶体管200等。图39示出作为晶体管612使用晶体管100时的例子。

另外，在绝缘层115上形成有绝缘层477，在绝缘层477上形成有电极644及电极631。此外，以覆盖电极644及电极631的方式形成有绝缘层639。此外，以隔着绝缘层639覆盖电极631的方式形成有电极632。电极631、绝缘层639和电极632重叠的区域被用作电容元件633。

电极644与晶体管612的源极和漏极中的一个电连接。电极644与电极647电连接。在电极632上形成有绝缘层437。

[变形例1]

图40示出与图39不同的像素645的结构例子。

图40所示的像素645在衬底401上设置有晶体管635及晶体管636。晶体管635可以被用作n沟道型晶体管。晶体管636可以被用作p沟道型晶体管。晶体管635和晶体管636由元件隔离层414电隔离。作为晶体管635，例如可以使用上述晶体管282。作为晶体管636，例如可以使用上述晶体管281。

在绝缘层615上形成有电极413a至电极413d。电极413a与晶体管635的源极和漏极中的一个电连接，电极413b与晶体管635的源极和漏极中的另一个电连接。电极413c与晶体管635的栅极电连接。电极413b与晶体管636的源极和漏极中的一个电连接，电极413d与晶体管636的源极和漏极中的另一个电连接。电极413a至电极413d可以使用与上述其它电极相同的材料及方法形成。

在图40所示的像素645中，在绝缘层437上设置有光电转换元件638。在光电转换元件638上设置有绝缘层617，在绝缘层617上设置有电极488。绝缘层617可以使用与绝缘层437相同的材料及方法形成。

在图40所示的光电转换元件638中，在由金属材料等形成的电极686与透光导电层682之间包括光电转换层681。图40示出将硒类材料用于光电转换层681的方式。使用硒类材料的光电转换元件638对可见光具有高外部量子效率。该光电转换元件可以是因雪崩击穿现象而使电子放大量相对于入射光量大的高灵敏度的传感器。另外，由于硒类材料的光吸收系数高，而具有易于将光电转换层681形成得较薄的优点。

作为硒类材料，可以使用非晶硒或结晶硒。例如，通过在形成非晶硒之后进行加热处理，可以得到结晶硒。另外，通过使结晶硒的结晶粒径小于像素间距，可以减少各像素的特性偏差。另外，与非晶硒相比，结晶硒具有对于可见光的光谱灵敏度及光吸收系数高的特性。

注意，虽然附图示出光电转换层681为单层的情况，但是也可以采用在硒类材料的受光面一侧作为空穴阻挡层设置氧化镓或氧化铈等，并在电极686一侧作为电子阻挡层设置氧化镍或硫化锑等的结构。

光电转换层681可以是包含铜、铟和硒的化合物(cis)的层。或者，也可以是包含铜、铟、镓和硒的化合物(cigs)的层。通过使用cis或cigs，与使用硒的单层的情况同样，可以形成能够利用雪崩击穿现象的光电转换元件。

另外，cis及cigs是p型半导体，为了形成接合，也可以以与其接触的方式设置n型半导体的硫化镉或硫化锌等。

为了使雪崩击穿现象发生，优选对光电转换元件施加较高的电压(例如，10v以上)。由于os晶体管具有其漏极耐压高于si晶体管的特性，因此可以更容易地对光电转换元件施加较高的电压。因此，通过组合漏极耐压高的os晶体管与将硒类材料用于光电转换层的光电转换元件，可以实现高灵敏度且高可靠性的摄像装置。

透光导电层682例如可以使用铟锡氧化物、包含硅的铟锡氧化物、包含锌的氧化铟、氧化锌、包含镓的氧化锌、包含铝的氧化锌、氧化锡、包含氟的氧化锡、包含锑的氧化锡或石墨烯等。此外，透光导电层682不局限于单层，也可以为不同膜的叠层。图40示出透光导电层682通过电极488及接触插头489与布线487电连接的情况，但是透光导电层682可以与布线487直接接触。

电极686及布线487等可以具有层叠多个导电层的结构。例如，电极686可以具有第一导电层和第二导电层这两层结构，布线487可以具有第三导电层和第四导电层这两层结构(未图示)。另外，例如，优选选择低电阻的金属等来形成第一导电层及第三导电层，而选择与光电转换层681的接触特性好的金属等来形成第二导电层及第四导电层。通过采用这种结构，可以提高光电转换元件的电特性。此外，一些种类的金属因与透光导电层682接触而会产生电蚀。即使将这种金属用于第三导电层，也通过将第四导电层设置在第三导电层与透光导电层682之间可以防止电蚀。

作为第二导电层和第四导电层，例如可以使用钼或钨等。此外，作为第一导电层和第三导电层，例如可以使用铝、钛或依次层叠钛、铝和钛的叠层。

此外，绝缘层617也可以采用多层结构。分隔壁677可以使用无机绝缘体或绝缘有机树脂等形成。另外，分隔壁677也可以着色成黑色等以遮蔽照射到晶体管等的光和/或确定每一个像素的受光部的面积。

作为光电转换元件638，也可以采用使用如非晶硅膜或微晶硅膜等的pin结二极管元件等。该光电二极管包括依次层叠的n型半导体层、i型半导体层及p型半导体层。i型半导体层优选使用非晶硅。p型半导体层及n型半导体层可以使用包含赋予各导电型的掺杂剂的非晶硅或者微晶硅等。其光电转换层包含非晶硅的光电二极管在可见光波长区域内的灵敏度较高，容易检测出微弱的可见光。

pn结二极管元件及pin结二极管元件优选以p型半导体层为受光面的方式设置。通过以p型半导体层为受光面，可以提高光电转换元件638的输出电流。

使用上述硒类材料或非晶硅等形成的光电转换元件638可以利用成膜工序、光刻工序、蚀刻工序等一般的半导体制造工序制造。

<半导体晶片、芯片>

图41a示出进行切割处理之前的衬底711的俯视图。作为衬底711，例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底711上设置有多个电路区域712。在电路区域712中，也可以设置根据本发明的一个方式的半导体装置、cpu、rf标签或摄像装置等。

多个电路区域712的每一个都被分离区域713围绕。分离线(也称为“切割线”)714位于与分离区域713重叠的位置上。通过沿着分离线714切割衬底711，可以从衬底711切割出包括电路区域712的芯片715。图41b示出芯片715的放大图。

另外，也可以在分离区域713上设置导电层和半导体层。通过在分离区域713上设置导电层和半导体层，可以缓和可能在切割工序中产生的esd，而防止在切割工序中成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边使溶解有碳酸气体等以降低了其电阻率的纯水流过切削部一边进行切割工序。通过在分离区域713上设置导电层和半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以提高半导体装置的生产率。

<电子构件>

参照图42a和图42b对将芯片715应用于电子构件的例子进行说明。注意，电子构件也被称为半导体封装或ic用封装。电子构件根据端子取出方向和端子的形状存在多个规格和名称。

在组装工序(后面的工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件，来完成电子构件。

参照图42a所示的流程图对后工序进行说明。在前工序中，在衬底711上形成本发明的一个方式的半导体装置等，然后进行研磨该衬底711的背面(没有形成半导体装置等的面)的“背面研磨工序”(步骤s721)。通过进行研磨来使衬底711变薄，可以实现电子构件的小型化。

接着，进行将衬底711分成多个芯片715的“切割(dicing)工序”(步骤s722)。并且，进行将被切割的各芯片715接合于引线框架上的“芯片接合(diebonding)工序”(步骤s723)。芯片接合工序中的芯片与引线框架的接合可以适当地根据产品选择合适的方法，例如利用树脂的接合或利用胶带的接合等。另外，也可以在插入物(interposer)衬底上安装芯片代替引线框架。

接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的“引线键合(wirebonding)工序”(步骤s724)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ballbonding)或楔键合(wedgebonding)。

进行由环氧树脂等密封被引线键合的芯片的“密封工序(模塑(molding)工序)”(步骤s725)。通过进行密封工序，使电子构件的内部被树脂填充，可以保护安装于芯片内部的电路部及将芯片与引线连接的金属细线免受机械外力的影响，还可以降低因水分或灰尘而导致的特性劣化(可靠性的降低)。

接着，进行对引线框架的引线进行电镀处理的“引线电镀工序”(步骤s726)。通过该电镀处理可以防止引线生锈，而在后面将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，进行引线的切断及成型加工的“成型工序”(步骤s727)。

接着，进行对封装表面进行印字处理(marking)的“印字工序”(步骤s728)。并且经过调查外观形状的优劣或工作故障的有无的“检验工序”(步骤s729)完成电子构件。

图42b示出完成的电子构件的透视示意图。在图42b中，作为电子构件的一个例子，示出qfp(quadflatpackage：四侧引脚扁平封装)的透视示意图。图42b所示的电子构件750包括引线755及芯片715。电子构件750也可以具有多个芯片715。

图42b所示的电子构件750例如安装于印刷电路板752。通过组合多个这样的电子构件750并使其在印刷电路板752上彼此电连接，来完成安装有电子构件的衬底(安装衬底754)。完成的安装衬底754用于电子设备等。

<显示装置>

接着，对可以使用上述晶体管和/或半导体装置的显示装置的一个例子进行说明。图43a是说明显示装置500的结构例子的方框图。

图43a所示的显示装置500包括驱动电路511、驱动电路521a、驱动电路521b及显示区域531。另外，有时将驱动电路511、驱动电路521a及驱动电路521b总称为“驱动电路”或“外围驱动电路”。

可以将驱动电路521a及驱动电路521b用作例如扫描线驱动电路。另外，可以将驱动电路511用作例如信号线驱动电路。另外，也可以仅设置驱动电路521a和驱动电路521b中的某一个。此外，也可以在隔着显示区域531与驱动电路511相对的位置设置某种电路。

另外，图43a所示的显示装置500包括分别大致平行地设置且由驱动电路521a和/或驱动电路521b控制电位的p条布线535以及分别大致平行地设置且由驱动电路511控制电位的q条布线536。并且，显示区域531包括配置为矩阵状的多个像素532。像素532包括像素电路534及显示元件。

另外，通过将三个像素532用作一个像素，可以实现全彩色显示。三个像素532分别控制红色光、绿色光或蓝色光的透射率、反射率或发光光量等。另外，由三个像素532控制的光的颜色不局限于红色、绿色、蓝色的组合，也可以是黄、青色、品红色。

另外，除了控制红色光、绿色光、蓝色光的像素之外还可以追加控制白色光的像素532并将四个像素532用作一个像素。通过追加控制白色光的像素532，可以提高显示区域的亮度。另外，通过增加用作一个像素的像素532可以适当地组合红色、绿色、蓝色、黄、青色及品红色而使用，由此可以扩大能够再现的色域。

当将像素配置为1920×1080的矩阵状时，可以实现以所谓全高清(也称为“2k分辨率”、“2k1k”或“2k”等)的分辨率能够显示的显示装置500。另外，例如，当将像素配置为3840×2160的矩阵状时，可以实现以所谓超高清(也称为“4k分辨率”、“4k2k”或“4k”等)的分辨率能够显示的显示装置500。另外，例如，当将像素配置为7680×4320的矩阵状时，可以实现以所谓超高清(也称为“8k分辨率”、“8k4k”或“8k”等)的分辨率能够显示的显示装置500。通过增加像素，也可以实现以16k或32k的分辨率进行显示的显示装置500。

第g行的布线535_g(g为1以上且p以下的自然数)与显示区域531中配置在p行q列(p、q都为1以上的自然数)的多个像素532中的配置于g行的q个像素532电连接。另外，第h列的布线536_h(h为1以上且q以下的自然数)与配置于p行q列的像素532中的配置于h列的p个像素532电连接。

[显示元件]

显示装置500可以采用各种方式或具有各种显示元件。作为显示元件的一个例子，可以举出其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体，如el(电致发光)元件(包含有机el元件、无机el元件或有机物及无机物的el元件)、led(白色led、红色led、绿色led、蓝色led等)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(glv)、使用mems(微电子机械系统)的显示元件、数字微镜设备(dmd)、dms(数码微快门)、mirasol(注册商标)、imod(干涉测量调节)元件、快门方式的mems显示元件、光干涉方式的mems显示元件、电润湿(electrowetting)元件、压电陶瓷显示器、使用碳纳米管的显示元件等。此外，作为显示元件，可以使用量子点。

作为使用el元件的显示装置的一个例子，有el显示器等。作为使用电子发射元件的显示装置的例子，有场致发射显示器(fed)或sed方式平面型显示器(sed：surface-conductionelectron-emitterdisplay：表面传导电子发射显示器)等。作为使用量子点的显示装置的一个例子，有量子点显示器等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的一个例子，有电子纸等。显示装置也可以为等离子体显示器(pdp)。显示装置也可以为视网膜扫描型成像装置。

注意，当实现半透射型液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能即可。例如，使像素电极的一部分或全部包含铝、银等即可。并且，此时也可以将sram等存储电路设置在反射电极下方。由此，可以进一步降低功耗。

注意，当使用led时，也可以在led的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型gan半导体层等。并且，在其上设置具有结晶的p型gan半导体层等，由此能够构成led。另外，也可以在石墨烯或石墨与具有结晶的n型gan半导体层之间设置aln层。此外，led所包括的gan半导体层也可以通过mocvd形成。注意，也可以通过设置石墨烯，以溅射法形成led所包括的gan半导体层。

图43b、图43c、图44a和图44b示出能够用于像素532的电路结构例子。

[发光显示装置用像素电路的一个例子]

图43b所示的像素电路534包括晶体管461、电容元件463、晶体管468和晶体管464。另外，图43b所示的像素电路534与能够用作显示元件的发光元件469电连接。

可以将os晶体管用作晶体管461、晶体管468及晶体管464。尤其是，优选将os晶体管用作晶体管461。

晶体管461的源电极和漏电极中的一个与布线536_h电连接。再者，晶体管461的栅电极与布线535_g电连接。从布线536_h供应视频信号。

晶体管461具有控制对节点465写入视频信号的功能。

电容元件463的一对电极中的一个与节点465电连接，另一个与节点467电连接。另外，晶体管461的源电极和漏电极中的另一个与节点465电连接。

电容元件463具有保持写入节点465中的数据的存储电容器的功能。

晶体管468的源电极和漏电极中的一个与电位供应线vl_a电连接，另一个与节点467电连接。并且，晶体管468的栅电极与节点465电连接。

晶体管464的源电极和漏电极中的一个与电位供应线v0电连接，另一个与节点467电连接。并且，晶体管464的栅电极与布线535_g电连接。

发光元件469的阳极和阴极中的一个与电位供应线vl_b电连接，另一个与节点467电连接。

作为发光元件469，例如可以使用有机电致发光元件(也称为有机el元件)等。但是，发光元件469不限定于此，例如也可以使用由无机材料构成的无机el元件。

例如，高电源电位vdd施加到电位供应线vl_a和电位供应线vl_b中的一个，低电源电位vss施加到另一个。

在图43b的具有像素电路534的显示装置500中，通过驱动电路521a和/或驱动电路521b依次选择各行的像素532，使晶体管461及晶体管464成为导通状态以将视频信号写入节点465。

当晶体管461及晶体管464处于截止状态时，使数据被写入到节点465的像素532成为保持状态。再者，根据写入到节点465的数据的电位，来控制流过晶体管468的源电极与漏电极之间的电流量，并且，发光元件469以对应于流过的电流量的亮度发光。通过逐行依次进行上述步骤，可以显示图像。

另外，也可以如图44a所示地使用具有背栅极的晶体管作为晶体管461、晶体管464及晶体管468。在图44a所示的晶体管461及晶体管464中，栅极与背栅极电连接。因此，栅极与背栅极一直为相同电位。另外，在晶体管468中背栅极与节点467电连接。因此，背栅极与节点467一直为相同电位。

可以将上述晶体管100或晶体管200用作晶体管461、晶体管468及晶体管464中的至少一个。

[液晶显示装置用像素电路的一个例子]

图43c所示的像素电路534包括晶体管461、电容元件463。另外，图43c所示的像素电路534与能够用作显示元件的液晶元件462电连接。优选将os晶体管用作晶体管461。

液晶元件462的一对电极中的一个的电位根据像素电路534的规格适当地设定。例如，可以对液晶元件462的一对电极中的一个供应共同电位(公共电位)或与电容线cl相同的电位。另外，也可以对各像素532中的液晶元件462的一对电极中的一个供应不同的电位。液晶元件462的一对电极中的另一个与节点466电连接。液晶元件462的取向状态取决于写入节点466的数据。

作为具有液晶元件462的显示装置的驱动方法，例如可以采用tn(twistednematic：扭曲向列)模式、stn(supertwistednematic：超扭曲向列)模式、va模式、asm(axiallysymmetricalignedmicro-cell：轴对称排列微单元)模式、ocb(opticallycompensatedbirefringence：光学补偿弯曲)模式、flc(ferroelectricliquidcrystal：铁电性液晶)模式、aflc(antiferroelectricliquidcrystal：反铁电液晶)模式、mva模式、pva(patternedverticalalignment：垂直取向构型)模式、ips模式、ffs模式或tba(transversebendalignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ecb(electricallycontrolledbirefringence：电控双折射)模式、pdlc(polymerdispersedliquidcrystal：聚合物分散型液晶)模式、pnlc(polymernetworkliquidcrystal：聚合物网络型液晶)模式、宾主模式等。但是并不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及其驱动方式。

当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。

另外，也可以采用不使用取向膜的呈现蓝相(bluephase)的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时在即将从胆甾相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt.％以上的手性试剂的液晶组成物用于液晶层。由于包括呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且它具有光学各向同性，所以不需要取向处理，并且视角依赖性低。另外，因可以不设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。从而，可以提高液晶显示装置的生产率。

此外，也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。

此外，液晶材料的固有电阻为1×10⁹ω·cm以上，优选为1×10¹¹ω·cm以上，更优选为1×10¹²ω·cm以上。另外，本说明书中的固有电阻的值为在20℃测量的值。

在第g行h列的像素电路534中，晶体管461的源电极和漏电极中的一个与布线536_h电连接，另一个与节点466电连接。晶体管461的栅电极与布线535_g电连接。布线536_h供应视频信号。晶体管461具有控制向节点466写入视频信号的功能。

电容元件463的一对电极中的一个与被供应特定电位的布线(以下称为电容线cl)电连接，另一个与节点466电连接。另外，电容线cl的电位的值根据像素电路534的规格适当地设定。电容元件463具有保持写入节点466中的数据的存储电容器的功能。

例如，在图43c的包括像素电路534的显示装置500中，通过驱动电路521a和/或驱动电路521b依次选择各行的像素电路534，使晶体管461变为导通状态来对节点466写入视频信号。

节点466被写入视频信号的像素电路534当晶体管461为关闭状态时变为保持状态。通过按行依次进行上述步骤，可以在显示区域531上显示图像。

另外，也可以如图44b所示地使用具有背栅极的晶体管作为晶体管461。图44b所示的晶体管461的栅极与背栅极电连接。因此，栅极与背栅极一直为相同电位。

[外围电路的结构例子]

图45a示出驱动电路511的结构例子。驱动电路511包括移位寄存器512、锁存电路513及缓冲器514。此外，图45b示出驱动电路521a的结构例子。驱动电路521a包括移位寄存器522及缓冲器523。驱动电路521b也可以具有与驱动电路521a相同的结构。

移位寄存器512及移位寄存器522被输入起始脉冲sp、时钟信号clk等。

[显示装置的结构例子]

通过利用上述实施方式所示的晶体管，可以将包括移位寄存器的驱动电路的一部分或整体与像素部形成在同一衬底上，来形成系统化面板(system-on-panel)。

在本实施方式中，对使用液晶元件的显示装置的结构例子及使用el元件的显示装置的结构例子进行说明。在图46a中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006进行密封。在图46a中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003、扫描线驱动电路4004。此外，供应到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从fpc(flexibleprintedcircuit，柔性印刷电路)4018a、fpc4018b供应。

在图46b及图46c中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002及扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图46b及图46c中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路4003。在图46b及图46c中，供应到信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从fpc4018供应。

虽然在图46b及图46c中示出另行形成信号线驱动电路4003并将其安装到第一衬底4001的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。

另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用引线键合方法、cog(chiponglass，玻璃覆晶封装)方法、tcp(tapecarrierpackage：带载封装)、cof(chiponfilm：覆晶薄膜封装)等。图46a是通过cog方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图46b是通过cog方法安装信号线驱动电路4003的例子，而图46c是通过tcp方法安装信号线驱动电路4003的例子。

此外，显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的ic等的模块。

此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，可以应用上述实施方式所示的晶体管。

图47a和图47b为示出图46b中以n1-n2的点划线表示的部分的截面结构的截面图。如图47a和47b所示，显示装置包括电极4015，并且，电极4015通过各向异性导电层4019电连接到fpc4018所包括的端子。另外，电极4015在形成在绝缘层4110、绝缘层4111及绝缘层4112中的开口中与布线4014电连接。

电极4015由与第一电极层4030相同的导电层形成，布线4014由与晶体管4010及晶体管4011的源电极及漏电极相同的导电层形成。

此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个晶体管。在图47a及图47b中例示像素部4002所包括的晶体管4010和扫描线驱动电路4004所包括的晶体管4011。在图47a中，在晶体管4010及晶体管4011上设置有绝缘层4110、绝缘层4111及绝缘层4112，并且在图47b中，在绝缘层4112上还设置有分隔壁4510。

另外，晶体管4010及晶体管4011设置在绝缘层4102上。另外，晶体管4010及晶体管4011包括形成在绝缘层4102上的电极4017，电极4017上形成有绝缘层4103。电极4017可以用作背栅极。

晶体管4010及晶体管4011可以使用上述实施方式所示的晶体管。此外，作为晶体管4010及晶体管4011可以使用os晶体管。os晶体管的电特性变动被抑制，所以在电性上稳定。因此，可以使图47a及图47b所示的本实施方式的显示装置成为高可靠性的显示装置。

另外，图47a及图47b所示的显示装置包括电容元件4020。电容元件4020包括在与晶体管4010的栅电极相同的工序中形成的电极以及在与背栅电极相同的工序中形成的电极。各电极隔着绝缘层4103彼此重叠。

一般而言，考虑在像素部中配置的晶体管的泄漏电流等设定在显示装置的像素部中设置的电容元件的容量以使其能够在指定期间保持电荷。电容元件的容量考虑晶体管的关态电流等设定即可。

例如，通过在液晶显示装置的像素部中使用os晶体管，可以将电容元件的容量降低至液晶容量的1/3以下、进而1/5以下。当使用os晶体管时，可以不设置电容元件。

设置在像素部4002中的晶体管4010与显示元件电连接。图47a示出作为显示元件采用液晶元件的液晶显示装置的一个例子。在图47a中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘层4032、绝缘层4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030与第二电极层4031隔着液晶层4008重叠。

此外，间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。注意，还可以使用球状间隔物。

另外，晶体管4010及晶体管4011优选采用os晶体管。os晶体管可以降低关闭状态下的电流值(关态电流值)。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以具有抑制功耗的效果。

此外，由于os晶体管可以得到较高的场效应迁移率，因此可以进行高速驱动。由此，通过在显示装置的驱动电路部或像素部中使用上述晶体管，可以提供高品质的图像。另外，由于可以在同一衬底上分别制造驱动电路及像素部，所以可缩减显示装置的构件个数。

此外，在显示装置中，可以适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。

作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件(也称为el元件)。el元件在一对电极之间具有包含发光化合物的层(也称为el层)。当使一对电极之间产生高于el元件的阈值电压的电位差时，空穴从阳极一侧注入到el层中，而电子从阴极一侧注入到el层中。被注入的电子和空穴在el层中重新结合，由此，包含在el层中的发光物质发光。

el元件根据发光材料是有机化合物还是无机化合物被区别，通常前者被称为有机el元件，而后者被称为无机el元件。

在有机el元件中，通过施加电压，电子从一个电极注入到el层中，而空穴从另一个电极注入到el层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。

el层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。

el层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。

无机el元件根据其元件结构而分类为分散型无机el元件和薄膜型无机el元件。分散型无机el元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机el元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。注意，这里作为发光元件使用有机el元件进行说明。

为了取出发光，使发光元件的一对电极中的至少一个为透明即可。在衬底上形成有晶体管及发光元件。作为发光元件可以采用从与该衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；以及从两个表面取出发光的双面发射结构。

图47b示出作为显示元件使用发光元件的发光显示装置(也称为“el显示装置”)的一个例子。发光元件4513与设置在像素部4002中的晶体管4010电连接。虽然发光元件4513具有第一电极层4030、发光层4511及第二电极层4031的叠层结构，但是不局限于该结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。

分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。

发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。

为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及分隔壁4510上形成保护层。作为保护层，可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、dlc(diamondlikecarbon)膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。

作为填充剂4514，除了氮或氩等非活性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用pvc(聚氯乙烯)、丙烯酸类树脂、聚酰亚胺、环氧类树脂、硅酮类树脂、pvb(聚乙烯醇缩丁醛)或eva(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。

作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。

另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。

通过使发光元件具有微腔结构，能够提取色纯度高的光。另外，通过组合微腔结构和滤色片，可以防止反射眩光，而可以提高图像的可见度。

关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。

作为第一电极层4030及第二电极层4031，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。

此外，第一电极层4030及第二电极层4031可以使用钨(w)、钼(mo)、锆(zr)、铪(hf)、钒(v)、铌(nb)、钽(ta)、铬(cr)、钴(co)、镍(ni)、钛(ti)、铂(pt)、铝(al)、铜(cu)、银(ag)等金属、或者、其合金或其氮化物中的一种以上形成。

此外，第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。

此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。

通过采用上述实施方式所示的移位寄存器，可以提供高可靠性的显示装置。此外，通过采用上述实施方式所示的晶体管，可以进一步提高显示装置的可靠性。另外，通过采用上述实施方式所示的晶体管，可以提供具有高分辨率、大尺寸且高显示质量的显示装置。另外，可以提供一种功耗得到降低的显示装置。

<显示模块>

作为采用上述晶体管的半导体装置的一个例子对显示模块进行说明。在图48所示的显示模块6000中，在上盖6001与下盖6002之间设置有连接于fpc6003的触摸传感器6004、连接于fpc6005的显示面板6006、背光单元6007、框架6009、印刷电路板6010和电池6011。注意，有时没有设置背光单元6007、电池6011、触摸传感器6004等。

例如，可以将本发明的一个方式的半导体装置用于安装在触摸传感器6004、显示面板6006、印刷电路板6010上的集成电路等。例如，可以将之前所述的显示装置用于显示面板6006。

上盖6001和下盖6002的形状和尺寸可以根据触摸传感器6004和显示面板6006等的尺寸适当地改变。

触摸传感器6004可以为电阻膜式或电容式，并且能够与显示面板6006重叠而使用。可以对显示面板6006附加触摸传感器功能。例如，也可以通过在显示面板6006的每个像素内设置触摸传感器用电极，附加电容式触摸面板的功能等。或者，也可以通过在显示面板6006的每个像素内设置光传感器，附加光学式触摸传感器的功能等。在不需要设置触摸传感器6004的情况下，也可以省略触摸传感器6004。

背光单元6007包括光源6008。可以将光源6008设置于背光单元6007的端部，并且可以使用光扩散板。另外，当将发光显示装置等用于显示面板6006时，可以省略背光单元6007。

框架6009除了保护显示面板6006的功能之外还具有阻挡从印刷电路板6010一侧产生的电磁波的电磁屏蔽的功能。框架6009可以具有散热板的功能。

印刷电路板6010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路等。作为对电源电路供电的电源，可以使用电池6011或商用电源。注意，当作为电源使用商用电源时可以省略电池6011。

另外，显示模块6000还可以追加设置有诸如偏振片、相位差板、棱镜片等的构件。

本实施方式可以与其他实施方式或实施例等所记载的结构适当地组合而实施。

实施方式4

根据本发明的一个方式的半导体装置可以用于各种各样的电子设备。图49示出应用根据本发明的一个方式的半导体装置的电子设备的具体例子。

作为使用根据本发明的一个方式的半导体装置的电子设备的具体例子，可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在dvd(digitalversatiledisc：数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式cd播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、便携式信息终端、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、dna保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者，还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。

另外，利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体，例如可以举出电动汽车(ev)、兼具内燃机和电动机的混合动力汽车(hev)、插电式混合动力汽车(phev)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。

图49示出其他电子设备的例子。在图49中，显示装置8000是使用根据本发明的一个方式的蓄电装置8004的电子设备的一个例子。具体地说，显示装置8000相当于电视广播接收用显示装置，包括外壳8001、显示部8002、扬声器部8003、半导体装置8004及蓄电装置8005等。根据本发明的一个方式的半导体装置8004设置在外壳8001的内部。半导体装置8004可以保持控制数据和控制程序等。另外，显示装置8000既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8005中的电力。

作为显示部8002，可以使用显示装置诸如液晶显示装置、在每个像素中具备有机el元件等发光元件的发光显示装置、电泳显示装置、dmd(数字微镜装置：digitalmicromirrordevice)、pdp(等离子体显示面板：plasmadisplaypanel)及fed(场致发射显示器：fieldemissiondisplay)等。

另外，除了电视广播接收用的显示装置之外，显示装置还包括所有显示信息用显示装置，例如个人计算机用显示装置或广告显示用显示装置等。

在图49中，安镶型照明装置8100是使用根据本发明的一个方式的半导体装置8103的电子设备的一个例子。具体地说，照明装置8100包括外壳8101、光源8102、半导体装置8103及蓄电装置8105等。虽然在图49中例示出半导体装置8103设置在安镶有外壳8101及光源8102的天花板8104的内部的情况，但是半导体装置8103也可以设置在外壳8101的内部。半导体装置8103可以保持光源8102的发光亮度等的数据和控制程序等。另外，照明装置8100既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置中的电力。

虽然在图49中例示出设置在天花板8104的安镶型照明装置8100，但是根据本发明的一个方式的半导体装置既可以用于设置在天花板8104以外的例如侧壁8405、地板8406或窗户8407等的安镶型照明装置，又可以用于台式照明装置等。

另外，作为光源8102，可以使用利用电力人工性地得到光的人工光源。具体地说，作为上述人工光源的例子，可以举出白炽灯泡、荧光灯等放电灯以及led或有机el元件等发光元件。

在图49中，具有室内机8200及室外机8204的空调器是使用根据本发明的一个方式的半导体装置8203的电子设备的一个例子。具体地说，室内机8200包括外壳8201、送风口8202、半导体装置8203及蓄电装置8205等。虽然在图49中例示出半导体装置8203设置在室内机8200中的情况，但是半导体装置8203也可以设置在室外机8204中。或者，也可以在室内机8200和室外机8204的双方中设置有半导体装置8203。半导体装置8203可以保持空调的控制数据和控制程序等。另外，空调器既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8205中的电力。

虽然在图49中例示由室内机和室外机构成的分体式空调器，但是也可以将根据本发明的一个方式的半导体装置用于在一个外壳中具有室内机的功能和室外机的功能的一体式空调器。

在图49中，电冷藏冷冻箱8300是使用根据本发明的一个方式的半导体装置8304的电子设备的一个例子。具体地说，电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置8304及蓄电装置8305等。在图49中，蓄电装置8305设置于外壳8301内部。通过利用半导体装置8304可以保持电冷藏冷冻箱8300的控制数据和控制程序等。另外，电冷藏冷冻箱8300既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8305中的电力。

图50a所示的信息终端2910在外壳2911中包括显示部2912、麦克风2917、扬声器部2914、照相机2913、外部连接部2916及操作开关2915等。显示部2912设置有使用柔性衬底的显示面板及触摸屏。另外，信息终端2910在外壳2911的内侧具有天线、电池等。信息终端2910例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。

图50b所示的笔记本型个人计算机2920包括外壳2921、显示部2922、键盘2923及指向装置2924等。另外，笔记本型个人计算机2920在外壳2921的内侧具有天线、电池等。

图50c所示的摄像机2940包括外壳2941、外壳2942、显示部2943、操作开关2944、透镜2945及连接部2946等。操作开关2944及透镜2945设置在外壳2941中，显示部2943设置在外壳2942中。另外，摄像机2940在外壳2941的内侧具有天线、电池等。并且，外壳2941和外壳2942由连接部2946连接，由连接部2946可以改变外壳2941和外壳2942之间的角度。另外，可以根据外壳2942与外壳2941所形成的角度而改变显示在显示部2943中的图像的方向并切换图像的显示/非显示。

图50d示出手镯型信息终端的一个例子。信息终端2950包括外壳2951及显示部2952等。另外，信息终端2950在外壳2951的内侧具有天线、电池等。显示部2952由具有曲面的外壳2951支撑。因为显示部2952具备使用柔性衬底的显示面板，所以可以提供一种具有柔性、轻量且方便性良好的信息终端2950。

图50e示出手表型信息终端的一个例子。信息终端2960包括外壳2961、显示部2962、腕带2963、表扣2964、操作开关2965、输入输出端子2966等。另外，信息终端2960在外壳2961的内侧具有天线、电池等。信息终端2960可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通讯、电脑游戏等各种应用程序。

显示部2962的显示面弯曲，能够沿着弯曲的显示面进行显示。另外，显示部2962具备触摸传感器，可以用手指或触屏笔等触摸画面来进行操作。例如，通过触摸显示于显示部2962的图标2967，可以启动应用程序。操作开关2965除了时刻设定之外，还可以具有电源开关、无线通讯的开关、静音模式的设置及取消、省电模式的设置及取消等各种功能。例如，通过利用组装在信息终端2960中的操作系统，也可以设定操作开关2965的功能。

另外，信息终端2960可以执行依据通信标准的近距离无线通讯。例如，通过与可无线通讯的耳麦通信，可以进行免提通话。另外，信息终端2960具备输入输出端子2966，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过输入输出端子2966进行充电。另外，充电动作也可以利用无线供电进行，而不通过输入输出端子2966进行。

图50f示出汽车的一个例子的外观图。汽车2980包括车体2981、车轮2982、仪表盘2983及灯2984等。另外，汽车2980具有天线、电池等。

例如，使用本发明的一个方式的半导体装置的存储装置可以在长期间保持上述电子设备的控制数据和控制程序等。通过使用根据本发明的一个方式的半导体装置，可以实现高可靠性的电子设备。

本实施方式可以与其他实施方式或实施例等所记载的结构适当地组合而实施。

实施方式5

在本实施方式中，说明氧化物半导体的结构。氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有caac-os(c-axis-alignedcrystallineoxidesemiconductor)、多晶氧化物半导体、nc-os(nanocrystallineoxidesemiconductor)、a-likeos(amorphous-likeoxidesemiconductor)及非晶氧化物半导体等。

从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、caac-os、多晶氧化物半导体以及nc-os等。

一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。

即，不能将稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-likeos不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-likeos在物性上接近于非晶氧化物半导体。

〈caac-os〉

首先，说明caac-os。

caac-os是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。

说明使用x射线衍射(xrd：x-raydiffraction)装置对caac-os进行分析时的情况。例如，当利用out-of-plane法分析包含分类为空间群r-3m的ingazno4结晶的caac-os的结构时，如图53a所示，在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于ingazno4结晶的(009)面，由此可确认到在caac-os中结晶具有c轴取向性，并且c轴朝向大致垂直于形成caac-os的膜的面(也称为被形成面)或顶面的方向。注意，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群fd-3m的结晶结构。因此，优选的是，在caac-os中不出现该峰值。

另一方面，当利用从平行于被形成面的方向使x射线入射到样品的in-plane法分析caac-os的结构时，在2θ为56°附近出现峰值。该峰值来源于ingazno4结晶的(110)面。并且，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图53b所示的那样观察不到明确的峰值。另一方面，当对单晶ingazno4将2θ固定为56°附近来进行φ扫描时，如图53c所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用xrd的结构分析可以确认到caac-os中的a轴和b轴的取向没有规律性。

接着，说明利用电子衍射分析的caac-os。例如，当对包含ingazno4结晶的caac-os在平行于caac-os的被形成面的方向上入射束径为300nm的电子束时，有可能出现图53d所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于ingazno4结晶的(009)面的斑点。因此，电子衍射也示出caac-os所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于被形成面或顶面的方向。另一方面，图53e示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时的衍射图案。从图53e观察到环状的衍射图案。因此，使用束径为300nm的电子束的电子衍射也示出caac-os所包含的颗粒的a轴和b轴不具有取向性。可以认为图53e中的第一环起因于ingazno4结晶的(010)面和(100)面等。另外，可以认为图53e中的第二环起因于(110)面等。

另外，在利用透射电子显微镜(tem：transmissionelectronmicroscope)观察所获取的caac-os的明视场图像与衍射图案的复合分析图像(也称为高分辨率tem图像)中，可以观察到多个颗粒。然而，即使在高分辨率tem图像中，有时也观察不到颗粒与颗粒之间的明确的边界，即晶界(grainboundary)。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。

图54a示出从大致平行于样品面的方向观察所获取的caac-os的截面的高分辨率tem图像。利用球面像差校正(sphericalaberrationcorrector)功能得到高分辨率tem图像。尤其将利用球面像差校正功能获取的高分辨率tem图像称为cs校正高分辨率tem图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜jem-arm200f等观察cs校正高分辨率tem图像。

从图54a可确认到其中金属原子排列为层状的颗粒。并且可知一个颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将caac-os称为具有canc(c-axisalignednanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映caac-os的被形成面或顶面的凸凹并平行于caac-os的被形成面或顶面。

另外，图54b及图54c示出从大致垂直于样品面的方向观察所获取的caac-os的平面的cs校正高分辨率tem图像。图54d及图54e是通过对图54b及图54c进行图像处理得到的图像。下面说明图像处理的方法。首先，通过对图54b进行快速傅里叶变换(fft：fastfouriertransform)处理，获取fft图像。接着，以保留所获取的fft图像中的离原点2.8nm^-1至5.0nm^-1的范围的方式进行掩模处理。接着，对经过掩模处理的fft图像进行快速傅立叶逆变换(ifft：inversefastfouriertransform)处理而获取经过处理的图像。将所获取的图像称为fft滤波图像。fft滤波图像是从cs校正高分辨率tem图像中提取出周期分量的图像，其示出晶格排列。

在图54d中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域是一个颗粒。并且，以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形，由此可知颗粒为六角形。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。

在图54e中，以点线示出晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分，以虚线示出晶格排列的方向变化。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心周围的晶格点相接时，可以形成畸变的六角形、五角形或/及七角形等。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于caac-os可容许因如下原因而发生的畸变：在a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。

如上所示，caac-os具有c轴取向性，其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将caac-os称为具有caacrystal(c-axis-aligneda-b-plane-anchoredcrystal)的氧化物半导体。

caac-os是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说caac-os是杂质或缺陷(氧缺陷等)少的氧化物半导体。

此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。

〈nc-os〉

接着，对nc-os进行说明。

说明使用xrd装置对nc-os进行分析的情况。例如，当利用out-of-plane法分析nc-os的结构时，不出现表示取向性的峰值。换言之，nc-os的结晶不具有取向性。

另外，例如，当使包含ingazno4结晶的nc-os薄片化，并在平行于被形成面的方向上使束径为50nm的电子束入射到厚度为34nm的区域时，观察到如图55a所示的环状衍射图案(纳米束电子衍射图案)。另外，图55b示出将束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。从图55b观察到环状区域内的多个斑点。因此，nc-os在入射束径为50nm的电子束时观察不到秩序性，但是在入射束径为1nm的电子束时确认到秩序性。

另外，当使束径为1nm的电子束入射到厚度小于10nm的区域时，如图55c所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-os在厚度小于10nm的范围内包含秩序性高的区域，即结晶。注意，因为结晶朝向各种各样的方向，所以也有观察不到有规律性的电子衍射图案的区域。

图55d示出从大致平行于被形成面的方向观察到的nc-os的截面的cs校正高分辨率tem图像。在nc-os的高分辨率tem图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-os所包含的结晶部的尺寸为1nm以上且10nm以下，尤其大多为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystallineoxidesemiconductor)。例如，在nc-os的高分辨率tem图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与caac-os中的颗粒相同。因此，下面有时将nc-os的结晶部称为颗粒。

如此，在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-os在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-likeos或非晶氧化物半导体没有差别。

另外，由于在颗粒(纳米晶)之间结晶取向没有规律性，所以也可以将nc-os称为包含ranc(randomalignednanocrystals：无规取向纳米晶)的氧化物半导体或包含nanc(non-alignednanocrystals：无取向纳米晶)的氧化物半导体。

nc-os是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-os的缺陷态密度比a-likeos或非晶氧化物半导体低。但是，在nc-os中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-os的缺陷态密度比caac-os高。

<a-likeos>

a-likeos是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。

图56a和图56b示出a-likeos的高分辨率截面tem图像。图56a示出电子照射开始时的a-likeos的高分辨率截面tem图像。图56b示出照射4.3×10⁸e^-/nm²的电子(e^-)之后的a-likeos的高分辨率截面tem图像。由图56a和图56b可知，a-likeos从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外，可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。

由于a-likeos包含空洞，所以其结构不稳定。为了证明与caac-os及nc-os相比a-likeos具有不稳定的结构，下面示出电子照射所导致的结构变化。

作为样品，准备a-likeos、nc-os和caac-os。每个样品都是in-ga-zn氧化物。

首先，取得各样品的高分辨率截面tem图像。由高分辨率截面tem图像可知，每个样品都具有结晶部。

已知ingazno4结晶的单位晶格具有所包括的三个in-o层和六个ga-zn-o层共计九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等，由结晶结构分析求出其值为0.29nm。由此，以下可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作ingazno4结晶部。晶格条纹对应于ingazno4结晶的a-b面。

图57示出调查了各样品的结晶部(22至30处)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图57可知，在a-likeos中，结晶部根据有关取得tem图像等的电子的累积照射量逐渐变大。由图57可知，在利用tem的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e^-)的累积照射量为4.2×10⁸e^-/nm²时生长到1.9nm左右。另一方面，可知nc-os和caac-os在开始电子照射时到电子的累积照射量为4.2×10⁸e^-/nm²的范围内，结晶部的尺寸都没有变化。由图57可知，无论电子的累积照射量如何，nc-os及caac-os的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外，使用日立透射电子显微镜h-9000nar进行电子束照射及tem的观察。作为电子束照射条件，加速电压为300kv；电流密度为6.7×10⁵e^-/(nm²·s)；照射区域的直径为230nm。

如此，有时电子照射引起a-likeos中的结晶部的生长。另一方面，在nc-os和caac-os中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-likeos与caac-os及nc-os相比具有不稳定的结构。

此外，由于a-likeos包含空洞，所以其密度比nc-os及caac-os低。具体地，a-likeos的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-os的密度及caac-os的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。

例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶ingazno4的密度为6.357g/cm³。因此，例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，a-likeos的密度为5.0g/cm³以上且小于5.9g/cm³。另外，例如，在原子数比满足in:ga:zn＝1:1:1的氧化物半导体中，nc-os的密度和caac-os的密度为5.9g/cm³以上且小于6.3g/cm³。

注意，当不存在相同组成的单晶时，通过以任意比例组合组成不同的单晶，可以估计出相当于所希望的组成的单晶的密度。根据组成不同的单晶的组合比例使用加权平均估计出相当于所希望的组成的单晶的密度即可。注意，优选尽可能减少所组合的单晶的种类来估计密度。

如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-likeos、nc-os和caac-os中的两种以上的叠层膜。

<氧化物半导体的载流子密度>

接着，说明氧化物半导体的载流子密度。

作为给氧化物半导体的载流子密度带来影响的因子，可以举出氧化物半导体中的氧缺陷(vo)或氧化物半导体中的杂质等。

当氧化物半导体中的氧缺陷增多时，氢与该氧缺陷键合(也可以将该状态称为voh)，而缺陷态密度增高。或者，当氧化物半导体中的杂质增多时，起因于该杂质的增多，缺陷态密度也增高。由此，可以通过控制氧化物半导体中的缺陷态密度，控制氧化物半导体的载流子密度。

下面，对os晶体管进行说明。在以抑制os晶体管的阈值电压的负向漂移或减少晶体管的关态电流为目的的情况下，优选降低氧化物半导体的载流子密度。在以降低氧化物半导体的载流子密度为目的的情况下，可以降低氧化物半导体中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征的氧化物半导体的载流子密度低于8×10¹⁵cm^-3，优选低于1×10¹¹cm^-3，更优选低于1×10¹⁰cm^-3，且为1×10^-9cm^-3以上，即可。

另一方面，在以增大晶体管的通态电流或提高晶体管的场效应迁移率为目的的情况下，优选增加氧化物半导体的载流子密度。在以增加氧化物半导体的载流子密度为目的的情况下，稍微增加氧化物半导体的杂质浓度，或者稍微增高氧化物半导体的缺陷态密度即可。或者，优选缩小氧化物半导体的带隙即可。例如，在得到晶体管的id-vg特性的导通/截止比的范围中，杂质浓度稍高或缺陷态密度稍高的氧化物半导体可以被看作实质上本征。此外，因电子亲和势大而带隙小的热激发电子(载流子)密度增高的氧化物半导体可以被看作实质上本征。另外，在使用电子亲和势较大的氧化物半导体的情况下，晶体管的阈值电压更低。

上述载流子密度增高的氧化物半导体稍微被n型化。因此，也可以将载流子密度增高的氧化物半导体称为“slightly-n”。

实质上本征的氧化物半导体的载流子密度优选为1×10⁵cm^-3以上且低于1×10¹⁸cm^-3，进一步优选为1×10⁷cm^-3以上且1×10¹⁷cm^-3以下，进一步优选为1×10⁹cm^-3以上且5×10¹⁶cm^-3以下，进一步优选为1×10¹⁰cm^-3以上且1×10¹⁶cm^-3以下，进一步优选为1×10¹¹cm^-3以上且1×10¹⁵cm^-3以下。

另外，通过使用上述实质上本征的氧化物半导体，有时晶体管的可靠性得到提高。在此，使用图58说明os晶体管的可靠性得到提高的理由。图58是说明os晶体管中的能带的图。

在图58中，ge表示栅电极，gi表示栅极绝缘膜，os表示氧化物半导体，sd表示源电极或漏电极。就是说，图58是栅电极、栅极绝缘膜、氧化物半导体、与氧化物半导体接触的源电极或漏电极的能带的一个例子。

在图58中，作为栅极绝缘膜使用氧化硅膜，将in-ga-zn氧化物用于氧化物半导体的结构。有可能形成在氧化硅膜中的缺陷的迁移能级(εf)会形成在离栅极绝缘膜的导带底3.1ev左右的位置，将在栅极电压(vg)为30v时的氧化物半导体与氧化硅膜的界面处的氧化硅膜的费米能级(ef)形成在离栅极绝缘膜的导带底3.6ev左右的位置。氧化硅膜的费米能级依赖于栅极电压而变动。例如，通过增大栅极电压，氧化物半导体与氧化硅膜的界面处的氧化硅膜的费米能级(ef)变低。图58中的白色圆圈表示电子(载流子)，图58中的x表示氧化硅膜中的缺陷能级。

如图58所示，在被施加栅极电压的状态下，例如，在载流子被热激发时，载流子被缺陷能级(附图中的x)俘获，缺陷能级的荷电状态从正(“+”)变为中性(“0”)。就是说，当氧化硅膜的费米能级(ef)加上述热激发的能级的值比缺陷的迁移能级(εf)高时，氧化硅膜中的缺陷能级的荷电状态从正变为中性，晶体管的阈值电压向正方向变动。

当使用电子亲和势不同的氧化物半导体时，有时栅极绝缘膜与氧化物半导体的界面的费米能级的形成深度不同。当使用电子亲和势较大的氧化物半导体时，在栅极绝缘膜与氧化物半导体的界面附近栅极绝缘膜的导带底相对提高。此时，有可能形成在栅极绝缘膜中的缺陷能级(图58中的x)相对提高，因此与栅极绝缘膜的费米能级与氧化物半导体的费米能级之间的能量差变大。当该能量差变大时，被栅极绝缘膜俘获的电荷变少，例如，有可能形成在上述氧化硅膜中的缺陷能级的荷电状态变化变少，而可以减少栅极偏压热(gatebiastemperature：也称为gbt)压力中的晶体管的阈值电压的变动。

本实施方式可以与其他的实施方式或实施例等所示的结构适当地组合而实施。

实施方式6

在本实施方式中，说明具备能够设置溅射用靶材的成膜室的成膜装置(溅射装置)的结构。本实施方式所示的成膜装置能够用于平行板型的溅射装置、对向靶材式的溅射装置等。

当利用对向靶材式溅射装置进行成膜时，可以减少对形成面的损伤，而易于得到结晶性高的膜。也就是说，有时优选使用对向靶材式溅射装置进行caac-os的成膜。

可以将使用平行板型溅射装置的成膜方法称为pesp(parallelelectrodesputtering)。另外，可以将利用对向靶材式溅射装置的成膜法称为vdsp(vapordepositionsputtering)。

首先，参照图59至图60c说明在成膜时等杂质很少混入膜中的成膜装置的结构。

图59示意性地示出单片式多室(singlewafermulti-chamber)成膜装置2700的俯视图。成膜装置2700包括：具备收纳衬底的盒式接口(cassetteport)2761和进行衬底对准的对准接口(alignmentport)2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；进行真空中的衬底的传送的传送室2704；对衬底进行加热的衬底加热室2705；以及配置有靶材且进行成膜的成膜室2706a、成膜室2706b及成膜室2706c。关于成膜室2706a、成膜室2706b及成膜室2706c的结构，可以参照下述成膜室。

大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b连接，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704连接，传送室2704与衬底加热室2705、成膜室2706a、成膜室2706b以及成膜室2706c连接。

在各室的连接部设置有闸阀2764，可以独立地保持除了大气侧衬底供应室2701及大气侧衬底传送室2702以外的各室的真空状态。大气侧衬底传送室2702及传送室2704具有传送机器人2763，可以传送衬底。

衬底加热室2705优选兼作等离子体处理室。成膜装置2700可以在处理与处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。另外，可以自由地决定成膜、加热处理等的顺序。传送室、成膜室、装载闭锁室、卸载闭锁室以及衬底加热室的数量不局限于上述数量，可以根据设置空间或工序条件适当地设定最合适的数量。

接着，图60a至图60c示出沿着图59所示的成膜装置2700的点划线x1-x2、点划线y1-y2及点划线y2-y3的截面。

图60a示出衬底加热室2705和传送室2704的截面，衬底加热室2705具有能够收纳衬底的多个加热载物台2765。衬底加热室2705通过阀与真空泵2770连接。作为真空泵2770，例如可以使用干燥泵、机械增压泵等。

作为可以用于衬底加热室2705的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，也可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用grta(gasrapidthermalanneal：气体快速热退火)、lrta(lamprapidthermalanneal：灯快速热退火)等的rta(rapidthermalanneal：快速热退火)。lrta通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物。grta利用高温气体进行加热处理。作为气体使用非活性气体。

衬底加热室2705通过质量流量控制器2780与精制器2781连接。注意，虽然根据气体种类的数目决定质量流量控制器2780和精制器2781的数目，但是为了便于理解只示出一个质量流量控制器2780和一个精制器。作为导入到衬底加热室2705中的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(氩气体等)。

传送室2704具有传送机器人2763。传送机器人2763能够将衬底传送到各室。传送室2704通过阀与真空泵2770以及低温泵2771连接。通过采用上述结构，将传送室2704使用真空泵2770从大气压抽空到低真空或中真空(0.1pa至几百pa左右)，然后切换阀，使用低温泵2771从中真空抽空到高真空或超高真空(0.1pa至1×10^-7pa左右)。

例如也可以使两个以上的低温泵2771与传送室2704并联连接。通过采用上述结构，即使一个低温泵在进行再生中也可以使用其他的低温泵进行排气。注意，上述再生是指释放在低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低，由此定期进行再生。

图60b示出成膜室2706b、传送室2704、装载闭锁室2703a的截面。

在此，参照图60b及图61a和图61b说明成膜室(溅射室)的详细结构。图61a是示出成膜室2706b的内部结构的图。成膜室2706b包括靶材2766a、靶材2766b、靶材屏蔽2767a、靶材屏蔽2767b、磁铁单元2790a、磁铁单元2790b、衬底架2768及电源2791。靶材2766a固定于垫板2789a(在图60b中未图示)。靶材2766b固定于垫板2789b(在图60b中未图示)。靶材2766a及靶材2766b与电源2791电连接。磁铁单元2790a隔着垫板2789a配置在靶材2766a的背面上。磁铁单元2790b隔着垫板2789b配置在靶材2766b的背面上。靶材屏蔽2767a及靶材屏蔽2767b分别以围绕靶材2766a及靶材2766b的端部的方式配置。

作为电源2791a及电源2791b，可以使用rf电源、dc电源或ac电源等。电源2791a及电源2791b也可以为不同种类的电源。

图61b和图61c示出沿图61a的点划线a-b间的等离子体2788的电位分布。图61b所示的电位分布表示对垫板2789a施加高电位且对垫板2789b施加低电位时的状态。就是说，阳离子向靶材2766b加速前进。图61c所示的电位分布表示对垫板2789a施加低电位且对垫板2789b施加高电位时的状态。就是说，阳离子向靶材2766a加速前进。本发明的一个方式中的氧化物半导体可以以图61b和图61c所示的状态交替转换的方式而形成。

衬底架2768支撑衬底2769。衬底架2768优选连接于gnd。另外，衬底架2768也可以处于浮动状态。衬底架2768隔着可变构件2784固定于成膜室2706b。可以由可变构件2784将衬底架2768移动到靶材2766a与靶材2766b之间的区域(也称为靶材间区域)。

例如，通过将支撑衬底2769的衬底架2768配置在靶材间区域，有时可以减轻等离子体所引起的损伤。特别优选在等离子体2788的正柱区中配置有衬底架2768及衬底2769。等离子体2788的正柱区相当于在图61b和图61c所示的电位分布中位于a-b间的中间附近的电位分布梯度小的区域。就是说，当在等离子体2788的正柱区中配置衬底2769时，衬底2769不被暴露于等离子体2788中的强电场部，由此减少因等离子体2788受到的损伤。

另外，也可以将衬底架2768及衬底2769配置在等离子体2788的外侧。通过使衬底2769不暴露于等离子体2788的高电场区域中，可以减少由等离子体2788导致的损伤。但是，衬底2769离等离子体2788越远，靶材2766a及2766b的使用效率越低。

衬底架2768也可以具备保持衬底2769的衬底保持机构或从背面对衬底2769进行加热的背面加热器等。

靶材屏蔽2767可以抑制从靶材2766溅射出的粒子沉积在不希望的区域。另外，优选对靶材屏蔽2767进行加工来防止沉积的溅射粒子剥离。例如，可以进行使表面粗糙度增加的喷砂处理或者在靶材屏蔽2767的表面设置凹凸。

成膜室2706b通过气体加热机构2782与质量流量控制器2780连接，气体加热机构2782通过质量流量控制器2780与精制器2781连接。利用气体加热机构2782可以将导入到成膜室2706b的气体加热为40℃以上且400℃以下，优选为50℃以上且200℃以下。注意，虽然根据气体种类的数目决定气体加热机构2782、质量流量控制器2780和精制器2781的数目，但是为了便于理解只示出一个气体加热机构2782、一个质量流量控制器2780和一个精制器2781。作为导入到成膜室2706b的气体，优选使用露点为-80℃以下，优选为-100℃以下的气体，例如使用氧气体、氮气体及稀有气体(氩气体等)。

当在紧接气体导入口的前面设置精制器时，将从精制器到成膜室2706b的管道的长度设定为10m以下，优选为5m以下，更优选为1m以下。通过将管道的长度设定为10m以下、5m以下或1m以下，可以根据管道长度减少来自管道的释放气体的影响。再者，气体的管道优选使用内部由氟化铁、氧化铝或氧化铬等覆盖的金属管道。例如与sus316l-ep管道相比，上述管道所释放的包含杂质的气体的量少，而可以降低杂质混入气体。作为管道的接头，优选使用高性能超小型金属垫片接头(upg接头)。通过使用金属构成管道的全部，与使用树脂等的情况相比，可以降低所产生的释放气体及外部泄漏的影响，所以是优选的。

成膜室2706b通过阀与涡轮分子泵2772以及真空泵2770连接。

在成膜室2706b中设置有低温冷阱2751。

低温冷阱2751是能够吸附水等的熔点较高的分子(或原子)的机构。涡轮分子泵2772能够稳定地排出大分子(或原子)且维修频度低，因此在生产率上占有优势，但是排氢、排水的能力较低。于是，为了提高排出水等的能力，采用低温冷阱2751与成膜室2706b连接的结构。低温冷阱2751的制冷机的温度为100k以下，优选为80k以下。当低温冷阱2751具有多个制冷机时，通过使每个制冷机的温度为不同，可以高效率地进行排气，所以是优选的。例如，可以将第一阶段的制冷机的温度设定为100k以下，将第二阶段的制冷机的温度设定为20k以下。通过使用钛升华泵代替低温冷阱，有时可以进一步实现高真空。此外，通过使用离子泵代替低温冷阱及涡轮分子泵，有时也可以进一步实现高真空。

成膜室2706b的排气方法不局限于上述方法，也可以与上述传送室2704的排气方法(利用低温泵及真空泵的排气方法)同样。当然，传送室2704的排气方法也可以与成膜室2706b(利用涡轮分子泵及真空泵的排气方法)同样。

优选将上述传送室2704、衬底加热室2705和成膜室2706b的背压(全压)以及各气体分子(原子)的分压设定为如下。尤其是，为了防止杂质混入形成的膜，需要考虑成膜室2706b的背压以及各气体分子(原子)的分压。

上述各室的背压(全压)为1×10^-4pa以下，优选为3×10^-5pa以下，更优选为1×10^-5pa以下。上述各室的质量电荷比(m/z)是18的气体分子(原子)的分压为3×10^-5pa以下，优选为1×10^-5pa以下，更优选为3×10^-6pa以下。此外，上述各室的m/z是28的气体分子(原子)的分压为3×10^-5pa以下，优选为1×10^-5pa以下，更优选为3×10^-6pa以下。上述各室的m/z是44的气体分子(原子)的分压为3×10^-5pa以下，优选为1×10^-5pa以下，更优选为3×10^-6pa以下。

真空腔室内的全压及分压可以使用质量分析器测量。例如，使用由ulvac,inc.制造的四极质量分析器(也称为q-mass)quleecgm-051即可。

优选的是上述传送室2704、衬底加热室2705及成膜室2706b的外部泄漏及内部泄漏少的结构。

例如，上述传送室2704、衬底加热室2705及成膜室2706b的泄漏率为3×10^-6pa·m³/s以下，优选为1×10^-6pa·m³/s以下。m/z是18的气体分子(原子)的泄漏率为1×10^-7pa·m³/s以下，优选为3×10^-8pa·m³/s以下。m/z是28的气体分子(原子)的泄漏率为1×10^-5pa·m³/s以下，优选为1×10^-6pa·m³/s以下。m/z是44的气体分子(原子)的泄漏率为3×10^-6pa·m³/s以下，优选为1×10^-6pa·m³/s以下。

泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。

泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空系统的外部流入的现象。内部泄漏起因于来自真空系统中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。

例如，优选使用金属垫片对成膜室2706b的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的紧密性比o形环高，因此可以降低外部泄漏。通过利用钝态的由氟化铁、氧化铝、氧化铬等覆盖的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。

作为构成成膜装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。也可以使用上述构件覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面的凹凸以缩小表面积，可以减少释放气体。

或者，也可以使用氟化铁、氧化铝、氧化铬等覆盖上述成膜装置2700的构件。

优选成膜装置2700的构件尽量只由金属构成，例如当设置由石英等构成的观察窗(viewingwindow)等时，为了抑制释放气体，优选由较薄的氟化铁、氧化铝或氧化铬等覆盖表面。

虽然存在于成膜室内的吸附物吸附于内壁等而不影响到成膜室的压力，但是该吸附物成为对成膜室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于成膜室内的吸附物脱离预先进行排气是十分重要的。为了促进吸附物的脱离，也可以对成膜室进行烘烤。通过进行烘烤，可以将吸附物的脱离速度提高10倍左右。烘烤以100℃以上且450℃以下的温度进行即可。此时，通过一边将非活性气体导入成膜室一边去除吸附物，可以进一步提高仅通过排气不容易脱离的水等的脱离速度。通过将所导入的非活性气体加热至与烘烤温度相同程度的温度，可以进一步提高吸附物的脱离速度。这里，作为非活性气体优选使用稀有气体。根据形成的膜的种类，也可以使用氧等代替非活性气体。例如，当进行氧化物的成膜时，有时优选使用主要成分的氧。优选使用灯进行烘烤。

另外，优选通过导入被加热的稀有气体等非活性气体或氧等提高成膜室内的压力，并在经过一定时间之后再次对成膜室进行排气处理。可以由被加热的气体的导入使成膜室内的吸附物脱离，由此可以减少存在于成膜室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过导入40℃以上且400℃以下，优选为50℃以上且200℃以下的非活性气体或氧等来使成膜室内的压力设定为0.1pa以上且10kpa以下，优选为1pa以上且1kpa以下，更优选为5pa以上且100pa以下，并将保持压力的期间设定为1分钟以上且300分钟以下，优选为5分钟以上且120分钟以下，即可。然后，对成膜室进行排气5分钟以上且300分钟以下，优选为10分钟以上且120分钟以下。

另外，通过进行伪成膜也可以进一步提高吸附物的脱离速度。伪成膜是指通过溅射法等对伪衬底进行成膜以在伪衬底上及成膜室内壁沉积膜，来将成膜室内的杂质及成膜室内壁的吸附物封闭在膜中。作为伪衬底优选使用释放气体少的衬底。通过进行伪成膜可以降低后面形成的膜中的杂质浓度。另外，可以与烘烤同时进行伪成膜。

接着，说明图60b所示的传送室2704和装载闭锁室2703a以及图60c所示的大气侧衬底传送室2702和大气侧衬底供应室2701的详细结构。图60c示出大气侧衬底传送室2702和大气侧衬底供应室2701的截面。

关于图60b所示的传送室2704，参照图60a所示的传送室2704的记载。

装载闭锁室2703a具有衬底递送载物台2752。装载闭锁室2703a将压力从减压上升到大气压，当将装载闭锁室2703a的压力上升到大气压时，衬底递送载物台2752从设置在大气侧衬底传送室2702中的传送机器人2763接收衬底。然后，在对装载闭锁室2703a进行抽空而处于减压状态之后，设置在传送室2704中的传送机器人2763从衬底递送载物台2752接收衬底。

装载闭锁室2703a通过阀与真空泵2770以及低温泵2771连接。关于真空泵2770、低温泵2771的排气系统的连接方法，可以参照传送室2704的连接方法，所以这里省略说明。图59所示的卸载闭锁室2703b可以采用与装载闭锁室2703a相同的结构。

大气侧衬底传送室2702具有传送机器人2763。通过传送机器人2763可以进行盒式接口2761和装载闭锁室2703a之间的衬底的递送。也可以在大气侧衬底传送室2702、大气侧衬底供应室2701的上方设置用来去除尘屑或微粒的机构如hepa过滤器(highefficiencyparticulateairfilter：高效空气净化器)等。

大气侧衬底供应室2701具有多个盒式接口2761。盒式接口2761可以收纳多个衬底。

靶材的表面温度为100℃以下，优选为50℃以下，更优选为室温程度(典型的是25℃)。对应大面积衬底的溅射装置大多使用大面积的靶材。但是，没有接缝地制造具有对应大面积的尺寸的靶材是困难的。在实际制造时，将多个靶材以尽量没有间隙的方式排列成较大的形状，但是无论怎样总会有微小的间隙。当靶材的表面温度升高时，有时锌等从该微小的间隙挥发，导致间隙渐渐变大。当间隙变大时，有时用于垫板及用来粘合垫板与靶材的粘合构件的金属也被溅射，这成为导致杂质浓度变高的主要原因。因此，优选充分冷却靶材。

具体地，作为垫板使用具有高导电性及高散热性的金属(具体的是铜)。通过在垫板内形成水路并使充分量的冷却水流过水路，可以高效率地冷却靶材。

当靶材含有锌时，通过在氧气体气氛下进行成膜，等离子体损伤减轻，由此可以获得不容易发生锌挥发的氧化物。

通过使用上述成膜装置，可以形成利用二次离子质谱分析(sims：secondaryionmassspectrometry)测得的氢浓度为2×10²⁰atoms/cm³以下，优选为5×10¹⁹atoms/cm³以下，更优选为1×10¹⁹atoms/cm³以下，进一步优选为5×10¹⁸atoms/cm³以下的氧化物半导体膜。

另外，可以形成利用sims测得的氮浓度低于5×10¹⁹atoms/cm³，优选为1×10¹⁹atoms/cm³以下，更优选为5×10¹⁸atoms/cm³以下，进一步优选为1×10¹⁸atoms/cm³以下的氧化物半导体膜。

另外，可以形成利用sims测得的碳浓度低于5×10¹⁹atoms/cm³，优选为5×10¹⁸atoms/cm³以下，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下的氧化物半导体膜。

另外，可以形成利用热脱附谱分析法(tds：thermaldesorptionspectroscopy)测得的m/z是2(氢分子等)的气体分子(原子)、m/z是18的气体分子(原子)、m/z是28的气体分子(原子)及m/z是44的气体分子(原子)的释放量都为1×10¹⁹个/cm³以下，优选为1×10¹⁸个/cm³以下的氧化物半导体膜。

通过使用上述成膜装置，可以抑制杂质混入氧化物半导体。并且，通过利用上述成膜装置形成接触于氧化物半导体的膜，可以抑制杂质从接触于氧化物半导体的膜混入氧化物半导体。

本实施方式可以与其他的实施方式或实施例等所示的结构适当地组合而实施。

实施例

通过计算对电极110_2a(源电极和漏电极中的一个)和电极110_2b(源电极和漏电极中的另一个)的功函数变化时的晶体管200的电特性变化进行考察。

利用silvaco公司制造的器件仿真器atlas进行电特性的计算。在计算中设定晶体管9101和晶体管9102。晶体管9101具有与晶体管200相同的结构。晶体管9102具有从晶体管200去除半导体层109_2a1、半导体层109_2a2、半导体层109_2b1及半导体层109_2b2的结构。

〈晶体管9101〉

图62a示出晶体管9101的叠层结构。晶体管9101包括电极9105、绝缘层9106、绝缘层9107、绝缘层9108、半导体层9109a1、半导体层9109a2、半导体层9109b1、半导体层9109b2、电极9110a、电极9110b、半导体层9109c、绝缘层9111及电极9112。

电极9105相当于晶体管200的电极105_2。绝缘层9106相当于晶体管200的绝缘层106。绝缘层9107相当于晶体管200的绝缘层107。绝缘层9108相当于晶体管200的绝缘层108。半导体层9109a1相等于晶体管200的半导体层109_2a1。半导体层9109a2相等于晶体管200的半导体层109_2a2。半导体层9109b1相等于晶体管200的半导体层109_2b1。半导体层9109b2相等于晶体管200的半导体层109_2b2。电极9110a相当于晶体管200的电极110_2a。电极9110b相当于晶体管200的电极110_2b。半导体层9109c相等于晶体管200的层129_2a、层129_2b及半导体层109_2c。绝缘层9111相当于晶体管200的绝缘层111_2。电极9112相当于晶体管200的电极112_2。

表1示出在电特性的计算中使用的晶体管9101的设定值。

[表1]

另外，将电极9110a及电极9110b的功函数为4.5ev的晶体管9101记为晶体管9101a，将该功函数为4.7ev的晶体管9101记为晶体管9101b，将该功函数为4.9ev的晶体管9101记为晶体管9101c(参照表2)。

[表2]

对在如下条件下的晶体管9101a、晶体管9101b及晶体管9101c的每一个的漏极电流(id)的变化进行计算：将源极电压及漏极电压分别设定为0v及1.8v，并且将栅极电压(vg)从-3v变化至3v。

图62b及图62c示出计算结果。在图62b及图62c所示的vg-id曲线中，横轴表示vg的变化，纵轴表示id的变化。此外，纵轴以对数表示id。图62c是放大图62b的纵轴的一部分的图表。

根据图62b及图62c，可知晶体管9101a、晶体管9101b和晶体管9101c都可以得到没有差异的电特性。也就是说，即使电极110_2a和电极110_2b的功函数变化，也可以得到稳定的电特性。

〈晶体管9102〉

图63a示出晶体管9102的叠层结构。晶体管9102具有从晶体管9101去除半导体层9109a1、半导体层9109a2、半导体层9109b1及半导体层9109b2的结构。在电特性的计算中使用的晶体管9102的设定值与晶体管9101相同。

另外，将电极9110a及电极9110b的功函数为4.5ev的晶体管9102记为晶体管9102a，将该功函数为4.7ev的晶体管9102记为晶体管9102b，将该功函数为4.9ev的晶体管9102记为晶体管9102c(参照表3)。对晶体管9102a、晶体管9102b及晶体管9102c的每一个进行电特性计算。

[表3]

对在如下条件下的晶体管9102a、晶体管9102b及晶体管9102c的每一个的漏极电流(id)的变化进行计算：将源极电压及漏极电压分别设定为0v及1.8v，并且将栅极电压(vg)从-3v变化至3v。

图63b及图63c示出计算结果。在图63b及图63c所示的vg-id曲线中，横轴表示vg的变化，纵轴表示id的变化。此外，纵轴以对数表示id。图63c是放大图63b的纵轴的一部分的图表。

根据图63b及图63c，可知晶体管9102a、晶体管9102b和晶体管9102c的每一个的vg-id曲线彼此不同，即，这些晶体管的电特性有差异。

〈考察〉

图64a是图62a所示的区域9131的放大图。图64b示出图64a中的点划线d1-d2所示的部分的能带结构。图64c是图63a所示的区域9132的放大图。图64d示出图64c中的点划线e1-e2所示的部分的能带结构。图64b示出电极9110a、半导体层9109b1及半导体层9109c的导带底能量。图64d示出电极9110a及半导体层9109c的导带底能量。

根据晶体管9101(晶体管9101a、晶体管9101b和晶体管9101c)以及晶体管9102(晶体管9102a、晶体管9102b和晶体管9102c)的计算结果，可以推测出：在晶体管9101和晶体管9102之间，从源电极到沟道(半导体层9109c的一部分)的电流路径彼此不同。

在晶体管9101中，有：电子从电极9110a移动到半导体层9109c的第一路径；电子从电极9110a经过半导体层9109b1移动到半导体层9109c的第二路径；电子从电极9110a经过半导体层9109b1及半导体层9109a1移动到半导体层9109c的第三路径。另一方面，在晶体管9102中，只有：电子从电极9110a移动到半导体层9109c的第一路径。

接着，对晶体管9102c的第一路径及晶体管9101c的第二路径的各势垒进行考察。在晶体管9101c及晶体管9102c中，电极9110a的功函数为4.9ev。半导体层9109c的电子亲和势为4.5ev。半导体层9109b1的电子亲和势为4.7ev。在半导体层9109c和电极9110a之间产生0.4ev的势垒。

在第二路径中，电极9110a和半导体层9109b1之间的势垒为0.2ev，半导体层9109b1和半导体层9109c之间的势垒为0.2ev(参照图64b)。

在第一路径中，电极9110a和半导体层9109c之间的势垒为0.4ev(参照图64d)。

势垒越小，电子越容易移动。因此，与第一路径相比，在其势垒分阶段地变化的第二路径中电子容易移动。此外，一般而言，当使用金属材料时，即使使用相同材料，也容易发生起因于成膜条件或结晶方位等的功函数的不均匀。在源电极的功函数变动时，从源电极移动到沟道的电子量(电流量)容易变动。也就是说，晶体管的电特性的不均匀容易增大。但是，通过减小势垒，可以降低功函数的不均匀带来的影响。势垒优选为0.3ev以下，更优选为0.2ev以下。

通过以与电极9110a重叠的方式设置半导体层9109b1，可以实现电特性良好的晶体管。此外，通过以与电极9110a重叠的方式设置半导体层9109b1，可以实现电特性的不均匀小的晶体管。

符号说明

100晶体管

101衬底

102绝缘层

103绝缘层

104绝缘层

105电极

106绝缘层

107绝缘层

108绝缘层

109半导体层

110电极

111绝缘层

112电极

113绝缘层

114绝缘层

115绝缘层

116电极

117电极

129层

131部分

132部分

133部分

182导电层

185导电层

186层

191导电层

193导电层

194导电层

200晶体管

220阱

240电容元件

241电极

242绝缘层

243电极

252布线

253布线

254布线

255布线

256布线

257节点

258电容元件

259布线

262晶体管

263晶体管

264布线

268布线

269布线

281晶体管

282晶体管

283沟道形成区域

284低浓度p型杂质区域

285高浓度p型杂质区域

286绝缘层

287电极

288侧壁

291晶体管