本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法。
背景技术
随着集成电路工艺节点不断缩小，晶体管的源极、漏极与插塞的接触面积越来越小，使得晶体管的源极、漏极与插塞的接触电阻随之增大，影响了晶体管的电学性能。为了减小源极和漏极的接触电阻，一般会在源极和漏极的表面形成金属硅化物。该金属硅化物的形成方法包括：在晶体管的表面形成金属层，然后，进行退火处理，使得金属层与源极、漏极的表层发生反应生成金属硅化物，最后，去除未发生反应的金属层。然而，随着集成电路工艺节点进一步的缩小，仅通过金属硅化物来减小接触电阻已不能满足器件的要求，如何进一步的减小源极和漏极的接触电阻成为业界亟待解决的技术问题。
技术实现要素：
本发明要解决的技术问题：如何进一步的缩小晶体管源极和漏极的接触电阻。
为了解决上述问题，本发明的一个实施例提供了一种半导体器件的形成方法，其包括：提供基底结构，所述基底结构包括晶体管，所述晶体管包括栅极结构以及位于所述栅极结构两侧的源极、漏极；进行预清洗；进行所述预清洗后，至少在所述源极、漏极的表面形成金属层；向所述源极、漏极的表面掺入掺杂物，所述掺杂物的类型与所述源极、漏极的掺杂类型相同；进行退火，以使掺入了所述掺杂物的所述金属层与所述源极、漏极的表层反应生成金属硅化物。
可选地，在所述源极、漏极的表面形成金属层之后，向所述源极、漏极的表面掺入掺杂物。
可选地，还包括：
在所述源极、漏极的表面形成金属层之后，向所述源极、漏极的表面掺入掺杂物之前，在所述金属层上形成保护层；
向所述源极、漏极的表面掺入掺杂物之后，去除所述保护层。
可选地，向所述源极、漏极的表面掺入掺杂物之后，执行所述进行退火的步骤之前，去除所述保护层。
可选地，所述保护层的材料包括氧化硅。
可选地，还包括：在所述源极、漏极上形成插塞。
可选地，所述基底结构还包括覆盖所述晶体管的层间介电层，所述插塞的形成方法包括：
在所述预清洗之前，在所述层间介电层内形成露出所述源极、漏极的接触孔；
所述退火之后，向所述接触孔内填充导电材料以形成所述插塞。
可选地，在所述预清洗之前，在所述接触孔的侧壁形成侧墙。
可选地，所述晶体管为鳍式场效应晶体管。
可选地，所述鳍式场效应晶体管包括鳍部，所述栅极结构位于所述鳍部之上，并包括金属栅极以及所述金属栅极之上的盖帽层，所述源极、漏极包括位于所述鳍部内的凹槽以及填充于所述凹槽内的半导体材料。
可选地，所述晶体管包括pmos晶体管、nmos晶体管中的至少一个。
可选地，所述掺杂物为b或p。
可选地，所述预清洗包括物理溅射和干法刻蚀。
可选地，所述物理溅射采用ar，且工艺参数包括：射频功率为100w～400w。
可选地，所述干法刻蚀为siconi预清洗工艺，且工艺参数包括：he的流量为600sccm～2000sccm，nh3的流量为200sccm～500sccm，nf3的流量为20sccm～200sccm，气压为2torr～10torr，时间为5s～100s。
在本发明的技术方案中，依次进行预清洗、在源极、漏极的表面形成用于制作金属硅化物的金属层之后，再向源极、漏极的表面掺入与源极、漏极的掺杂类型相同的掺杂物以通过减小肖特基势垒高度来减小源极、漏极的接触电阻，接着进行退火以使金属层与源极、漏极的表层反应生成金属硅化物以进一步减小接触电阻。由于预清洗的步骤在掺入掺杂物的步骤之前进行，故能防止源极、漏极的含有掺杂物的表层被去除，以及源极、漏极中掺杂物的浓度减小，从而避免了源极、漏极的表层中掺杂物的损失，有效地实现了源极、漏极的接触电阻的进一步缩小。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是本发明的一个实施例中半导体器件的制作流程图；
图2至图10是本发明的一个实施例中半导体器件在各个制作阶段的剖面图。
具体实施方式
如前所述，随着集成电路工艺节点进一步的缩小，仅通过金属硅化物来减小接触电阻已不能满足器件的要求，如何进一步的减小源极和漏极的接触电阻成为业界亟待解决的技术问题。
针对上述问题的一种研究方案为：形成晶体管的源极、漏极之后，在源极、漏极的表面注入掺杂物，所述掺杂物的类型与源极、漏极的掺杂类型相同；然后，进行清洗；接着，在晶体管的表面形成金属层，之后进行退火，以在源极、漏极的表面形成金属硅化物；最后，在源极、漏极的上方形成与之接触的插塞。
理论上来讲，源极、漏极表面的掺杂物能够减小肖特基势垒高度(schottkybarrierheight，简称sbh)，进而减小源极、漏极的接触电阻。然而，实际对上述方案所形成半导体器件进行测试发现，晶体管的源极、漏极的接触电阻较大的问题并未得到改善。
为此，本发明进行了大量研究分析，并发现，造成上述问题的原因可能为插塞的侧壁形貌、插塞的深度、掺杂物的掺杂浓度等。然而，对这些原因进行一一验证发现，即使排除这些原因的影响，晶体管的源极、漏极仍存在接触电阻较大的问题。鉴于此，本发明进行了进一步的深入研究，并发现，在源极、漏极形成用于制作金属硅化物的金属层之前进行清洗时，不仅会去除源极、漏极的含有所述掺杂物的表层，使源极、漏极中含有所述掺杂物的区域厚度减小，另外，还会使源极、漏极中所述掺杂物流失使其浓度减小，造成源极、漏极中所述掺杂物的损失，从而致使源极、漏极的接触电阻仍较大。
鉴于此，本发明提出了一种改进方法，其依次进行预清洗、在源极、漏极的表面形成用于制作金属硅化物的金属层之后，再向源极、漏极的表面掺入与源极、漏极的掺杂类型相同的掺杂物以通过减小肖特基势垒高度来减小源极、漏极的接触电阻，接着进行退火以使金属层与源极、漏极的表层反应生成金属硅化物以进一步减小接触电阻。由于预清洗的步骤在掺入掺杂物的步骤之前进行，故能防止源极、漏极的含有掺杂物的表层被去除，以及源极、漏极中掺杂物的浓度减小，从而避免了源极、漏极的表层中掺杂物的损失，有效地实现了源极、漏极的接触电阻的进一步缩小。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
下面结合图1至图10对本实施例的半导体器件的制作方法做详细介绍。
首先，参考图2，执行图1中的步骤s1，提供基底结构s，基底结构s包括晶体管，所述晶体管包括栅极结构以及位于所述栅极结构两侧的源极、漏极，所述源极、漏极为掺杂过的源极、漏极。
在本实施例中，基底结构s包括半导体衬底1和半导体衬底1上的晶体管2、晶体管3，其中，晶体管2为nmos晶体管，并位于半导体衬底1的nmos区，晶体管2的源极s1、漏极d1的掺杂类型为n型，晶体管3为pmos晶体管，并位于半导体衬底1的pmos区，晶体管3的源极s2、漏极d2的掺杂类型为p型。
半导体衬底1可以为单晶硅衬底、多晶硅衬底、非晶硅衬底、锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底、iii－v族化合物衬底(例如氮化镓衬底或砷化镓衬底等)等衬底。
晶体管2为鳍式场效应晶体管，并包括鳍部20、位于鳍部20之上的栅极结构g1，以及位于栅极结构g1两侧的源极s1、漏极d1。进一步地，栅极结构g1包括金属栅极21、金属栅极21之上的盖帽层22，以及覆盖在金属栅极21和盖帽层22周围的侧墙(未标识)，所述侧墙可以为单层或多层。金属栅极21可以为单层金属或金属叠层，盖帽层22的作用包括在后续步骤s2中保护下方的金属栅极21不被刻蚀(将在步骤s2中具体说明)。源极s1、漏极d1均包括位于鳍部20内的凹槽(未标识)以及填充于所述凹槽内的半导体材料，所述半导体材料可以通过外延生长的方式填充于所述凹槽内。在具体实施例中，所述半导体材料选用sic，以向nmos晶体管的沟道施加应力从而提高晶体管的载流子迁移率。进一步地，源极s1、漏极d1设置为抬升的源/漏极(即抬升的源/漏极的顶部超出鳍部20的表面)，以提高nmos晶体管的性能。
晶体管3为鳍式场效应晶体管，并包括鳍部30、位于鳍部30之上的栅极结构g2，以及位于栅极结构g2两侧的源极s2、漏极d2。进一步地，栅极结构g2包括金属栅极31、金属栅极31之上的盖帽层32，以及覆盖在金属栅极31和盖帽层32周围的侧墙(未标识)，所述侧墙可以为单层或多层。金属栅极31可以为单层金属或金属叠层，盖帽层32的作用包括在后续步骤s2中保护下方的金属栅极31不被刻蚀(将在步骤s2中具体说明)。源极s2、漏极d2均包括位于鳍部30内的凹槽(未标识)以及填充于所述凹槽内的半导体材料，所述凹槽可以设置为∑型或矩形，所述半导体材料可以通过外延生长的方式填充于所述凹槽内。在具体实施例中，所述半导体材料选用sige，以向pmos晶体管的沟道施加应力从而提高晶体管的载流子迁移率。进一步地，源极s2、漏极d2也设置为抬升的源/漏极(即抬升的源/漏极的顶部超出鳍部30的表面)，以提高pmos晶体管的性能。
需说明的是，在本发明的技术方案中，晶体管的类型并不应局限于鳍式场效应晶体管，其可以适用于任何类型的晶体管，如mos晶体管。在本实施例的变换例中，基底结构s中可以仅包含pmos晶体管或仅包含nmos晶体管。
基底结构s除了包括半导体衬底1、晶体管2和晶体管3之外，还包括覆盖在半导体衬底1、晶体管2和晶体管3之上的层间介电层。在本实施例中，所述层间介电层包括第一介电层40、位于第一介电层40之上的第二介电层42以及位于第二介电层42之上的第三介电层43，其中，第一介电层40、第二介电层42填充晶体管2与晶体管3之间的间隙，第二介电层42的上表面与栅极结构g1、栅极结构g2的顶部齐平。
在优选实施例中，第一介电层40选用硬度较小的绝缘材料，以获得更好的填充性能。第二介电层42选用硬度较大的绝缘材料，以更好地对第二介电层42进行平坦化工艺，从而使第二介电层42的表面与栅极结构g1、栅极结构g2的表面齐平。在本实施例中，第一介电层40与第二介电层42选用相同的材质(如氧化硅)，但两者的制作工艺不同，以获得不同的硬度。在本实施例的变换例中，第一介电层40与第二介电层42可以选用完全相同的材料。
第三介电层43可以选用与第一介电层40、第二介电层42相同的材质，也可以选用与第一介电层40、第二介电层42不同的材质。在本实施例中，第三介电层43为氧化硅。
需说明的是，虽然在本实施例的技术方案中，所述层间介电层为叠层结构(即包含两层以上的堆叠的介电层)，但在其它实施例中，所述层间介电层也可以为单层结构。
在优选实施例中，第一介电层40与第二介电层42之间形成有接触孔刻蚀阻挡层41，接触孔刻蚀阻挡层41的一部分覆盖于所述侧墙、源极s1、漏极d1、源极s2以及漏极d2之上。接触孔刻蚀阻挡层41用于在后续步骤s2中起到刻蚀停止的作用。在本实施例中，接触孔刻蚀阻挡层41的材质为氮化硅。
接着，参考图3，执行图1中的步骤s2，在所述层间介电层内形成接触孔。
在本实施例中，在所述层间介电层内形成露出源极s1、漏极d1的接触孔c1，以及露出源极s2、漏极d2的接触孔c2，接触孔c1、接触孔c2至少贯穿第三介电层43和第二介电层42。
在具体实施例中，接触孔c1、接触孔c2的形成方法包括：在第三介电层43上形成图形化的光刻胶层(未图示)；以所述图形化的光刻胶层为掩膜进行刻蚀，直至露出源极s1、漏极d1、源极s2以及漏极d2，所述刻蚀可以为干法刻蚀；然后，去除所述图形化的光刻胶层。
在进行刻蚀以形成接触孔c1、接触孔c2的过程中，接触孔c1、接触孔c2的位置精度、形貌精度有可能会存在较大偏差，以致栅极结构g1的顶部、栅极结构g2的顶部暴露在刻蚀环境中，由于栅极结构g1的顶部设置有盖帽层22、栅极结构g2的顶部设置有盖帽层32，故能使刻蚀停止在盖帽层22、盖帽层32，防止盖帽层22下方的金属栅极21、盖帽层32下方的金属栅极31因刻蚀暴露出来与后续填充在接触孔c1、接触孔c2内的导电材料接触形成短路。
在优选实施例中，盖帽层22、盖帽层32的材料为氮化硅，其在多种刻蚀环境下均具有较好的耐蚀刻性能，从而更为可靠地保护下方的金属栅极21、金属栅极31。
在本实施例中，接触孔c1、接触孔c2均为阶梯孔，且呈现上宽下窄的形貌。其中，接触孔c1在靠近栅极结构g1顶部的位置形成有台阶(未标识)，接触孔c2在靠近栅极结构g2顶部的位置形成有台阶(未标识)。
接着，参考图4，执行图1中的步骤s3，在接触孔c1、接触孔c2的侧壁均形成侧墙44。
如前所述，接触孔c1在靠近栅极结构g1顶部的位置形成有台阶(未标识)，接触孔c2在靠近栅极结构g2顶部的位置形成有台阶(未标识)，而接触孔c1、接触孔c2在该台阶的拐角位置结构比较脆弱，容易产生缺陷，该缺陷会造成后续填充在接触孔c1、接触孔c2内的导电材料与金属栅极21、金属栅极31形成短路。通过在接触孔c1、接触孔c2的侧壁形成侧墙44，能够将接触孔c1、接触孔c2侧壁上的台阶覆盖住，使该台阶拐角处的缺陷不会接触到后续填充在接触孔c1、接触孔c2内的导电材料，因而避免了短路的问题。
在本实施例中，侧墙44的形成方法包括：在第三介电层43、接触孔c1的侧壁、接触孔c2的侧壁、源极s1、漏极d1、源极s2、漏极d2上形成侧墙材料层；对所述侧墙材料层进行回刻，以去除覆盖在第三介电层43的上表面、源极s1、漏极d1、源极s2、漏极d2上的侧墙材料层，剩余的侧墙材料层构成侧墙44。
在本实施例中，侧墙44的材料包括氮化硅，当然，侧墙44也可以选用其他适合用作侧墙的绝缘材料，如氮氧化硅。
接着，参考图5，执行图1中的步骤s4，进行预清洗，然后，至少在源极s1、漏极d1、源极s2、漏极d2的表面形成金属层5，金属层5用于形成金属硅化物。
为了减小半导体器件中源极s1、漏极d1、源极s2、漏极d2的接触电阻，在源极s1、漏极d1、源极s2、漏极d2的表面形成金属硅化物。在形成所述金属硅化物之前，需要对半导体器件进行预清洗。
在本实施例中，所述预清洗的作用包括：去除源极s1、漏极d1、源极s2、漏极d2表面的自然氧化硅(nativeoxide)，以避免因该自然氧化硅的存在致使接触电阻较大。在所述预清洗的步骤中，首先，进行物理溅射，然后，进行干法刻蚀。
在所述预清洗步骤中，之所以先物理溅射再干法刻蚀的原因在于，物理溅射的清洁效果不佳，若要完全去除表面的自然氧化硅，会因去除强度高而对半导体器件(尤其是源极s1、漏极d1、源极s2、漏极d2)造成损伤，而干法刻蚀恰好能够弥补物理溅射的该不足，用来去除残余的自然氧化硅，且由于干法刻蚀的时间不会因太长而致使接触孔c1、接触孔c2的侧壁损失过多。另外，干法刻蚀还能使半导体器件获得较为平整的界面以及良好的界面特性。
进一步地，在本实施例中，所述物理溅射采用ar，该物理溅射的工艺参数包括：射频功率为100w～400w。采用该参数进行溅射时，能在不损伤源极s1、漏极d1、源极s2、漏极d2的情况下有效的去除大部分自然氧化物。当然，在其它实施例中，所述物理溅射也可以采用其他惰性气体电离后所产生的离子。
进一步地，在本实施例中，所述干法刻蚀为siconi预清洗工艺，该siconi预清洗工艺的工艺参数包括：he的流量为600sccm～2000sccm，nh3的流量为200sccm～500sccm，nf3的流量为20sccm～200sccm，气压为2torr～10torr，时间为5s～100s。所述siconi预清洗工艺对半导体器件上的预去除物质具有较好的刻蚀选择性，降低了半导体器件的损失，而且，能够得到更低的漏电流和分布更集中的接触电阻，从而在后续工艺中能够形成更均匀的金属硅化物。
进行预清洗之后，在第三介电层43的上表面、接触孔c1的侧壁、接触孔c2的侧壁、源极s1、漏极d1、源极s2、漏极d2上形成金属层5。在本实施例中，金属层5包括ti层以及位于ti层上的tin层，金属层5经后续步骤s8的退火步骤后，用于形成金属硅化物tisix，金属硅化物tisix具有较低的肖特基势垒高度(sbh)，因而能够更为显著的降低源极s1、漏极d1、源极s2、漏极d2的接触电阻。但需说明的是，在本发明的技术方案中，金属层5的材质并不应局限于此，其还可以为co、ni、pt等。
接着，参考图6，执行图1中的步骤s5，在金属层5上形成保护层6，保护层6用于防止金属层6在经后续步骤s8的退火以形成金属硅化物之前被氧化，以及用于防止金属层6被污染(将在后续步骤s6中说明)。
在保护层6实现其作用之后会被去除。在本实施例中，保护层6的材料选用氧化硅，其比较容易去除，且在去除的同时不易损伤下方的金属层5。进一步地，保护层6的形成工艺为原子层沉积(ald)。
接着，参考图7，执行图1中的步骤s6，向源极s1、漏极d1的表面(是指与金属层5接触的表面)掺入掺杂物230，换言之，掺杂物230仅形成在源极s1、漏极d1的表层，并未形成在源极s1、漏极d1的底部。掺杂物230的类型与源极s1、漏极d1的掺杂类型相同，均为n型。向源极s2、漏极d2的表面(是指与金属层5接触的表面)掺入掺杂物330，换言之，掺杂物330仅形成在源极s2、漏极d2的表层，并未形成在源极s2、漏极d2的底部。掺杂物330的类型与源极s2、漏极d2的掺杂类型相同，均为p型。掺杂物230、掺杂物330能够用于减小肖特基势垒高度，进而减小源极s1、漏极d1、源极s2、漏极d2的接触电阻。
在本实施例中，通过离子注入的方式形成掺杂物230、掺杂物330，具体包括：在保护层6上形成第一图形化的光刻胶层(未图示)，所述第一图形化的光刻胶层露出源极s1、漏极d1，但将源极s2、漏极d2覆盖住；进行第一离子注入，以将掺杂物230注入至源极s1、漏极d1与金属层5的界面处；去除所述第一图形化的光刻胶层；在保护层6上形成第二图形化的光刻胶层(未图示)，所述第二图形化的光刻胶层露出源极s2、漏极d2，但将源极s1、漏极d1覆盖住；进行第二离子注入，以将掺杂物330注入至源极s2、漏极d2与金属层5的界面处。在本实施例的变换例中，也可以先依次形成所述第二图形化的光刻胶层、进行所述第二离子注入，再依次形成所述第一图形化的光刻胶层、进行所述第一离子注入。
在去除所述第一图形化的光刻胶层、所述第二图形化的光刻胶层时会产生污染物，保护层6能够防止该污染物附着在保护层6下方的金属层5上，从而防止金属层5被污染。
进一步地，在本实施例中，掺杂物230为b，掺杂物330为p。在具体实施例中，所述第一离子注入的工艺参数包括：注入能量为1kev～10kev，注入剂量为5.0e14atm/cm2～1.0e16atm/cm2，第二离子注入的工艺参数包括：注入能量为5kev～20kev，注入剂量为5.0e14atm/cm2～1.0e16atm/cm2。
在本实施例的变换例中，也可以在上述步骤s4的预清洗之后，在源极和漏极上形成金属层之前，执行上述步骤s6。
接着，参考图8，执行图1中的步骤s7，去除图7中的保护层6。在本实施例中，采用湿法刻蚀的方法去除保护层6，所采用的刻蚀剂为氢氟酸水溶液。
接着，参考图9，执行图1中的步骤s8，进行退火，以使金属层5与源极s1的表层、漏极d1的表层、源极s2的表层、漏极d2的表层反应生成金属硅化物50。在本实施例中，金属硅化物50为tisix。
在本实施例中，所述退火为激光退火，工艺参数包括：温度为800℃～1000℃。
在本实施例的变换例中，也可以先进行上述步骤s8再进行上述步骤s7。本实施例的技术方案相对于该变换例的技术方案具有以下优点：所述退火步骤会致密化保护层6，使得不仅保护层6难以去除，而且在去除保护层6时还会使下方的第三介电层43损失较多，而当所述退火步骤在后进行、去除保护层6的步骤在先进行时，能够避免该问题。
由上述分析可知，在本发明的技术方案中，依次进行预清洗、在源极、漏极的表面形成用于制作金属硅化物的金属层之后，再向源极、漏极的表面掺入与源极、漏极的掺杂类型相同的掺杂物以通过减小肖特基势垒高度来减小源极、漏极的接触电阻，接着进行退火以使金属层与源极、漏极的表层反应生成金属硅化物以进一步减小接触电阻。由于预清洗的步骤在掺入掺杂物的步骤之前进行，故能防止源极、漏极的含有掺杂物的表层被去除，以及源极、漏极中掺杂物的浓度减小，从而避免了源极、漏极的表层中掺杂物的损失，有效地实现了源极、漏极的接触电阻的进一步缩小。
最后，参考图10，执行图1中的步骤s9，向接触孔c1、接触孔c2内填充导电材料以形成插塞c3、插塞c4，插塞c3、插塞c4与源极s1、漏极d1、源极s2、漏极d2表面的金属硅化物50形成欧姆接触，减小了接触电阻。提供基底结构，其包括晶体管，所述晶体管包括栅极结构以及位于所述栅极结构两侧的源极、漏极
在本实施例中，接触孔c1、接触孔c2内填充的导电材料包括w。当然，该导电材料也可以选用其他电阻较低的材料，如cu。
在本实施例中，插塞c3、插塞c4的形成方法包括：形成覆盖第三介电层43并填充接触孔c1、接触孔c2的导电材料层；进行平坦化，以去除多余的所述导电材料层，形成插塞c3、插塞c4。
至此，已经详细描述了根据本发明实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。