LED外延结构及其制备方法和半导体器件与流程

本发明涉及半导体技术领域，具体地，涉及led外延结构及其制备方法和半导体器件。

背景技术

led是发光二极管(lighemittingdiode)的简称，它是一种可以将电能转化为光能的电子器件并具有二极管的特性。gan基ingan/gan多量子阱发光二极管(尤其是大功率发光二极管)已广泛应用于大屏幕彩色显示、交通信号、通用照明、景观照明等。大功率led作为结型的二极管，其反向电压偏低，正向电压偏高、亮度偏低是普遍存在的现象。

参照图1，现有技术氮化镓基发光二极管结构由下至上依次包括蓝宝石衬底1、缓冲层2、非掺杂u型gan层3、高掺杂si的n型gan层4、n型algan电子阻挡层5、高掺杂si的n型gan层6、量子阱过渡层7、量子阱有源层8、p型algan/ingan电子阻挡层9、p型gan层10、p型接触层11、p电极12、n电极13。

氮化镓基led常采用的蓝宝石衬底虽然具有稳定性好、机械强度高、易于处理和清洗、技术成熟度高等特点，但由于其晶格失配和热应力失配，这会在外延层中产生大量缺陷，同时给后续的器件加工工艺造成难度。因此，在现有的技术基础上，如何改善由于蓝宝石衬底带来的影响，成了gan基led大功率器件发展的技术难题之一。

因此，关于发光二极管芯片的研究有待深入。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种可以有效降低晶体位错与缺陷，或提升晶体结晶质量的led外延结构。

在本发明的一个方面，本发明提供了一种led外延结构。根据本发明的实施例，该led外延结构包括：衬底；设置于衬底的一个表面上的缓冲层；设置于缓冲层远离衬底的表面上的n型低掺杂半导体层；设置于n型低掺杂半导体层远离衬底的表面上的n型超晶格过渡层；设置于n型超晶格过渡层远离衬底的表面上的n型第一高掺杂半导体层；设置于n型第一高掺杂半导体层远离衬底的表面上的n型第二高掺杂半导体层；设置于n型第二高掺杂半导体层远离衬底的表面上的量子阱过渡层；设置于量子阱过渡层远离衬底的表面上的量子阱有源层；设置于量子阱有源层远离衬底的表面上的p型电子阻挡层；设置于p型电子阻挡层远离衬底的表面上的p型掺杂半导体层。由此，可以有效降低晶体位错与缺陷，提升晶体的结晶质量，减少漏电通道，且可在底部形成缓冲电容结构，在大电流驱动下有效降低led结构的电压。

在本发明的另一个方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件包括前面所述的led外延结构。由此，该半导体器件中晶体位错和缺陷明显减少，晶体质量显著提高，漏电通道大大减少，同时可以有效降低大电流驱动下led结构的电压。

在本发明的又一方面，本发明提供了一种制备led外延结构的方法。根据本发明的实施例，该方法包括：在衬底的一个表面上依次生长缓冲层、n型低掺杂半导体层、n型超晶格过渡层、n型第一高掺杂半导体层、n型第二高掺杂半导体层、量子阱过渡层、量子阱有源层、p型电子阻挡层和p型掺杂半导体层。由此，制备方法简便，工艺成熟，易于工业化生产。

本发明至少具有以下有益效果：

1、在衬底生长氮化镓led，采用多层且al组成呈梯度下降的超晶格gan/algan结构代替传统的n型algan电子阻挡层，且采用结构前置于第一高掺杂的n型gan层，可以有效降低位错与缺陷，提升晶体的结晶质量。

2、在n型低掺杂半导体层、n型第一高掺杂半导体层、n型第二高掺杂半导体层中的掺杂浓度采用低-高-低的形式，在底部形成缓冲电容结构，在大电流驱动下有效降低led结构的电压。

3、在长完n型低掺杂半导体层时，极大地改变ⅴ/ⅲ比例插入周期性的高al组分超晶格结构，可以有效提升晶体质量，降低位错与缺陷；具体的，在进行异质外延生长时，防止或减少失配位错的具体方法是：a、厚度不超过临界厚度，那么外延层完整，不会产生失配位错；b、通过组分突变来减少失配位错。组分突变法可以降低外延层的位错密度，利用两层间的交界面，使部分位错拐弯，降低外延层的位错密度，阻止缺陷与位错的形成，有效地抑制缺陷或位错的增加与扩大，减少漏电通道，algan/gan超晶格过渡层的厚度的选择能达到最佳程度地降低位错。

附图说明

图1是现有技术中氮化镓基发光二极管外延结构的结构示意图。

图2是本发明的一个实施例中led外延结构的结构示意图。

图3是本发明的另一个实施例中led外延结构的结构示意图。

具体实施方式

下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。

在本发明的一个方面，本发明提供有了一种led外延结构。根据本发明的实施例，参照图2，该led外延结构包括：衬底10；设置于衬底10的一个表面上的缓冲层20；设置于缓冲层20远离衬底10的表面上的n型低掺杂半导体层40；设置于n型低掺杂半导体层40远离衬底10的表面上的n型超晶格过渡层50；设置于n型超晶格过渡层50远离衬底10的表面上的n型第一高掺杂半导体层60；设置于n型第一高掺杂半导体层60远离衬底10的表面上的n型第二高掺杂半导体层70；设置于n型第二高掺杂半导体层70远离衬底10的表面上的量子阱过渡层80；设置于量子阱过渡层80远离衬底10的表面上的量子阱有源层90；设置于量子阱有源层90远离衬底10的表面上的p型电子阻挡层100；设置于p型电子阻挡层100远离衬底10的表面上的p型掺杂半导体层110。由此，可以有效降低晶体失配位错，有效抑制缺陷或位错的增加与扩大，减少漏电通道，提升晶体的结晶质量，在大电流驱动下该led外延结构能有效降低led结构的电压。

根据本发明的实施例，衬底的具体种类没有特殊的要求，本领域技术人员根据实际需求灵活选择即可。在本发明的一些实施例中，衬底选择为蓝宝石衬底。由此，具有良好的使用性能。

根据本发明的实施例，该led外延结构的具体类型没有特殊的限制，本领域技术人员可以选择本领域中的任何一种类型的led外延结构。在本发明的一些实施例中，led外延结构为氮化镓基led外延结构。由此，来源广泛，成本较低，且具有良好的使用性能。

根据本发明的实施例，缓冲层的具体材料和形成方法也没有具体的限制要求，本领域技术人员采用本领域常规技术即可。

在本发明的一些实施例中，所有的半导体层均由氮化镓材料形成，根据不同半导体层的功能不同，可以对氮化镓进行适当的掺杂。

在本发明的实施例中，n型超晶格过渡层由n型algan/gan形成，且沿着远离衬底的方向，n型超晶格过渡层中al的含量梯度减少。由此，采用多层且al组成呈梯度下降的超晶格gan/algan结构代替传统的n型algan电子阻挡层，且采用结构前置于第一高掺杂的n型gan层，可以有效降低位错与缺陷，提升晶体的结晶质量。

在本发明的一些实施例中，n型超晶格过渡层的生长周期为40-80。由此，晶体的生长效果最佳，能达到降低晶体位错的最佳程度。

在本发明的一些实施例中，n型超晶格过渡层中algan和gan的厚度比为1：(1～3)。由此，n型超晶格过渡层的厚度能达到降低晶体位错的最佳程度。

根据本发明的实施例，n型低掺杂半导体层的掺杂浓度小于n型第二高掺杂半导体层的掺杂浓度，以及n型第一高掺杂半导体层的掺杂浓度大于n型第二高掺杂半导体层的掺杂浓度。在本发明的一些实施例中，n型低掺杂半导体层的掺杂浓度为5.0-8.0e+18，n型第一高掺杂半导体层的掺杂浓度为1.5-2.5e+19，n型第二高掺杂半导体层的掺杂浓度为1.0-2.0e+19。由此，晶体生长质量较佳，降低晶体的位错与缺陷的增加与扩大，且在n型掺杂半导体中的浓度掺杂采用低-高-低的形式，可在底部形成缓冲电容结构，在大电流驱动下有效降低led结构的电压。

根据本发明的实施例，n型低掺杂半导体层、n型第一高掺杂半导体层及n型第二高掺杂半导体层中掺杂的离子的具体种类也没有特殊的要求，本领域技术人员根据实际情况灵活选择即可。在本发明的一些实施例中，掺杂的离子包括但不限于硅、磷、砷等。

根据本发明的实施例，向n型低掺杂半导体层、n型第一高掺杂半导体层及n型第二高掺杂半导体层掺杂离子的方式也没有特殊限制，本领域人员选择本领域常用方式即可。在本发明的一些实施例中，离子掺杂的方式包括但不限于高温扩散和离子注入。

根据本发明的实施例，量子阱有源层的生长周期也没有特殊要求，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，量子阱有源层包括生长周期为7～11个的有源单层，且有源单层中阱层与垒层的厚度比为1：(1.5～5)。由此，晶体生长质量较佳，降低晶体位错与缺陷的增加与扩大。

在本发明的一些实施例中，缓冲层的厚度为10～25nm；n型低掺杂半导体层的厚度0.2～0.5微米；n型超晶格过渡层的厚度为100～200nm；n型第一高掺杂半导体层的厚度为3～4微米；n型第二高掺杂半导体层的厚度为20～200nm；量子阱过渡层的厚度为100～300nm；量子阱有源层的厚度为80～150nm；p型电子阻挡层的厚度为50～150nm；p型掺杂半导体层的厚度为50～100nm。由此，可以有效降低led结构的电压。

根据本发明的实施例，参照图3，该led外延结构还可以包括设置于缓冲层20和n型低掺杂半导体层40之间的本征半导体层30，设置于p型掺杂半导体层110远离衬底10的表面上的p型接触层120，设置于n型第一高掺杂半导体层60远离衬底10的表面上的第一电极130，设置于p型接触层120远离衬底10的表面上的第二电极140。由此，有利于进一步提高led外延结构的使用性能。

根据本发明的实施例，形成本征半导体层的材料和厚度没有特别限制，本领域技术人员可以根据实际需要灵活选择。在本发明的一些实施例中，形成本征半导体层的材料可以为氮化镓，厚度可以为2～3微米。由此，led外延结构的使用性能更佳。

根据本发明的实施例，p型接触层的材料和厚度没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成p型接触层的材料可以为氮化镓基材料，厚度可以为5～10nm。由此，有利于进一步提高led外延结构的使用性能。

根据本发明的实施例，形成第一电极和第二电极的材料没有特别限制，只要具有良好的导电性能即可，在本发明的一些实施例中，形成第一电极和第二电极的材料包括但不限于金属或合金。由此，材料来源广泛，成本较低，且导电性能较佳。

在本发明的另一个方面，本发明提供有了一种半导体器件。根据本发明的实施例，该半导体器件包括前面所述的led外延结构。由此，可以有效降低大电流驱动下led结构的电压。

在本发明的又一方面，本发明提供了一种制备led外延结构的方法。根据本发明的实施例，该方法包括：在衬底的一个表面上依次生长缓冲层、n型低掺杂半导体层、n型超晶格过渡层、n型第一高掺杂半导体层、n型第二高掺杂半导体层、量子阱过渡层、量子阱有源层、p型电子阻挡层和p型掺杂半导体层。由此，制备方法简便，工艺成熟，易于工业化生产。

根据本发明的实施例，衬底、缓冲层、n型低掺杂半导体层、n型超晶格过渡层、n型第一高掺杂半导体层、n型第二高掺杂半导体层、量子阱过渡层、量子阱有源层、p型电子阻挡层和p型掺杂半导体层可以与前文一致，在此不再过多赘述。

根据本发明的实施例，采用的生长方法没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，采用的生长方法可以为金属有机化合物化学气相沉淀、横向外延过生长方法或悬臂外延生长方法。由此，生长方法成熟简便，成本较低，易于工业化生产。

根据本发明的实施例，在生长缓冲层之前，衬底需要进行预处理，其处理条件没有特殊的要求，只要能将衬底表面清洁干净即可。在本发明的一些实施例中，衬底在温度为1050℃-1150℃、压力为100mbar-300mbar的条件下通入氢气进行表面清洁，其中通入氨气20s-50s。由此，衬底表面可以清洗洁净，不影响后续工艺的进行。

根据本发明的实施例，生长缓冲层的条件没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，生长缓冲层的条件为：压力为500mbar-700mbar，温度为500℃-550℃，并在1050℃-1100℃条件下进行退火处理。由此，缓冲层生长优良，有效改善晶体结晶质量。

在本发明的一些实施例中，生长n型低掺杂半导体层的条件为：压力为150-250mbar、温度为1000℃-1050℃。由此，n型低掺杂半导体层生长优良，有效改善晶体结晶质量。

在本发明的一些实施例中，生长n型超晶格过渡层包括第一段生长和第二段生长，其中，第一段生长和第二段生长的条件为：压力为50mbar-150mbar，温度为850℃-950℃，且通入al、nh3和ga，生长周期为20～40个，其中，第二段生长通入al流量为第一段生长通入al流量的四分之一至二分之一，第二段生长通入nh3的流量大于所述第一段生长通入nh3的流量。由此，n型超晶格过渡层生长优良，且al含量梯度降低，可以有效改善晶体结晶质量。

在本发明的一些实施例中，生长n型第一高掺杂半导体层和n型第二高掺杂半导体层的条件为：压力为150-250mbar、温度为1000℃-1050℃。由此，n型第一高掺杂半导体层和n型第二高掺杂半导体层生长优良，有效改善晶体结晶质量。

根据本发明的实施例，生长p型电子阻挡层的条件没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，生长p型电子阻挡层的温度为750℃-950℃。由此，p型电子阻挡层生长优良，有效改善晶体结晶质量。

根据本发明的实施例，生长p型掺杂半导体层的条件没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，生长p型掺杂半导体层的温度为950℃-1000℃。由此，p型掺杂半导体层生长优良，有效改善晶体结晶质量。

根据本发明的实施例，该制备led外延结构的方法还可以包括生长本征半导体层、p型接触层、第一电极和第二电极的步骤，其中，本征半导体层设置于缓冲层和n型低掺杂半导体层之间，p型接触层设置于p型掺杂半导体层远离衬底的表面上，第一电极设置于n型第一高掺杂半导体层远离衬底的表面上，第二电极设置于p型接触层远离衬底的表面上。由此，获得的led外延结构使用性能更佳。

根据本发明的实施例，生长本征半导体层的条件没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，生长本征半导体层的温度为950℃-1100℃。由此，本征半导体层生长优良，有效改善晶体结晶质量。

根据本发明的实施例，生长p型接触层的条件没有特殊的限制，本领域技术人员可以根据实际情况灵活选择。在本发明的一些实施例中，生长p型接触层的温度为900℃-950℃。由此，p型接触层生长优良，有效改善晶体结晶质量。

实施例1

制备氮化镓基发光二极管芯片(外延结构)的方法：

步骤一：将蓝宝石衬底进行预处理。将蓝宝石衬底在温度为1050℃-1150℃、压力为100mbar-300mbar的条件下通入氢气进行表面清洁，其中通入氨气20s-50s。

步骤二：在蓝宝石衬底上依次向上生长缓冲层、u型非掺杂gan层。其中，缓冲层在压力为500mbar-700mbar，温度为500℃-550℃条件下生长，生长厚度为10～25nm，并在1050℃-1100℃条件下进行退火处理；u型非掺杂gan层在温度为950℃-1100℃的条件下生长，生长厚度为2～3μm。

步骤三：将压力调至150-250mbar、温度调至1000℃-1050℃，在u型非掺杂gan层上生长n型低掺杂si的gan层，其中si的掺杂浓度为5-8e+18，生长厚度为0.2～0.5μm。

步骤四：将压力调至50mbar-150mbar、温度调至850℃-950℃，生长n型algan/gan超晶格过渡层，生长厚度为100～200nm，其包含生长周期为40-80个的al组分呈梯度分布的algan/gan多重超晶格，超晶格中algan与gan的厚度比为1:1-1:3，al组分呈梯度型分布，后20-40个周期algan中的al流量为前20-40个周期的algan中的al流量的1/4-1/2，并改变nh3与ga源的比例，通入大量的nh3。

步骤五：将压力调至150-250mbar、温度调至1000℃-1050℃，在n型algan/gan超晶格过渡层上生长厚度为3-4μm的n型第一高掺杂si的gan层，其中si的掺杂浓度为1.5-2.5e+19，生长厚度为3～4μm。

步骤六：在n型第一高掺杂si的gan层上依次向上生长n型第二高掺杂si的gan层、量子阱过渡层、量子阱有源层、p型algan/ingan电子阻挡层、p型gan层以及p型接触层。其中，n型第二高掺杂si的gan层的生长厚度为20～200nm；量子阱过渡层的生长厚度为100～300nm；量子阱有源层的生长厚度为80～150nm；生长p型algan/ingan电子阻挡层的温度为750℃-950℃，生长厚度为50～150nm；生长p型gan层的温度为950℃-1000℃，生长厚度为50～100nm；生长p型接触层的温度为900℃-950℃，生长厚度为5～10nm。采用按照上述步骤制备获得的本发明生长的led外延结构(结构示意图参见图3)和现有led外延结构(结构示意图参见图1)分别用标准芯片工艺制成10mil*28mil，主波长452.5nm蓝光芯片，检测芯片的使用性能，性能检测结果见表1。

表1：现有gan基led外延结构与本发明gan基led外延结构性能参数对比表

由表1的结果可以看出，相对于现有外延结构，在150ma下本发明外延结构的亮度由137.8mw下降至136.9mw，反向电流为-10μa时，反向电压vrd从47.5v提升至49.3v，抗静电能力从93.9％下降到92.3％，而工作电压从3.25v下降至3.18v。表明本发明的led外延结构性能更佳。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。