碳化硅金属氧化物半导体场效应晶体管及其制造方法与流程

本发明涉及微电子技术领域，尤其涉及一种碳化硅金属氧化物半导体场效应晶体管及其制造方法。

背景技术

sic以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于si材料的功率器件品质因子。sic功率器件mosfet(metaloxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

与其它的宽禁带半导体相比，sic材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成sio2，这就意味着sic材料是制作大功率mosfet及igbt(insulatedgatebipolartransistor，绝缘栅双极型晶体管)等sicmos器件的理想材料。

但是，目前阻碍sicmos器件发展的原因有以下几点：首先，与si材料相比sic表面通过氧化形成sio2的速度缓慢，增加了工艺成本。其次，sic热氧化后留下的大量的界面陷阱，使得sio2/sic的界面陷阱密度通常比sio2/si的界面陷阱密度高1～2个数量级，高的界面态密度会大大降低载流子的迁移率，导致导通电阻增大，功率损耗增加。最后，高温偏压应力条件下激发大量载流子注入界面陷阱导致器件阈值电压不稳定，会导致器件的可靠性变的很差，对器件以及电路带来极大的安全隐患。

技术实现要素：

本发明的主要目的在于提供一种碳化硅金属氧化物半导体场效应晶体管及其制造方法，旨在解决现有碳化硅金属氧化物半导体场效应晶体管的制造，工艺成本高，功率损耗较大、器件稳定性低的技术问题。

为实现上述目的，本发明提供一种碳化硅金属氧化物半导体场效应晶体管，所述碳化硅金属氧化物半导体场效应晶体管自下而上依次包括：漏极金属、n⁺衬底、n^-漂移层、p阱、结型场效应管jfet区域、n+源区、p+接触区、源极金属和栅极，其特征在于，所述碳化硅金属氧化物半导体场效应晶体管还包括：

介于p+接触区和源极金属之间的三层堆栈栅，所述三层堆栈栅由金属氧化物介质层、high-k介质层与sio2介质层纵向堆叠构成。

可选地，所述金属氧化物介质层位于靠近jfet区域的一侧，用于改善半导体表面的界面特性；

所述sio2介质层位于靠近栅极的一侧，用于提供稳定的栅极接触；

所述high-k介质层夹在所述金属氧化物介质层与所述sio2介质层的中间，用于提高栅氧化层的耐压可靠性。

可选地，所述源极金属包括位于左右两边的源极金属，所述三层堆栈栅纵向位于栅极与jfet区域之间，横向位于两个源极金属之间。

此外，为实现上述目的，本发明还提供一种碳化硅金属氧化物半导体场效应晶体管的制造方法，所述方法包括：

对碳化硅进行预处理；

在预处理后的碳化硅外延片淀积金属介质层；

在所述金属介质层上淀积high-k介质层；

在所述high-k介质层淀积sio2介质层；

在三次淀积后的碳化硅正面淀积掺杂磷离子的栅极，并淀积金属合金形成源接触金属层和漏接触金属层，以得到三层堆栈栅结构的碳化硅金属氧化物半导体场效应晶体管。

可选地，所述对碳化硅进行预处理的步骤包括：

在碳化硅衬底片上外延生成掺杂有氮离子的n^-漂移层；

在掺杂有氮离子的n^-漂移层上注入铝离子，以形成掺杂有铝离子的p阱；

在掺杂有铝离子的p阱上的第一预设区域注入氮离子，以形成掺杂有氮离子的n+源区；

在掺杂有铝离子的p阱上的第二预设区域注入铝离子，以形成掺杂有铝离子的p+接触区，实现碳化硅的预处理。

可选地，所述在预处理后的碳化硅外延片淀积金属介质层的步骤包括：

采用原子层淀积的方法在预处理后的碳化硅外延片表面淀积厚度为0.1～5nm的金属氧化物介质层，其中，淀积温度为200℃～400℃，淀积时间为1min～20min。

可选地，所述在预处理后的碳化硅外延片淀积金属介质层的步骤还包括：

利用磁控溅射或者电子束蒸发的方法在碳化硅外延片表面淀积一层厚度为0.5～5nm的金属，其中，淀积温度为200℃～400℃，以氧化生成0.1～5nm的金属氧化物。

可选地，所述在所述金属介质层上淀积high-k介质层的步骤包括：

采用原子层淀积的方法在金属介质层上淀积一层厚度为10nm～100nm的high-k介质层，其中，淀积氧化温度为300℃，淀积时间为30min～5h。

可选地，所述在所述high-k介质层淀积sio2介质层的步骤包括：

采用原子层淀积的方法在high-k介质层上淀积一层厚度为30nm～150nm的sio2介质层，其中，淀积氧化温度为300℃，淀积时间为30min～5h。

可选地，所述在三次淀积后的碳化硅正面淀积掺杂磷离子的栅极的步骤之前，所述制造方法还包括：

对三次淀积后的碳化硅，在温度为500±5℃的条件下，10％o2:90％n2的混合气体中退火处理30min，接着在ar气环境中冷却处理，速率冷却为5℃/min,，以便后续在退火冷却处理后的碳化硅正面淀积掺杂磷离子的栅极。

本发明提出的技术方案中，碳化硅金属氧化物半导体场效应晶体管自下而上依次包括：漏极金属、n⁺衬底、n^-漂移层、p阱、结型场效应管jfet区域、n+源区、p+接触区、三层堆栈栅、源极金属和栅极，所述三层堆栈栅由high-k介质与sio2介质横向分布构成，本发明通过在预处理后的碳化硅表面淀积high-k介质，并在淀积有high-k介质的碳化硅上淀积sio2介质，降低了界面陷阱的密度，提升了沟道迁移率，提高了器件的正向导通能力，减小了功率损耗。同时，本发明由于存在一层sio2介质层位于high-k介质与金属介质层之间，抑制了high-k与栅金属之间的相互渗透，提高了栅极接触的稳定性。此外，本发明采用淀积的方式生长三层堆栈栅的氧化层，使得氧化层的生长速度得到提高，从而降低了工艺成本。

附图说明

图1是本发明碳化硅金属氧化物半导体场效应晶体管的较佳结构示意图；

图2为本发明碳化硅金属氧化物半导体场效应晶体管的制造方法第一实施例的流程示意图；

图3为图2中步骤s10的细化流程示意图；

图4为本发明较佳工艺流程示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，基于碳化硅金属氧化物半导体场效应晶体管的制造成本高、功率损耗大、稳定性低的问题，业界采用sic表面氮化预处理，氮氧化物氧化或者退火处理等工艺和方法，使得sio2/sic的界面态密度有所下降，不过与sio2/si界面质量相比仍有不小的差距。

此外，氮气体剂量不易精确控制，使得氮化处理无法控制界面处的氮含量，由于氮化处理会引入深能级陷阱以及大量空穴陷阱，反而会影响器件长时工作的稳定性。因此，研究采用何种新工艺手段来改善sio2/sic界面特性，提高沟道迁移率与栅介质层可靠性成为了一个sicmos结构器件研究中备受关注的领域。

本发明的目的在于针对上述已有技术的不足，提供了一种三层堆栈栅结构的sicmosfet及其制造办法。本方法在传统的单纯sio2栅介质技术上，额外在栅介质层中加入金属氧化物介质层，以及high-k栅介质，不但能降低半导体表面的界面态密度，解决了与sic之间存在的大量界面态，提高sicmosfet的阈值电压稳定性并增加mosfet的沟道迁移率，同时也提高了器件耐压可靠性。

为实现上述目的，本发明提出一种碳化硅金属氧化物半导体场效应晶体管。

参照图1，图1为本发明碳化硅金属氧化物半导体场效应晶体管较佳实施例的结构示意图。

在本实施例中，所述碳化硅金属氧化物半导体场效应晶体管sicmosfet，自下而上依次包括：漏极金属1、n⁺衬底2、n^-漂移层3、p阱4、结型场效应管jfet区域5、n+源区6、p+接触区7、三层堆栈栅、源极金属11和栅极12，其中，所述三层堆栈栅由金属氧化物介质层8、high-k介质层9与sio2介质层10纵向堆叠构成。

进一步地，所述金属氧化物介质层8位于靠近jfet区域5的一侧，用于改善半导体表面的界面特性；

所述sio2介质层10位于靠近栅极12的一侧，用于提供稳定的栅极接触；

所述high-k介质层9夹在所述金属氧化物介质层8与所述sio2介质层10的中间，用于提高栅氧化层的耐压可靠性。

进一步地，所述源极金属10包括位于左右两边的源极金属，所述三层堆栈栅纵向位于栅极12与jfet区域5之间，横向位于两个源极金属10之间。

在本实施例中，参照图1，漏极1是通过淀积形成的300nm/100nm的al/ti合金，位于碳化硅衬底2的背面；

n⁺衬底2为高掺杂的碳化硅衬底；

n⁺衬底2之上的凸形区是5～100μm氮离子掺杂的n^-漂移层3，掺杂浓度为1×10¹⁵cm^-3～1×10¹⁶cm^-3；

p阱4是多次铝离子选择性注入形成的深度为0.5μm，掺杂浓度为3×10¹⁸cm^-3的区域，位于凸形n^-漂移层10的左右上角，具体次数根据实际情况设置，此处不做限定；

需要说明的是，p阱4之间n-区域是jfet区5；

n+源区6位于左右的两个p阱4中，是多次氮离子选择性注入，形成的深度为0.2μm，掺杂浓度为1×10¹⁹cm^-3的区域，注入氮离子的具体次数同样不做限定；

p+接触区7位于p阱4中紧邻n+源区6，是多次铝离子选择性注入形成的深度为0.5μm，掺杂浓度为2×10¹⁹cm^-3的区域，注入铝离子的具体次数同样不做限定；

金属氧化物介质层8为0.1nm～5nm厚的金属氧化物纳米薄层，横向位于左源极金属10和右源极金属10之间，纵向位于jfet区域5之上；

high-k介质层9位于金属氧化物界面层正上方，厚度为10nm～100nm；sio2栅介质层10位于金属氧化物介质层8正上方，厚度为30nm～150nm；

栅极12是由淀积形成的200nm磷离子掺杂的多晶硅，掺杂浓度为5×10¹⁹cm^-3～1×10²⁰cm^-3，位于sio2栅介质层8上方；

源极金属11是通过淀积形成的300nm/100nm的al/ti合金，位于源区n⁺接触6和p⁺接触7的上方。

本发明提出的技术方案中，由金属氧化物介质层8、high-k介质层9与sio2介质层10纵向堆叠构成三层堆栈栅，以根据三层堆栈栅得到sicmosfet，降低了sicmosfet界面陷阱的密度，提升了沟道迁移率，提高了器件的正向导通能力，以减小功率损耗。同时，本发明由于存在一层sio2介质层位于high-k介质与金属介质层之间，抑制了high-k与栅金属之间的相互渗透，提高了栅极接触的稳定性。此外，本发明采用淀积的方式生长三层堆栈栅的氧化层，使得氧化层的生长速度得到提高，从而降低了工艺成本。

本发明进一步提出一种碳化硅金属氧化物半导体场效应晶体管的制造方法。

参照图2，图2为本发明碳化硅金属氧化物半导体场效应晶体管的制造方法的第一实施例。

在本实施例中，所述碳化硅金属氧化物半导体场效应晶体管的制造方法包括：

对碳化硅进行预处理；

在预处理后的碳化硅外延片淀积金属介质层；

在所述金属介质层上淀积high-k介质层；

在所述high-k介质层淀积sio2介质层；

在三次淀积后的碳化硅正面淀积掺杂磷离子的栅极，并淀积金属合金形成源接触金属层和漏接触金属层，以得到三层堆栈栅结构的碳化硅金属氧化物半导体场效应晶体管。

以下是本实施例中实现碳化硅金属氧化物半导体场效应晶体管的制造的具体步骤：

步骤s10，对碳化硅进行预处理；

具体地，参照图3，所述步骤s10包括：

步骤s11，在碳化硅衬底片上外延生成掺杂有氮离子的n^-漂移层；

本实施例中，所述碳化硅衬底片为上文提及的n⁺衬底2，在碳化硅衬底片上外延生成掺杂有氮离子的n^-漂移层的方式为：在碳化硅衬底片上外延生长8～9μm氮离子掺杂的n^-漂移层，氮离子的掺杂浓度为1×10¹⁵cm^-3～2×10¹⁵cm^-3，外延温度为1570℃，压力为100mbar(100mbar＝10kpa)，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气。

进一步地，在生成掺杂有氮离子的n^-漂移层之前，可先采用rca清洗标准法对碳化硅衬底片进行清洗，以减少杂质的干扰。

步骤s12，在掺杂有氮离子的n^-漂移层上注入铝离子，以形成掺杂有铝离子的p阱；

本实施例中，在得到掺杂有氮离子的n^-漂移层之后，在氮离子掺杂的n^-漂移层上进行多次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为3×10¹⁸cm^-3的p阱，铝离子的注入温度为650℃。

步骤s13，在掺杂有铝离子的p阱上的第一预设区域注入氮离子，以形成掺杂有氮离子的n+源区；

在本实施例中，在得到掺杂有铝离子的p阱之后，在铝离子掺杂的p阱上进行多次氮离子选择性注入，形成深度为0.2μm，掺杂浓度为1×10¹⁹cm^-3的n+源区，氮离子的注入温度为650℃。

步骤s14，在掺杂有铝离子的p阱上的第二预设区域注入铝离子，以形成掺杂有铝离子的p+接触区，实现碳化硅的预处理。

在本实施例中，在得到掺杂有铝离子的p阱之后，还可以在铝离子掺杂的p阱上进行多次铝离子选择性注入，形成深度为0.2μm，掺杂浓度为2×10¹⁹cm^-3的p+接触区，铝离子注入温度为650℃。

通过上述的各个步骤，完成碳化硅的预处理。

步骤s20，在预处理后的碳化硅外延片淀积金属介质层；

在完成碳化硅的预处理之后，在碳化硅片正面生长一层厚度为0.1～5nm的金属氧化物介质层，具体地，所述步骤s20的实施方式包括：

1)方式一、采用原子层淀积的方法在预处理后的碳化硅外延片表面淀积一层厚度为0.1～5nm的金属氧化物介质层，其中，淀积温度为200℃～400℃，淀积时间为1min～20min。

2)方式二、利用磁控溅射或者电子束蒸发的方法在碳化硅外延片表面淀积一层厚度为0.5～5nm的金属，其中，淀积温度为200℃～400℃，以氧化生成0.1～5nm的金属氧化物。

步骤s30，在所述金属介质层上淀积high-k介质层；

具体地，所述步骤s30包括：

采用原子层淀积的方法在金属介质层上淀积一层厚度为10nm～100nm的high-k介质层，其中，淀积氧化温度为300℃，淀积时间为30min～5h。

步骤s40，在所述high-k介质层淀积sio2介质层；

具体地，所述步骤s40包括：

采用原子层淀积的方法在high-k介质层上淀积一层厚度为30nm～150nm的sio2介质层，其中，淀积氧化温度为300℃，淀积时间为30min～5h。

可以理解，通过上述三次淀积操作，得到三层堆栈栅。

步骤s40，在三次淀积后的碳化硅正面淀积掺杂磷离子的栅极，并淀积金属合金形成源接触金属层和漏接触金属层，以得到三层堆栈栅结构的碳化硅金属氧化物半导体场效应晶体管。

在本实施例中，在三层堆栈栅上淀积预设厚度，如200nm的磷离子掺杂的栅极，该栅极优选为多晶硅栅，磷离子的掺杂浓度可选为5×10¹⁹cm^-3～1×10²⁰cm^-3，淀积温度可选为600～650℃，淀积压强可选为60～80pa，反应气体为硅烷和磷化氢，载运气体为氦气。此外，还可淀积300nm/100nm的al/ti合金，作为源极和漏极的接触金属层，并在1100±50℃温度下的氮气气氛中退火3分钟形成欧姆接触(欧姆接触是指金属与半导体的接触)。

本发明提出的技术方案中，本发明通过在预处理后的碳化硅表面淀积high-k介质，并在淀积有high-k介质的碳化硅上淀积sio2介质，降低了界面陷阱的密度，提升了沟道迁移率，提高了器件的正向导通能力，减小了功率损耗。同时，本发明由于存在一层sio2介质层位于high-k介质与金属介质层之间，抑制了high-k与栅金属之间的相互渗透，提高了栅极接触的稳定性。此外，本发明采用淀积的方式生长三层堆栈栅的氧化层，使得氧化层的生长速度得到提高，从而降低了工艺成本。

进一步地，基于第一实施例提出本发明制造方法的第二实施例。

制造方法第二实施例与制造方法第一实施例的区别在于，所述步骤s40之前，所述方法还包括：

对三次淀积后的碳化硅进行退火冷却处理，以便后续在退火冷却处理后的碳化硅正面淀积掺杂磷离子的栅极。

具体地，所述对三次淀积后的碳化硅进行退火冷却处理的步骤包括：

对淀积后的样片，在温度为500±5℃的条件下，10％o2:90％n2的混合气体中退火处理30min，接着在ar气环境中冷却处理，速率冷却为5℃/min。

在本实施例中，通过对两次淀积后碳化硅进行冷却处理，以使得后续可以快速淀积掺杂磷离子的栅极，所述栅极优先为多晶硅栅。

基于上述各个实施例的具体描述，本实施例以具体的场景再次描述本发明碳化硅金属氧化物半导体场效应晶体管的制造方法的实现过程。

请参照图4，图4是本发明的sicmosfet制造方法具体过程：

步骤1.在n⁺碳化硅衬底片上外延生长n^-漂移层。

对n⁺碳化硅衬底片2采用rca清洗标准进行清洗，然后在衬底表面外延生长厚度为8μm，氮离子掺杂浓度为1×10¹⁵cm^-3的n^-漂移层3，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。

步骤2.多次铝离子选择性注入形成p阱。

(2.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的sio2层，然后再淀积厚度为1μm的al来作为p阱4离子注入的阻挡层，通过光刻和刻蚀来形成p阱注入区；

(2.2)在650℃的环境温度下对p阱注入区进行四次al离子注入，先后采用450kev、300kev、200kev和120kev的注入能量，将注入剂量为7.97×10¹³cm^-2、4.69×10¹³cm^-2、3.27×10¹³cm^-2和2.97×10¹³cm^-2的铝离子，注入到p阱注入区，形成深度为0.5μm，掺杂浓度为3×10¹⁸cm^-3的p阱4；

(2.3)采用rca清洗标准对碳化硅表面进行清洗，烘干后制作c膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。

步骤3.多次氮离子选择性注入形成n+源区

(3.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的sio2层，然后再淀积厚度为1μm的al来作为n+源区阱6离子注入的阻挡层，通过光刻和刻蚀来形成n+源区注入区

(3.2)在650℃的环境温度下对n+源区注入区进行两次氮离子注入，先后采用80kev、30kev的注入能量，将注入剂量为3.9×10¹⁴cm^-2、1.88×10¹⁴cm^-2，注入到n+源区注入区，形成深度为0.2μm，掺杂浓度为1×10¹⁹cm^-3的n+源区6；

(3.3)采用rca清洗标准对碳化硅表面进行清洗，烘干后制作c膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。

步骤4.多次铝离子选择性注入形成p+欧姆接触区。

(4.1)通过低压热壁化学气相淀积法在碳化硅片正面淀积一层厚度为0.2μm的sio2层，然后再淀积厚度为1μm的al来作为p+接触区7离子注入的阻挡层，通过光刻和刻蚀来形成p+接触注入区；

(4.2)在650℃的环境温度下对p+接触区进行两次al离子注入，先后90kev、30kev的注入能量，将注入剂量为1.88×10¹⁴cm^-2、3.8×10¹⁴cm^-2的铝离子，注入到p+欧姆接触区注入区，形成深度为0.2μm，掺杂浓度为2×10¹⁹cm^-3的p+接触区7；

(4.3)采用rca清洗标准对碳化硅表面进行清洗，烘干后制作c膜保护；然后在1700～1750℃氩气氛围中进行离子激活退火10min。

步骤5.淀积生长金属介质层。

在预处理后的n型sic外延片采用原子层淀积的方法淀积一层1nm厚的sro界面层8，其工艺条件是：淀积温度为300℃，淀积时间为5min。

步骤6.淀积high-k与sio2形成栅氧化膜。

(6.1)采用原子层淀积的方法在sro界面层上淀积一层30nm厚的hfo2high-k介质层9，其工艺条件是：淀积温度为300℃，淀积时间为1h；

(6.1)利用原子层淀积的方法，再在high-k介质层上淀积一层厚度为50nm的sio2栅介质层10，淀积氧化温度为300℃，淀积时间为2h；

(6.3)对淀积后的样片，在温度为500±5℃的条件下，10％o2:90％n2的混合气体中退火处理30min，接着在ar气环境中冷却处理，速率冷却为5℃/min；

(6.4)通过光刻、刻蚀形成栅介质薄膜。

步骤7.淀积形成掺杂浓度为5×10¹⁹cm^-3，厚度为200nm的磷离子重掺杂的多晶硅栅。

用低压热壁化学气相淀积法在碳化硅正面淀积生长200nm的多晶硅，其工艺条件是：淀积温度为600～650℃，淀积压强为60～80pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅，形成磷离子掺杂浓度为5×10¹⁹cm^-3，厚度为200nm的多晶硅栅12。

步骤8.淀积形成源接触金属层和漏接触金属层。

(8.1)对整个碳化硅片的正面进行涂胶、显影，形成n⁺以及p⁺欧姆接触区域，淀积300nm/100nm的al/ti合金，之后通过超声波剥离使正面形成源极金属11；

(8.2)在衬底背面淀积300nm/100nm的al/ti合金作为漏极1；

(8.3)在1100±50℃温度下，氮气气氛中对样品退火3分钟形成欧姆接触电极。

可以理解，本发明与现有技术相比具有如下优点：

1)本发明由于在sic外延片上覆盖了一层金属氧化物介质层，该介质层解决了传统high-k栅介质与sic之间存在的大量界面态，缓解了sicmosfet器件中界面处的晶格失配，从而缓和界面应力，减少悬挂键，改善了界面特性，提高sicmosfet的阈值电压稳定性并增加mosfet的沟道迁移率；

2)本发明由于存在一层high-k介质在栅介质层中，根据高斯定理，栅介质的介电常数越大其承受的电场就越小，采用high-k材料作为栅介质能有效缓解了栅氧化层在反偏条件下基于高斯定理分配的高电场强度，提高了器件耐压可靠性；

3)本发明由于存在一层sio2介质层位于high-k介质与栅极金属之间，抑制了high-k与栅金属之间的相互渗透，提高了栅极接触的稳定性；

4)本发明由于采用淀积的方式生长栅氧化层，使得氧化层的生长速度得到提高，并经过后序的淀积后退火处理，使得生长的栅氧化层质量更好。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。