技术特征：
技术总结
本发明的实施方式提供一种能够减小贯通电极与半导体元件之间的接触电阻的半导体装置及其制造方法。本实施方式的半导体装置具备半导体衬底，所述半导体衬底具有第1面及第2面，所述第1面具有半导体元件，所述第2面位于该第1面的相反侧。第1绝缘膜设置在半导体衬底的第1面上。导电体设置在第1绝缘膜上。金属电极设置在第1面与第2面之间，贯通半导体衬底并与导电体接触。第2绝缘膜设置在金属电极与半导体衬底之间。第1绝缘膜与第2绝缘膜的边界面位于较半导体衬底的第1面更靠导电体侧，且随着向金属电极的中心部靠近而以向导电体接近的方式倾斜。
技术研发人员：久米一平;中村一彦;野田有辉
受保护的技术使用者：东芝存储器株式会社
技术研发日：2017.08.02
技术公布日：2018.10.09