显示设备的制作方法

本公开关于一种显示设备，更具体而言，本公开关于一种包括低温多晶硅薄膜晶体管以及金属氧化物薄膜晶体管的显示设备。

背景技术：

随者显示设备的技术进步，显示面板朝向更多功能、更轻薄的方向发展。薄膜显示器，例如液晶显示面板、有机发光二极管(oled)显示面板、和无机发光二极管显示面板等，已取代阴极射线管而成为主导市场的显示设备。薄膜显示器的应用广泛，多数日常电子产品均使用薄膜显示面板，例如移动电话、笔记本电脑、摄影机、照相机、播音器、行动导航、电视等。

液晶显示设备和oled显示设备为市场上常见的显示设备，其中lcd显示设备特别受惠于技术成长，因此制造商更加致力于改良显示设备的显示质量，以因应显示设备的技术进展以及消费者需求。

薄膜晶体管(thinfilmtransistor，tft)结构可为多晶硅薄膜晶体管，其具有高载子移动率的特征；或可为金属氧化物薄膜晶体管，其具有低漏电流的特征。虽然多晶硅薄膜晶体管和金属氧化物薄膜晶体管的部分特征彼此互补，但目前并无结合前述两个类型的晶体管的显示设备；其原因在于两者制造过程不兼容，使得此类晶体管显示设备制造过程总体而言非常复杂，例如需要多次化学气相沉积。

基于以上理由，有必要改良并且简化薄膜晶体管基板的制备方法，使其具有多晶硅薄膜晶体管和金属氧化物薄膜晶体管。

技术实现要素：

本公开的目的是提供一种显示设备，其同时具有两种晶体管。

为达成上述目的，本公开的显示设备包括：一第一基板；一第一晶体管，设置于该第一基板上，其中该第一晶体管包括一第一半导体层；一第二晶体管，设置于该第一基板上，其中该第二晶体管包括一第二半导体层；以及一第一绝缘层，设置于该第一半导体层之下；其中，该第一绝缘层的厚度大于或等于200纳米并且小于或等于500纳米；其中，该第一半导体层和该第二半导体层其中之一包括一硅半导体层，另一个包括一氧化物半导体层。

本公开的显示设备中，该第一绝缘层具有介于200至500纳米的特定厚度。若该第一绝缘层的厚度小于200纳米，具有硅半导体层的晶体管的负偏温压(negative-bias-temperature-stress，nbts)稳定性会降低。因此，本公开的显示设备中，该第一绝缘层的特定厚度为影响具有硅半导体层之晶体管的性能的因素之一。

其他目的、优势、新颖特征将于下文详述之，并参照图式，以明确表示本公开。

附图说明

图1是本公开实施例1的显示设备的剖面示意图。

图2是本公开实施例1的显示设备的上方视图。

图3是图2的显示设备沿l1-l1’剖面线的剖面示意图。

图4是图2的显示设备沿l2-l2’剖面线的剖面示意图。

图5a是图3的放大图。

图5b是图3的另一放大图。

图6是本公开的实施例2的显示设备依图2剖面线l2-l2’的剖面示意图。

图7是本公开的实施例3的显示设备依图2剖面线l1-l1’的剖面示意图。

图8是本公开测试例的低温多晶硅晶体管剖面示意图。

图9是具有不同厚度的第一绝缘层的低温多晶硅晶体管的电流-电压曲线仿真结果。

图10是具有不同厚度的第二绝缘层的低温多晶硅晶体管的电流-电压曲线仿真结果。

具体实施方式

以下参照图式说明本公开的实施方式，以明确阐释前述和其他技术内容、特征、和功效。通过特定实施例的说明，本领域的技术人员可进一步明了本公开采取的技术手段和功效，以达成前述公开目的。另，本说明书所公开的技术可为本领域的技术人员理解并且实施，在不悖离本公开概念的前提下，任何变更或改良均可被权利要求所涵盖。

此外，本说明书和权利要求所提及的序数，例如「第一」、「第二」等，仅用于说明主张的组件；而非意指、或表示主张的组件具有任何执行次序，亦非于一主张的组件和另一主张的组件之间的次序、或制成方法的步骤次序。该些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。

此外，本说明书和权利要求所提及的位置，例如「之上」、「上」、或「上方」，可指直接与另一基板或膜接触，或可指非直接与另一基板或膜接触。

实施例1

图1为本实施例的显示设备的剖面示意图，其中该显示设备包括：一第一基板1；一第二基板2，与第一基板1相对设置；以及一显示介质层3，设置于该第一基板1和该第2基板之间。本实施例中，该第一基板1和该第二基板2可使用玻璃、塑料、弹性材料、或薄膜制备；但本公开的基板材料不限于此。若第一基板1和第二基板2以塑料、弹性材料或薄膜制备，则该显示设备可为可挠式显示设备。本实施例中，该显示介质3可包括一液晶层、一发光二极管(例如有机或无机发光二极管)、或量子点；但本公开的显示介质不限于此。此外，本公开的其他实施例中，若该显示介质3为发光二极管，该显示设备可选择性地具有或不具有第二基板2。

图2是本实施例的显示设备的上方视图。如图1及图2所示，本实施例的显示设备包括：一显示区aa和一周边区b，该周边区b与该显示区aa相邻。如图2所示，本实施例的显示设备包括：一印刷电路板11，部分设置于该周边区b之上；一集成电路12，设置于该周边区b之上，并且与该印刷电路板11电性连接；一多任务解讯器13(于图3及图7中以demux表示)，设置于该周边区b之上，并且与该集成电路12电性连接；一驱动电路14(于图4及图6中以栅驱动表示)，设置于该周边区b之上，并且与该集成电路12电性连接；以及多个像素单元15，设置于该显示区aa之上，其中该些像素单元15自该驱动电路14和该多任务解讯器13接收信号。

本实施例的显示设备中，该第一基板1具有多个像素单元15，并且各像素单元15包括至少一晶体管。本实施例中，一像素单元15包括一包含有氧化物半导体层的晶体管，但本公开不限于此。进一步地，该驱动电路14和该多任务解讯器13也可包括多个晶体管。为求窄边框设计，用于驱动电路14和多任务解讯器13的该些晶体管可为一包含有硅半导体层(例如低温多晶硅薄膜晶体管)的晶体管。本说明书简述制备设置于该显示区aa上的包含有氧化物半导体层的晶体管、和设置于该周边区b(即该驱动电路14和该多任务解讯器13)上的包含有硅半导体层的晶体管的制备流程。

图3和图4分别为图2的显示设备沿l1-l1’和l2-l2’剖面线的剖面示意图。首先，提供一第一基板1，再于该第一基板1上形成一第一绝缘层111。于此，该第一基板1的材料如前文所述，不另说明。该第一绝缘层111可包括氧化硅。本实施例中，该第一绝缘层111为氧化硅层。

其次，一非晶硅层形成于该第一绝缘层111之上，再于该非晶硅层上进行退火以得到一第一半导体层21，该第一半导体层21为低温多晶硅层。于此，掺杂该第一半导体层21上欲形成该第一源极23和该第一漏极24的区域。形成该第一半导体层21之后，再形成该第二绝缘层112。于此，该第二绝缘层112可包括氧化硅。本实施例中，该第二绝缘层112为氧化硅层。

接着，一第一栅极22和一第二栅极31形成于该第二绝缘层112之上，再依序形成一第三绝缘层113和一第四绝缘层114。于此，该第三绝缘层113可包括氮化硅，以及该第四绝缘层114可包括氧化硅。本实施例中，该第三绝缘层113为氮化硅层，该第四绝缘层114为氧化硅层。

将氧化物半导体层的第二半导体层32形成于该第四绝缘层114之上，再于该第二半导体层32和该第四绝缘层114之上形成一第一源极23、一第一漏极24、一第二源极33、和一第二漏极34。而后依序于该第一源极23、该第一漏极24、该第二源极33、和该第二漏极34之上形成一第一钝化层115和一有机层116，再于其上形成一第一导电层41。于此，该第一钝化层115可包括氧化硅。本实施例中，该第一钝化层115为氧化硅层。此外，该有机层116可包括任何有机材料。

接着，于该第一导电层41之上形成一第二钝化层117，再形成一第二导电层42；该第二导电层42与该第二源极34通过接触通孔43电性连接。于此，该第二钝化层117可包括氧化硅、氧化氮、或氮氧化硅；但本公开的钝化层材料不限于此。此外，该第一导电层41和该第二导电层42可包括一透明导电氧化物，例如ito、izo、itzo、及其相似物。

完成前述流程之后，可得到本实施例的显示设备。如图3和图4所示，本实施例的显示设备包括：一第一基板1；一第一晶体管tft1，设置于该第一基板1之上，其中该第一晶体管tft1包括一第一半导体层21；一第二晶体管tft2，设置于该第一基板1上，其中该第二晶体管tft2包括一第二半导体层32；以及一第一绝缘层111，设置于该第一半导体层21之下。

于此，该第一半导体层21为硅半导体层，该第二半导体层32为氧化物半导体层。该硅半导体层可为低温多晶硅层。该氧化物半导体层可为igzo层、itzo层、或igtzo层。本实施例中，该氧化物半导体层为igzo层。因此，该第一晶体管tft1为低温多晶硅晶体管，该第二晶体管tft2为igzo晶体管。但本公开的晶体管材料不限于此，只要该第一半导体层和该第二半导体层其中之一包括硅半导体层，并且另一个包括氧化物半导体层即可。

此外，如图2至4所示，本实施例的显示设备包括一显示区aa和一周边区b，其中该周边区b与该显示区aa相邻。该第一晶体管tft1设置于该周边区b之上(即，该驱动电路14和该多任务解讯器13)，并且该第二晶体管tft2设置于该显示区aa之上。

如图3和图4所示，该第一绝缘层111可包括氧化硅。本实施例中，该第一绝缘层111为氧化硅层。此外，该第一绝缘层111之厚度t1可大于或等于200纳米并且小于或等于500纳米。于另一实施例中，该第一绝缘层111的厚度t1可大于或等于250纳米并且小于或等于400纳米。于更一实施例中，该第一绝缘层111的厚度t1可大于或等于250纳米并且小于或等于300纳米。若该第一绝缘层111的厚度t1落于前述范围，该第一晶体管tft1可具有理想的电性性能。若该第一绝缘层111的厚度t1小于200纳米(甚至小于250纳米)，具有硅半导体层的该第一晶体管tft1的负偏温压(nbts)会降低。因此，本实施例的显示设备中，该第一绝缘层111的特定厚度范围为影响硅半导体层的晶体管性能的因素之一。

如图3和图4所示，本实施例的显示设备包括一第二绝缘层112，设置于该第一半导体层21之上，以及该第二绝缘层112包括氧化硅并且与该第一半导体层21接触。本实施例中，该第二绝缘层112为氧化硅层。此外，该第一绝缘层111的厚度t1大于或等于该第二绝缘层112的厚度t2。于此，该第二绝缘层112的厚度t2可大于或等于100纳米并且小于或等于200纳米。于另一实施例，该第二绝缘层112的厚度t2可大于或等于100纳米并且小于或等于150纳米。若该第二绝缘层112的厚度t2落于前述范围，具有硅半导体层的该第一晶体管tft1可具有理想的充电能力以及低漏电流特性。

本公开的本实施例和其他实施例中，该第一绝缘层111的厚度t1和该第二绝缘层112的厚度t2的比值大于或等于1并且小于或等于5。于另一实施例，该第一绝缘层111的厚度t1和该第二绝缘层112的厚度t2的比值大于或等于1.25并且小于或等于4。于更一实施例，该比值大于或等于1.5并且小于或等于3。

本公开的本实施例和其他实施例中，用语”厚度”指涉所述层的最大厚度。

如图3和图4所示，该第二半导体层32设置于该第一绝缘层111之上。此外，本实施例的显示设备进一步包括一第三绝缘层113和一第四绝缘层114，其中该第三绝缘层113设置于该第一半导体层21之上，该第四绝缘层114设置于该第三绝缘层113之上，该第三绝缘层113包括氮化硅，该第四绝缘层114包括氧化硅，以及该第二半导体层32直接设置于该第四绝缘层114之上。进一步地，该第一栅极22和该第二栅极31均设置于该第二绝缘层112和该第三绝缘层113之间。此外，该第一源极23、该第一漏极24、该第二源极33、和该第二漏极34均设置于该第四绝缘层114之上。

本实施例中，该第一半导体层21为硅半导体层，设置于该第一绝缘层111之上，该第二绝缘层112为该第一晶体管tft1的栅极绝缘层，以及该第三绝缘层113和该第四绝缘层为该第一晶体管tft1的层间介电层(interlayerdielectriclayer)。另一方面，该第二半导体层32为氧化物半导体层，设置于该第四绝缘层114的上，该第三绝缘层113和该第四绝缘层114为该第二晶体管tft2的栅极绝缘层，并且该第一钝化层115为该第二晶体管tft2的背钝化(backpassivation)层。故，本实施例中，该第一晶体管tft1的该栅极绝缘层和该层间介电层/钝化层、以及该第二晶体管tft2的该栅极绝缘层和该层间介电层/钝化层彼此相异；以及该第一晶体管tft1的该层间介电层(即，该第三绝缘层113和该第四绝缘层114)使用于该第二晶体管tft2的栅极绝缘层。

此外，该第一栅极22和该第二栅极31形成于同一层，并且该第一源极23、该第一漏极24、该第二源极33、和该第二漏极34形成于同一层。

图5a是图3的放大图，公开该第一晶体管tft1的该第一栅极22的放大图。如图3和图5a所示，该第一栅极22具有双层结构，包括一第四金属层221和一第五金属层222，该第四金属层221设置于该第一基板1和该第五金数层222之间。该第四金属层221是用于阻障层(barrierlayer)，其材料可为钼(mo)、钛(ti)、或其合金。该第五金属层222的材料可为铝(al)、铜(cu)、或其合金。但本公开的金属层的材料不限于此。此外，本实施例中，该第二栅极31和该第一栅极22具有相同结构，该第二栅极31的结构在此不另说明。

图5b为图3的另一放大图，公开该第二晶体管tft2的该第二源极33的放大图。于此，该第二源极33具有三层结构，包括一第一金属层331、一第二金属层332、和一第三金属层333，该第一金属层331与该第二半导体层32接触，并且该第二金属层332设置于该第一金属层331和该第三金属层333之间。该第一金属层331用于阻障层，其材料可为钼(mo)、钛(ti)、或其合金。该第二金属层332的材料可为铝(al)、铜(cu)、或其合金。该第三金属层333用于覆盖层(cappinglayer)，其材料可为钼、钛、或其合金。但本公开的金属层的材料不限于此。此外，本实施例中，该第一源极23、该第一漏极24、该第二源极33、和该第二漏极34具有相同结构，其他电极的结构在此不另说明。

如上所述，该第二源极33和该第二漏极34具有三层结构，其中该第一金属层331用于阻障层。该第二金属层的材料可为铝、铜、或其合金，并且可与氧原子结合而用于氧化物半导体层(即，该第二半导体层32)。因此，若该第二源极33和该第二漏极34包括该第一金属层31作为阻障层，则可克服前述缺点。

实施例2

本实施例的显示设备的结构与实施例1的显示设备相似，图6是本公开的实施例2的显示设备依图2剖面线l2-l2’的剖面示意图。

本实施例中，该第二绝缘层112包括氧化硅并且与该第一半导体层21接触，以及该第二半导体层32设置于该第二绝缘层112之上。此外，进一步地于该第二半导体层32和该第二绝缘层112之上形成一第五绝缘层112’，以及该第五绝缘层112’可包括氧化硅。于本实施例中，该第二绝缘层112为氧化硅层，以及该第五绝缘层112’为另一氧化硅层，其中该第二绝缘层112的氧化硅层的氢原子百分比可介于5％至10％之间，并且该第五绝缘层112’的氧化硅层的氢原子百分比可小于3％。

本实施例中，该第三绝缘层113仅设置于该周边区b之上，而非设置于该显示区aa之上。此外，该第二晶体管tft2具有顶栅结构，并且该第二栅极31、该第一源极23、和该第一漏极24形成于同一层。于此，该第二栅极31和该第一漏极24之间的虚线意指该第二栅极31和该第一漏极24于本实施例的显示设备的另一侧剖面图形成电性连接。

此外，本实施例的显示设备另包括一遮光层35，设置于该第二半导体层32之下。于此，该遮光层35和该第一半导体层21形成于同一层，因此该遮光层35包括硅半导体层。

实施例3

本实施例的显示设备的结构与实施例1的显示设备相似，图7是本公开的实施例3的显示设备依图2剖面线l1-l1’的剖面示意图。

本实施例中，该显示设备另包括一第一缓冲层1111，设置于该第一基板1之上；一第二缓冲层1112，设置于该第一缓冲层1111之上；一第三缓冲层1113，设置于该第二缓冲层1112之上；以及一第四缓冲层1114，设置于该第三缓冲层1113之上以及该第一绝缘层111之下。于此，该第一缓冲层1111、该第三缓冲层1113、和该第一绝缘层111各自包括氧化硅；以及本实施例中，该第一缓冲层1111、该第三缓冲层1113、和该第一绝缘层111各自为氧化硅层。此外，该第二缓冲层1112和该第四缓冲层1114各自包括氧化硅；以及本实施例中，该第二缓冲层1112和该第四缓冲层1114各自为氮化硅层。此外，该第四缓冲层1114直接接触该第一绝缘层111。

本实施例和前述实施例中，于形成第一半导体层21之前，该第一绝缘层111先形成于该第一基板1之上，以防止湿气或水分子造成半导体性能弱化。为防止湿气或水分子造成半导体性能弱化，本实施例中，预先将该第一缓冲层1111、该第二缓冲层1112、该第三缓冲层1113、和该第四缓冲层1114依序形成于该第一基板1之上，而后于该第四缓冲层1114之上形成该第一绝缘层111。

氮化硅(si3n4或sinx)膜较氧化硅(sio2)膜具有较佳的防水和防潮能力。若以相同方法、相同温度和厚度沉积膜，si3n4和sinx膜的透湿率(watervaportransmissionrate，wvtr)低于si2n2o和sio2膜的透湿率。因此本实施例中，该第一缓冲层1111、该第二缓冲层1112、该第三缓冲层1113、该第四缓冲层1114、和该第一绝缘层111为以电浆强化化学汽相沉积法(plasmaenhancedchemicalvapordeposited(pecvd)method)形成交替的氧化硅-氮化硅的多层使用。前述具有交替的氧化硅-氮化硅的多层结构可提供该多层垂直连续不同程度的能量障壁，可增强防水或防潮；若该第一基板1为塑料基板的情形下，前述优势更加显著。

如图7所示，本实施例的具有交替的氧化硅-氮化硅的多层结构中，最上层是该第一绝缘层1111，其为氧化硅层，以及该第一绝缘层111的氧化硅层可防止该第一半导体层21的性能变异。

此外，本实施例中，该第一缓冲层1111与该第一基板1直接接触，并且该第一缓冲层1111为氧化硅层，提供较佳附着力至该第一基板1。

测试例

图8是本测试例的低温多晶硅晶体管剖面图。如图8所示，用于本测试例的晶体管包括：一第一基板1；一遮光层25，设置于该第一基板1之上；一第一缓冲层1111，设置于该遮光层25之上，其中该第一缓冲层1111是氧化硅层；一第二缓冲层1112，设置于该第一缓冲层1111之上，其中该第二缓冲层1112是氮化硅层；一第三缓冲层1113，设置于该第二缓冲层1112之上，其中该第三缓冲层1113是氧化硅层；一第四缓冲层1114，设置于该第三缓冲层1113之上，其中该第四缓冲层1114是氮化硅层；一第一绝缘层111，设置于该第四缓冲层1114之上，其中该第一绝缘层111是氧化硅层；一第一半导体层21，设置于该第一绝缘层111之上；一第二绝缘层112，设置于该第一半导体层21之上；一第一栅极22，设置于该第二绝缘层112之上；一第三绝缘层113，设置于该第一栅极22之上；一第一源极23和一第一漏极24，设置于该第三绝缘层113之上并且与该第一半导体层21电性连接；一第一钝化层115，设置于该第一源极23和该第一漏极24之上；以及一平坦层116，设置于该第一钝化层115之上。

本测试例中，将包含具有不同厚度(即，和)第一绝缘层111的该低温多晶硅晶体管运作后1小时后，测量其电流-电压曲线；其结果公开于图9。

如图9所示，包括不同厚度的该第一绝缘层111的低温多晶硅晶体管具有相似的起始电流-电压曲线。但若该第一绝缘层111的厚度小于200纳米(甚至仅小于250纳米)，该低温多晶硅晶体管的负偏温压稳定性则会降低。因此，该第一绝缘层111(氧化硅层)的厚度越小，负偏温压稳定性越差。

应注意的是，该第一绝缘层111的厚度增加时，该第一绝缘层111的表面粗糙度也增加。若该第一绝缘层111的厚度约300纳米，其表面粗糙度则会太粗糙以致于该低温多晶硅晶体管的载子移动率明显地下降，导致该低温多晶硅晶体管会具有低on电流。

本测试例中，也测试包括具有不同厚度的该第二绝缘层112(即和)的低温多晶硅晶体管的电流-电压曲线；其结果公开于图10和表1。

表1

如图10和表1所示，若该第二绝缘层112的厚度减少，ioff则会降低；并且，该结果表示低温多晶硅晶体管可能有漏电流。若该第二绝缘层112的厚度增加，ion则会降低并且次临界摆幅(sub-thresholdswing)增加；该结果表示低温多晶硅晶体管的充电能力降低。因此，为使低温多晶硅晶体管具有最佳充电能力以及低漏电流的特性，该第二绝缘层112的厚度应介于和之间，可达成最稳定的ion和ioff的性能。

其他实施例

前述本公开的任一实施例的显示设备可应用于触控面板，形成触控显示设备。此外，前述本公开的任一实施例的显示设备或触控显示设备可应用于本领域其他使用显示屏幕的电子装置，例如显示器、移动电话、笔记本电脑、摄影机、照相机、播音器、行动导航、电视等任何显示图像的电子装置。

虽于本说明书中，本公开以前述实施例公开，但在不悖离本公开概念和权利要求范围的前提下，均可进行任何变更或改良。