一种阵列基板的制备方法及阵列基板、显示装置与流程

本发明涉及显示技术领域，特别涉及一种阵列基板的制备方法及阵列基板、显示装置。

背景技术：

液晶显示装置根据其使用的光源不同，可分为透射式、全反射式和半透半反式。其中，全反射式显示装置以前置光源或者环境光源作为光源，不需使用背光源，因此功耗较低。在tn(twistednematic)模式的全反射式液晶显示装置中，通过在其阵列基板的表面设置一层金属反射层来对外界入射的光线进行反射，该阵列基板需要通过6次光刻工艺制成，6次光刻工艺依次形成栅极层、有源层、源漏电极层、钝化层、连接线层和金属反射层的图形，其中，金属反射层还用作像素电极，在钝化层上需形成过孔，具体包括阵列基板的显示区域中连接薄膜晶体管漏极和像素电极的过孔、以及外围集成电路区域中的转接过孔，在转接过孔内设有连接线层。

在金属反射层图形的制备过程中，由于连接线层的致密性不足，转接过孔内的连接线层易被金属反射层的刻蚀液腐蚀。现有的解决方法为在钝化层的膜层形成之后首先形成金属反射层的图形，再形成钝化层过孔，可避免金属反射层的刻蚀液对连接线层过孔造成腐蚀。由于金属反射层还用作像素电极，在后续制备过程中还需使用连接线层将金属反射层与源漏电极层连接，但是，由于目前常用的金属反射层材料为易发生钝化反应的铝钕材料，因此金属反射层的表面易形成一层致密的保护膜，该保护膜的导电性差，会降低连接线层和金属反射层之间的接触导电性，进而导致显示装置产生亮暗不均的显示问题。

技术实现要素：

本发明提供了一种阵列基板的制备方法及阵列基板、显示装置，用以解决现有的阵列基板的制备方法中由于金属反射层的表面形成的保护膜导致的导电材料和金属反射层之间的接触导电性降低、进而导致显示装置产生亮暗不均的问题。

为实现上述目的，本发明提供如下的技术方案：

一种阵列基板的制备方法，包括：

在衬底基板的一侧形成钝化层的膜层；

在所述钝化层的膜层上形成金属反射层的图形；

通过构图工艺在所述钝化层的膜层上形成钝化层过孔，并在所述金属反射层中用于与源漏电极层连接的电极覆盖区内形成减薄区域。

本发明提供的阵列基板的制备方法中，在形成钝化层的膜层和金属反射层的图形之后，在形成钝化层过孔的构图工艺过程中，同时在金属反射层中用于与源漏电极层连接的电极覆盖区内形成减薄区域，可将电极覆盖区内的至少一部分保护膜去除，从而可提高电极覆盖区域的导电性能，改善了由于金属反射层的表面形成的保护膜导致的导电材料和金属反射层之间的接触导电性降低、进而导致显示装置产生亮暗不均的问题。

可选地，所述通过构图工艺在所述钝化层的膜层上形成钝化层过孔，并在所述金属反射层中用于与源漏电极层连接的电极覆盖区内形成减薄区域，具体包括：

在所述金属反射层和所述钝化层上形成光刻胶层；

对所述光刻胶层进行曝光显影，去除所述光刻胶层中与所述钝化层过孔对应的区域、以及与所述电极覆盖区的至少一部分对应的区域；

对所述金属反射层和所述钝化层进行刻蚀，在所述钝化层的膜层上形成钝化层过孔，并减薄所述电极覆盖区的至少一部分。

进一步地，所述减薄区域的面积小于所述电极覆盖区的面积。

进一步地，所述减薄区域的面积大于或等于所述电极覆盖区的面积。

进一步地，所述钝化层过孔包括位于显示区域中用于连接像素电极和薄膜晶体管漏极的连接过孔、以及位于外围集成电路区域中的转接过孔。

进一步地，所述通过构图工艺在所述钝化层的膜层上形成钝化层过孔，并减薄所述金属反射层中用于与源漏电极层连接的区域中的至少一部分之后，还包括：

在所述连接过孔和所述转接过孔内形成连接线层。

可选地，所述在衬底基板上形成钝化层的膜层之前，还包括：

在所述衬底基板上依次形成栅极层的图形、栅绝缘层、有源层的图形和源漏电极层的图形。

本发明还提供了一种阵列基板，包括衬底基板和依次设置于所述衬底基板上的钝化层、金属反射层和连接线层，其中：

所述金属反射层中用于与源漏电极层连接的电极覆盖区内形成有减薄区域。

可选地，所述减薄区域的面积小于所述电极覆盖区的面积；或，减薄区域的面积大于或等于所述电极覆盖区的面积。

本发明还提供了一种显示装置，包括如上述技术方案提供的阵列基板。

附图说明

图1是本发明实施例提供的一种阵列基板的制备方法的流程图；

图2a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图2b是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图3a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图3b是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图4a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图4b是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图5a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图5b是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图5c是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图2a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图6a是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图6b是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图6c是本发明实施例提供的阵列基板的制备方法形成的阵列基板的结构示意图；

图7是图1所示步骤s400的流程图。

附图标记：

10，衬底基板；20，栅极层；30，复合层，40，源漏电极层；

50，钝化层；60，金属反射层；70，连接线层；51，连接过孔；

52、53，转接过孔；61，金属反射层图形；62、63，减薄区域。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板的制备方法，用以解决现有的阵列基板的制备方法中由于金属反射层的表面形成的保护膜导致的导电材料和金属反射层之间的接触导电性降低、进而导致显示装置产生亮暗不均的问题。

如图1所示，该阵列基板的制备方法包括如下步骤：

步骤s100，在衬底基板上依次形成栅极层的图形、栅绝缘层、有源层的图形和源漏电极层的图形。参见图2a所示，在阵列基板的显示区域中，在衬底基板10上形成有栅极层20的图形、复合层30的图形、源漏电极层40的图形，参见图2b所示，在阵列基板的外围电路区域中，在衬底基板10上形成有栅极层20的图形、复合层30的图形、源漏电极层40的图形，其中复合层由栅绝缘层和有源层形成。具体实施中，栅极层20的膜层、复合层30的膜层和源漏电极层40的膜层可通过沉积方式形成，栅极层20的图形、复合层30的图形和源漏电极层40的图形可通过光刻工艺形成。

步骤s200，在衬底基板的一侧形成钝化层的膜层。参见图3a所示，在阵列基板的显示区域中，在源漏电极层40上形成有钝化层50的膜层，参见图3b所示，在阵列基板的外围电路区域中，在复合层30和源漏电极层40上形成有钝化层50的膜层。具体实施中，钝化层50的膜层可采用沉积方式形成。

步骤s300，在钝化层的膜层上形成金属反射层的图形。参见图4a所示，在阵列基板的显示区域中，在钝化层50上形成有金属反射层60和金属反射层图形61，金属反射层图形61将一部分钝化层50暴露出来，在后续工艺中需在钝化层50露出的部分形成过孔，以通过该过孔连接金属反射层60和源漏电极层40中的漏极，参见图4b所示，该步骤中在阵列基板的外围电路区域未形成金属反射层60。具体实施中，金属反射层60可采用铝钕材料制成。

步骤s400，通过构图工艺在钝化层的膜层上形成钝化层过孔，并在金属反射层中用于与源漏电极层连接的电极覆盖区内形成减薄区域。参见图5a和图5b所示，钝化层过孔包括图5a所示的位于显示区域中用于连接像素电极和薄膜晶体管漏极的连接过孔51，以及如图5b所示的位于外围集成电路区域中的转接过孔52、53。步骤s400在具体实施中包括如下步骤：

步骤s410，在金属反射层和钝化层上形成光刻胶层；

步骤s420，对光刻胶层进行曝光显影，去除光刻胶层中与钝化层过孔对应的区域、以及与电极覆盖区的至少一部分对应的区域；该步骤中可将钝化层和金属反射层的一部分由光刻胶中露出；

步骤s430，对金属反射层和钝化层进行刻蚀，在钝化层的膜层上形成钝化层过孔，并减薄电极覆盖区的至少一部分。其中，在对钝化层的膜层金属刻蚀时，利用其刻蚀气体对金属反射层的电极覆盖区进行刻蚀，钝化层的刻蚀气体对金属反射层的刻蚀速率较慢，因此在形成钝化层过孔时，金属反射层的电极覆盖区仅被刻蚀掉一部分，该过程中会将金属反射层的电极覆盖区减薄，在金属反射层表面形成有保护膜时，电极覆盖区的保护膜会在刻蚀过程中被去除，因此可提高电极覆盖区的导电性能。

具体实施中，根据对电极覆盖区的导向性能的要求，电极覆盖区中的减薄区域的面积可小于电极覆盖区，也可等于或大于电极覆盖区，参见图5a所示，在一种具体实施方式中，减薄区域62的面积小于电极覆盖区的面积，具体实施中，可在光刻胶的曝光工艺中将与减薄区域对应的图形的面积设置为小于电极覆盖区的面积，则显影工艺后可使电极覆盖区域由光刻胶层露出的部分的面积小于电极覆盖区域的面积，并使在刻蚀过程中形成的减薄区域的面积小于电极覆盖区。

另一种具体实施方式中，参见图6c，减薄区域63的面积大于或等于电极覆盖区的面积。具体实施中，可在光刻胶的曝光工艺中将与减薄区域对应的图形的面积设置为大于或等于电极覆盖区的面积，则显影工艺后可使电极覆盖区域由光刻胶层露出的部分的面积大于或等于电极覆盖区域的面积，并使在刻蚀过程中形成的减薄区域的面积大于或等于电极覆盖区，并且，在刻蚀过程中，连接过孔周围的金属反射层的侧壁也被刻蚀掉一部分，则在后续工艺中，在连接过孔内形成连接线层时，金属反射层中与连接线层接触的部分均被刻蚀掉一部分，可去除金属反射层中与连接线层接触的部分上的保护膜，进一步提高金属反射层的导电性能。

继续参见图1所示，在上述步骤s400之后，还包括步骤s500，在连接过孔和转接过孔内形成连接线层。参见图6a和图6c所示，在阵列基板的显示区域内，连接过孔51内形成有连接线层70，用于将金属反射层60和复合层30中的源漏电极层40连接，其中，参见图6c所示，金属反射层60中与连接线层70接触的部分均被刻蚀掉一部分，去除了金属反射层60中与连接线层70接触的部分上的保护膜，进一步提高金属反射层60的导电性能。参见图6b所示，在阵列基板的外围电路区域内，在转接过孔内形成有连接线层70，用于与外围电路连接。

综上所述可知，本实施例提供的阵列基板的制备方法中，在形成钝化层的膜层和金属反射层的图形之后，在形成钝化层过孔的构图工艺过程中，同时在金属反射层中用于与源漏电极层连接的电极覆盖区内形成减薄区域，可将电极覆盖区内的至少一部分保护膜去除，从而可提高电极覆盖区域的导电性能，改善了由于金属反射层的表面形成的保护膜导致的导电材料和金属反射层之间的接触导电性降低、进而导致显示装置产生亮暗不均的问题。

本发明还提供了一种阵列基板，该阵列基板的结构参见图6a-图6c所示，包括衬底基板10和依次设置于衬底基板10上的钝化层50、金属反射层60和连接线层70，其中，金属反射层60中用于与源漏电极层40连接的电极覆盖区内形成有减薄区域。由于在金属反射层60中用于与源漏电极层40连接的电极覆盖区内形成减薄区域，可将电极覆盖区内的至少一部分保护膜去除，从而可提高电极覆盖区域的导电性能，改善了由于金属反射层60的表面形成的保护膜导致的导电材料和金属反射层60之间的接触导电性降低、进而导致显示装置产生亮暗不均的问题。

根据对金属反射层60中的电极覆盖区的导电性能的需求不同，在一种具体的实施方式中，参见图6a所示，减薄区域的面积小于电极覆盖区的面积；在另一种具体实施方式中，参见图6c所示，减薄区域的面积大于或等于电极覆盖区的面积。

基于同一发明构思，本实施例还提供了一种显示装置，包括如上述实施例提供的阵列基板。具体地，该显示装置可为tn型全反射显示装置，也可为其他模式的显示装置，例如ips显示装置等。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。