一种ESD保护电路及其制造方法与流程

本发明涉及一种集成电路，特别提供一种esd保护电路及其制造方法。

背景技术：

在生活中由两个物体相互摩擦或者感应出的静电无处不在，当物体带有静电而靠近或接触不带电导体时会对后者产生静电放电（esd）。通常集成电路（ic）对这种静电放电是非常敏感的，静电放电容易损坏集成电路（ic）内部电路，引起其功能失效，造成人力财力的不必要损失。

对于bicmos和bcd工艺而言，使用传统npn作为esd器件，esd效率高，但是触发电压往往高于电路工作电压，因而在esd应力下无法正常触发，引起ic内部电路失效。

gcnmos（gate-couplednmos）通过rc耦合增加栅极电压，与ggnmos（gate-groundednmos）相比其具有更低的触发电压vt1，且在esd瞬态电流下具有更快的响应时间，因此其对低电压的受保护器件更有效。另外，gcnmos为导通型esd器件，在esd电流下沟道率先开启而代替mos结构漏-衬结击穿而产生导通电流，这样在多指（multi-finger）结构下可以让多个finger同时开启进入导通状态，每个finger都来承受esd电流，形成较大的电流释放路径来泄放esd电流。

同极npn达林顿复合晶体（darlington）管由两个三极管的前极npn发射极和后极npn基极相互连接而成，其电流放大倍数是两个三极管的电流放电倍数之乘积，因此其用于esd保护器件时具有很高的放电能力，但其基极无额外触发结构时触发电压过高，无法成为有效的esd保护器件。

技术实现要素：

为了解决上述问题，本发明的目的是提供一种通过gcnmos来触发达林顿复合晶体管的esd保护电路及其制造方法。

为达到上述目的，本发明的技术方案如下：一种esd保护电路及其制造方法包括gcnmos结构、达林顿复合晶体管和电阻r1、r2；所述gcnmos结构包括nmos管、电容c和电阻rp；所述达林顿复合晶体管由两个三极管npn1和npn2并联构成；所述nmos管的栅极分别通过所述电容c和所述电阻rp连接到pad端和gnd，所述nmos管的源极连接所述npn1的基极，所述npn1的发射极和所述npn2的基极相连，所述npn1和npn2的基极分别通过所述电阻r1、r2连接到gnd，所述npn1和npn2的集电极和所述nmos管的漏极连接到pad，所述npn2的发射极连接到gnd。

进一步，所述电容c为多晶硅电容。

进一步，所述电阻r1、r2和rp为多晶硅电阻。

进一步，所述制造方法包括步骤：

第一步，制备第一类型重掺杂衬底（10）；

第二步，在第一类型重掺杂衬底（10）正面离子注入第二类型杂质锑，形成第二类型掺杂埋层ⅰ（201）和第二类型掺杂埋层ⅱ（202）；

第三步，在所述的第一类型重掺杂衬底（10）正面生长第一类型轻掺杂外延层（30）；

第四步，在第一类型轻掺杂外延层（30）正面注入第二类型杂质磷，热推进形成第二类型阱区ⅰ（401）和第二类型阱区ⅱ（402）,构成nmos隔离区和三极管npn1、npn2的共同集电区连接；

第五步，在第一类型轻掺杂外延层（30）正面注入第一类型杂质硼，热推进形成第一类型阱区ⅰ（501）和第一类型阱区ⅱ（502、503），所述第一类型阱区ⅰ（501）为nmos阱区，第一类型阱区ⅱ（502、503）分别为所述三极管npn1和npn2的基区；

第六步，在第一类型轻掺杂外延层（30）正面生长薄氧化层并淀积氮化硅层，之后热氧化生长场氧化层（60）并剥离氮化硅层；

第七步，热生长栅氧化层（906），并在栅氧化层（906）上面淀积第一多晶硅层（905），之后对第一多晶硅层（905）进行第二类型杂质扩散掺杂；

第八步，刻蚀有源区第一多晶硅层（905），刻蚀栅氧化层（906），形成nmos栅极结构，刻蚀场氧化层（60）区域之上的第一多晶硅层（905），形成所述电容c的下极板和所述电阻r1、r2及rp；

第九步，离子注入第二类型杂质磷自对准形成nmos的重掺杂漏区（702）、源区（703）和隔离结构接触区（701），以及三极管npn1和npn2的发射极（705、706）和集电极接触区（704）；离子注入第一类型杂质硼形成三极管npn1和npn2的基极（801、802）。

第十步，热生长第二氧化层，形成所述电容c的介质层；之后淀积第二多晶硅层，形成所述电容c的上极板。

第十一步，依次形成层间介质层、钨塞、表面金属层和钝化层。

进一步，所述制作方法第四步中nmos管由第二类型阱区ⅰ（401）和第二类型掺杂埋层ⅰ（201）所构成的隔离结构完全隔离，所述的第二类型掺杂埋层ⅱ（202）构成三极管npn1和npn2的共同集电极，第二类型阱区ⅱ（402）外接三极管npn1和npn2的共同集电极。

本发明的有益效果是：（1）采用gcnmos触发达林顿复合晶体管来泄放esd瞬态电流；（2）与ggnmos触发的达林顿复合晶体管相比，本专利具有gcnmos触发电压vt1较ggnmos低且易于调控；（3）gcnmos对esd瞬态电流的响应比达林顿晶复合体管更快，对受保护器件的esd保护更有效；（4）gcnmosmulti-fingers开启均匀，且有gcnmos和达林顿复合晶体管两条电流泄放路径。

附图说明

图1为本发明结构原理图；图2为本发明esd保护电路的结构剖面示意图；图3为本发明结构说明图，图4~图12为本发明esd保护电路的制造方法的各步骤示意图。

具体实施方式

下面结合附图详细描述本发明的具体实施方式。

一种esd保护电路及其制造方法包括gcnmos结构、达林顿复合晶体管和电阻r1、r2；所述gcnmos结构包括nmos管、电容c和电阻rp；所述达林顿复合晶体管由两个三极管npn1和npn2并联构成；所述nmos管的栅极分别通过所述电容c和所述电阻rp连接到pad端和gnd，所述nmos管的源极连接所述npn1的基极，所述npn1的发射极和所述npn2的基极相连，所述npn1和npn2的基极分别通过所述电阻r1、r2连接到gnd，所述npn1和npn2的集电极和所述nmos管的漏极连接到pad，所述npn2的发射极连接到gnd。

所述电容c为多晶硅电容。

所述电阻r1、r2和rp为多晶硅电阻。

所述制造方法包括步骤：

第一步，制备第一类型重掺杂衬底（10）；

第二步，在第一类型重掺杂衬底（10）正面离子注入第二类型杂质锑，形成第二类型掺杂埋层ⅰ（201）和第二类型掺杂埋层ⅱ（202）；

第三步，在所述的第一类型重掺杂衬底（10）正面生长第一类型轻掺杂外延层（30）；

第四步，在第一类型轻掺杂外延层（30）正面注入第二类型杂质磷，热推进形成第二类型阱区ⅰ（401）和第二类型阱区ⅱ（402）,构成nmos隔离区和三极管npn1、npn2的共同集电区连接；

第五步，在第一类型轻掺杂外延层（30）正面注入第一类型杂质硼，热推进形成第一类型阱区ⅰ（501）和第一类型阱区ⅱ（502、503），所述第一类型阱区ⅰ（501）为nmos阱区，第一类型阱区ⅱ（502、503）分别为所述三极管npn1和npn2的基区；

第六步，在第一类型轻掺杂外延层（30）正面生长薄氧化层并淀积氮化硅层，之后热氧化生长场氧化层（60）并剥离氮化硅层；

第七步，热生长栅氧化层（906)，并在栅氧化层（906）上面淀积第一多晶硅层（905），之后对第一多晶硅层（905）进行第二类型杂质扩散掺杂；

第八步，刻蚀有源区第一多晶硅层（905），刻蚀栅氧化层（906），形成nmos栅极结构，刻蚀场氧化层（60）区域之上的第一多晶硅层（905），形成所述电容c的下极板和所述电阻r1、r2及rp；

第九步，离子注入第二类型杂质磷自对准形成nmos的重掺杂漏区（702）、源区（703）和隔离结构接触区（701），以及三极管npn1和npn2的发射极（705、706）和集电极接触区（704）；离子注入第一类型杂质硼形成三极管npn1和npn2的基极（801、802）。

第十步，热生长第二氧化层，形成所述电容c的介质层；之后淀积第二多晶硅层，形成所述电容c的上极板。

第十一步，依次形成层间介质层、钨塞、表面金属层和钝化层。

所述制作方法第四步中nmos管由第二类型阱区ⅰ（401）和第二类型掺杂埋层ⅰ（201）所构成的隔离结构完全隔离，所述的第二类型掺杂埋层ⅱ（202）构成三极管npn1和npn2的共同集电极，第二类型阱区ⅱ（402）外接三极管npn1和npn2的共同集电极。

工作机理：esd脉冲来临，rc耦合下gcnmos的gate端产生电压，gcnmos导通，电流通过电阻r1流向gnd，当r1上的压降大于0.7v时，npn1的基-射（e-b）结开启，基极电流形成，电流通过r2流向gnd，当r2上的压降大于0.7v时，npn2的基-射（e-b）结导通，npn2开启，npn1同npn2基极电流相互驱动和反馈，形成很大的电流而实现esd脉冲电流的迅速泄放。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。