半导体结构及其制作方法与流程

本发明实施例涉及半导体结构及其制作方法。

背景技术：

使用半导体装置的电子装备对许多现代应用至关重要。随着电子技术的进步，半导体装置的大小越来越小，同时具有更大的功能性及更大量的集成电路。归因于半导体装置的尺度小型化，封装被广泛用于其低成本及相对简单的制作操作。在封装操作期间，数个半导体组件组装在半导体装置上。此外，在此小型半导体装置内实施众多制作操作。

然而，半导体装置的制作操作涉及在此小型及薄型半导体装置上的许多步骤及操作。小型化尺度的半导体装置制作变得更加复杂。制作半导体装置的复杂性的增加可能导致例如碎屑、裂纹的显露、组件的分层或半导体装置的高收得率损失的缺陷。半导体装置产生不合期望的配置，这将进一步加剧材料浪费，并因此增加制作成本。因而，修改半导体装置的结构及改进制作操作存在许多挑战。

技术实现要素：

本发明的实施例涉及一种半导体结构，其包含：衬底，其包含第一表面、与所述第一表面相对的第二表面、大体上正交于所述第一表面及所述第二表面的第一侧壁；隔离层，其围绕并接触所述衬底的所述第一侧壁；裸片，其安置在所述衬底的所述第二表面上方；第一导电凸块，其安置在所述衬底的所述第一表面处；及第二导电凸块，其安置在所述衬底与所述裸片之间。

本发明的实施例涉及一种半导体结构，其包含：衬底，其包含第一表面及与所述第一表面相对的第二表面；电介质层，其安置在所述第二表面上方或所述第一表面下方；聚合物层，其安置在所述电介质层上方或下方；隔离层，其围绕并接触所述衬底、所述电介质层及所述聚合物层；裸片，其安置在所述聚合物层上方；第一导电凸块，其安置在所述衬底的所述第一表面下方；及第二导电凸块，其安置在所述衬底的所述第二表面与所述裸片之间。

本发明的实施例涉及一种制作半导体结构的方法，其包含：提供衬底，其包含第一表面、与所述第一表面相对的第二表面、大体上正交于所述第一表面及所述第二表面的侧壁；安置围绕并接触所述衬底的所述侧壁的隔离层；通过第二导电凸块将裸片结合在所述衬底的所述第二表面上方；以及将第一导电凸块安置在所述衬底的所述第一表面处。

附图说明

当与附图一起阅读时，从以下详细描述中可最好地理解本发明实施例的方面。要强调的是，根据行业中的标准实践，未按比例绘制各种特征。事实上，为清楚地论述，可任意地增加或减小各种特征的尺寸。

图1是根据本发明的一些实施例的半导体结构的示意性横截面图。

图2是沿aa'的图1的半导体结构的示意性顶部横截面图。

图3是根据本发明的一些实施例的半导体结构的示意性横截面图。

图4是根据本发明的一些实施例的制作半导体结构的方法的流程图。

图5a到5d是根据本发明的一些实施例的由图4的方法制作半导体结构的示意图。

图6是根据本发明的一些实施例的制作半导体结构的方法的流程图。

图7a到7e是根据本发明的一些实施例的由图6的方法制作半导体结构的示意图。

具体实施方式

下文揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。以下描述组件及布置的特定实例以简化本发明实施例。这些当然仅为实例，并且不希望为限制性的。举例来说，在接下来的描述中在第二特征上方或之上形成第一特征可包含其中第一特征及第二特征直接接触形成的实施例，并且还可包含其中额外特征可能形成在第一特征与第二特征之间使得第一特征及第二特征可能未直接接触的实施例。另外，在各种实例中，本发明实施例可重复参考数字及/或字母。此重复是为了简单及清楚的目的，并且其本身并不规定所论述的各种实施例及/或配置之间的关系。

此外，为便于描述如图式中所说明的一个元件或特征与另外的元件或特征的关系，在本文中可使用例如“下面”，“下方”，“下”，“上”，“上面”或类似者的空间相对术语。空间相对术语希望涵盖除图式中所描绘的定向之外的使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或在其它定向上)，并且本文中使用的空间相对描述符同样可相应地进行解释。

在此文献中，术语“耦合”也可被称为“电耦合”，且术语“连接”可被称为“电连接”。“耦合”及“连接”也可用于指示两个或更多个元件彼此协作或相互作用。

还可包含其它特征及过程。举例来说，可包含测试结构以辅助3d封装或3dic装置的验证测试。举例来说，测试结构可包含形成在再分配层中或在衬底上的测试垫，其允许3d封装或3dic的测试、探针及/或探针卡的使用及类似者。验证测试可在中间结构以及最终结构上执行。另外，本文揭示的结构及方法可与并入已知良好裸片的中间验证的测试方法结合使用以增加良率并降低成本。

通过数种操作制作半导体结构。通过切割衬底并将组件安置在衬底上来制作半导体结构。在切割衬底时容易显露裂纹。裂纹的存在将导致衬底内具有高应力，并且裂纹可能朝向衬底的中心部分蔓延，以进一步削弱衬底或半导体结构。

此外，在切割衬底期间产生小的碎屑或碎片。在切割操作期间从衬底剥离的那些小碎屑将临时附接在锯片上或者安置在衬底的侧壁上，这将进一步引起在衬底的侧壁上产生裂纹。当裂纹显露或碎屑安置在衬底上方时，衬底上的部件可能易于从衬底分层。半导体结构的可靠性及性能将受到不利影响。

在本发明实施例中，揭示一种半导体结构。半导体结构包含由隔离层围绕的衬底。隔离层覆盖衬底的侧壁以保护衬底及衬底上的组件。因而，可最小化或防止组件从衬底分层及裂纹蔓延到衬底中。半导体结构的可靠性及性能得以改进。

图1是根据本发明的一些实施例的半导体结构100的示意性横截面图。在一些实施例中，半导体结构100包含衬底101、围绕衬底101的隔离层102及安置在衬底101上方的裸片103。

在一些实施例中，半导体结构100是半导体封装。在一些实施例中，半导体结构100是倒装芯片封装。在一些实施例中，半导体结构100是倒装芯片球栅阵列(fcbga)。在一些实施例中，半导体结构100是晶片上芯片(cow)结构。在一些实施例中，半导体结构100是三维集成电路(3dic)。

在一些实施例中，在衬底101上方用预定功能电路制造衬底101。在一些实施例中，衬底101包含若干导线，以及由导线连接的若干电组件，例如晶体管，二极管等等。在一些实施例中，衬底101是半导电衬底。在一些实施例中，衬底101包含例如硅、锗、镓、砷或其组合的半导电材料。在一些实施例中，衬底101是芯衬底。在一些实施例中，衬底101包含有机材料。在一些实施例中，衬底101包含环氧树脂、树脂或玻璃纤维。在一些实施例中，衬底101的横截面区域为四边形、矩形、正方形、多边形或任何其它合适形状。

在一些实施例中，衬底101包含第一表面101a、与第一表面101a相对的第二表面101b，及大体上正交于第一表面101a及第二表面101b的第一侧壁101c。在一些实施例中，第一侧壁101c在第一表面101a与第二表面101b之间延伸。在一些实施例中，第一表面101a大体上平行于第二表面101b。

在一些实施例中，若干突出部或若干凹部安置在衬底101的第一侧壁101c上。在一些实施例中，突出部及凹部安置在第一侧壁101c的一部分上方。在一些实施例中，突出部从第一侧壁101c横向突出。在一些实施例中，凹部横向凹入衬底101。在一些实施例中，安置在第一侧壁101c上的突出部及凹部是在衬底101的制造(例如单切割、切割、锯切等)期间显露的裂纹。在一些实施例中，安置在第一侧壁101c上的突出部及凹部通过在衬底101的制造(例如单切割、切割、锯切等)期间形成的碎屑来显露。

在一些实施例中，第一侧壁101c的粗糙度大体上大于第一表面101a的粗糙度及衬底101的第二表面101b的粗糙度。在一些实施例中，第一侧壁101c的粗糙度大体上不同于第一表面101a的粗糙度及衬底101的第二表面101b的粗糙度。

在一些实施例中，第一导电凸块101d安置在衬底101的第一表面101a处。在一些实施例中，第一导电凸块101d安置在第一衬底101的下方。在一些实施例中，第一导电凸块101d从衬底101的第一表面101a突出。在一些实施例中，第一导电凸块101d经配置以与导电结构结合。在一些实施例中，第一导电凸块101d与衬底101电连接。在一些实施例中，第一导电凸块101d包含低温可回流材料，例如焊料、无铅焊料等等。在一些实施例中，第一导电凸块101d包含铅、锡、铜、金、镍或类似者或其组合。在一些实施例中，第一导电凸块101d是焊球、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块、微凸块、柱或类似者。在一些实施例中，第一导电凸块101d为球形或半球形。

在一些实施例中，隔离层102围绕衬底101。在一些实施例中，隔离层102安置在衬底101的一侧处。在一些实施例中，隔离层102与衬底101接触。在一些实施例中，隔离层102与衬底101的第一侧壁101c接触。在一些实施例中，隔离层102沿衬底101的第一侧壁101c延伸并且安置成与衬底101的第一侧壁101c共形。在一些实施例中，隔离层102沿衬底101的厚度延伸。在一些实施例中，隔离层102垂直延伸。在一些实施例中，衬底101的第一侧壁101c完全由隔离层102覆盖。在一些实施例中，隔离层102安置在第一表面101a的一部分或第二表面101b的一部分上方以覆盖衬底101的隅角。

在一些实施例中，隔离层102经配置以保护衬底101不受损坏、碎屑或其它污染。在一些实施例中，隔离层102经配置以密封在衬底101的第一侧壁101c处显露的裂纹或者防止裂纹蔓延到衬底101中。在一些实施例中，隔离层102经配置以密封突出部之间或凹部之间的间隙。

在一些实施例中，隔离层102包含聚合物材料、金属材料或导电材料。在一些实施例中，隔离层102包含焊料掩模、阻焊剂，环氧树脂、聚酰亚胺(pi)、聚苯并恶唑(pbo)、模塑料或类似者。在一些实施例中，隔离层102包含铝、铜、镍、金、银或类似者。在一些实施例中，隔离层102是聚合物膜。在一些实施例中，隔离层102是用于将衬底101与周围环境电磁隔离的电磁屏蔽。

在一些实施例中，隔离层102包含第三表面102a及大体上正交于第三表面102a的第二侧壁102b。在一些实施例中，第三表面102a与衬底101的第一表面101a或第二表面101b大体上共面。在一些实施例中，第二侧壁102b大体上平行于衬底101的第一侧壁101c。在一些实施例中，衬底101与隔离层102之间的界面大体上平行于隔离层102的第二侧壁102b。

在图2中所展示的一些实施例中，隔离层102为条状或框架状。在一些实施例中，隔离层102沿着衬底101的边缘安置并与其接触。在一些实施例中，衬底101由隔离层102围封。

返回参考图1，在一些实施例中，裸片103安置在衬底101上方。在一些实施例中，裸片103安置在衬底101的第二表面101b上方。在一些实施例中，裸片103包含面向衬底101的第二表面101b的第四表面103a、与第四表面103a相对的第五表面103b，及大体上正交于第四表面103a及第五表面103b的第三侧壁103c。在一些实施例中，第三侧壁103c在第四表面103a与第五表面103b之间延伸。在一些实施例中，第四表面103a大体上平行于第五表面103b。

在一些实施例中，裸片103用在裸片103内的预定功能电路制造。在一些实施例中，裸片103通过机械或激光刀片从半导体晶片分离。在一些实施例中，裸片103包括适用于特定应用的各种电路。在一些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或类似者。在一些实施例中，裸片103是逻辑装置裸片、图形处理单元(gpu)裸片、应用处理(ap)裸片、存储器裸片、高带宽存储器(hbm)裸片或类似者。在一些实施例中，裸片103是芯片或封装。在一些实施例中，裸片103具有四边形，矩形或正方形的顶部横截面(来自图1中所展示的半导体结构100的顶视图的横截面)。

在一些实施例中，第二导电凸块103d安置在衬底101与裸片103之间。在一些实施例中，裸片103通过第二导电凸块103d结合在衬底101上方。在一些实施例中，第二导电凸块103d安置在裸片103的第四表面103a及衬底101的第二表面101b处。在一些实施例中，第二导电凸块103d从裸片103的第四表面103a突出。在一些实施例中，第二导电凸块103d经配置以与导电结构结合。在一些实施例中，第二导电凸块103d与裸片103电连接。在一些实施例中，裸片103通过第二导电凸块103d电连接到衬底101。

在一些实施例中，第二导电凸块103d包含低温可回流材料，例如焊料、无铅焊料等等。在一些实施例中，第二导电凸块103d包含铅、锡、铜、金、镍或类似者或其组合。在一些实施例中，第二导电凸块103d是焊球、倒装芯片凸块、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块、微凸块、柱或类似者。在一些实施例中，第二导电凸块103d为球形或半球形。

在一些实施例中，底部填充材料104安置在裸片103及衬底101之间。在一些实施例中，底部填充材料104围绕第二导电凸块103d及裸片103的一部分。在一些实施例中，底部填充材料104与裸片103的第三侧壁103c、衬底101的第二表面及第二导电凸块103d接触。在一些实施例中，底部填充材料104填充两个邻近第二导电凸块103d之间的间隔。在一些实施例中，底部填充材料104是用于保护第二导电凸块103d或固定裸片103与衬底101之间的结合的电绝缘粘合剂。在一些实施例中，底部填充材料104包含环氧树脂、树脂、环氧树脂模塑料等等。

图3是根据本发明的一些实施例的半导体结构200的示意性横截面图。在一些实施例中，半导体结构200包含衬底101、围绕衬底101的隔离层102及安置在衬底101上方的裸片103，其具有与上文描述或图1中说明的裸片类似的配置。

在一些实施例中，通路101e安置在衬底101内。在一些实施例中，通路101e延伸通过衬底101。在一些实施例中，通路101e在衬底101的第一表面101a与第二表面101b之间延伸。在一些实施例中，通路101e包含导电材料，例如铜、银、金、铝等等。在一些实施例中，通路101e是穿衬底通路或穿硅通路(tsv)。在一些实施例中，通路101e由隔离层102围绕。在一些实施例中，通路101e电连接到第一导电凸块101d、第二导电凸块103d或裸片103。

在一些实施例中，电介质层101f安置在第二表面101b的上方或衬底101的第一表面101a下方。在一些实施例中，电介质层101f包含一者安置或堆叠在另一者上方的电介质材料的一或多个层。在一些实施例中，电介质层101f包含电介质材料，例如氧化硅、碳化硅、氮氧化硅、氮化硅或类似者。

在一些实施例中，电介质层101f由隔离层102围绕。在一些实施例中，隔离层102与电介质层101f接触。在一些实施例中，隔离层102与电介质层101f的第四侧壁101g接触。在一些实施例中，第四侧壁101g与衬底的第一侧壁101c大体上共面。在一些实施例中，第四侧壁101g大体上平行于隔离层102的第二侧壁102b。在一些实施例中，隔离层102经配置以保护电介质层101f免受损坏或污染并且防止电介质层101f的分层。

在一些实施例中，若干突出部或若干凹部安置在电介质层101f的第四侧壁101g上。在一些实施例中，突出部及凹部安置在第四侧壁101g的一部分上方。在一些实施例中，突出部从第四侧壁101g横向突出。在一些实施例中，凹部横向凹入电介质层101f。在一些实施例中，突出部及凹部是在半导体结构200的制造(例如单切割、切割、锯切等等)期间显露的裂纹。在一些实施例中，突出部及凹部由在半导体结构200的制造(例如单切割、切割、锯切等等)期间形成的碎屑显露。

在一些实施例中，聚合物层101h安置在电介质层101f的上方或下方。在一些实施方案中，聚合物层101h包含聚合物材料，例如焊料掩模、阻焊剂、环氧树脂、聚酰亚胺(pi)、聚苯并恶唑(pbo)或类似者。在一些实施例中，聚合物层101h是用于围绕第一导电凸块101d或第二导电凸块103d的焊料掩模。在一些实施例中，暴露聚合物层101h。

在一些实施例中，聚合物层101h由隔离层102围绕。在一些实施例中，隔离层102与聚合物层101h接触。在一些实施例中，隔离层102围绕并接触衬底101、电介质层101f及聚合物层101h。在一些实施例中，隔离层102与聚合物层101h的第五侧壁101i接触。在一些实施例中，隔离层102围绕并接触衬底101的第一侧壁101c、电介质层101f的第四侧壁101g及聚合物层101h的第五侧壁101i。在一些实施例中，裸片103安置在聚合物层101h的上方。在一些实施例中，隔离层102经配置以保护聚合物层101h免受损伤或污染并防止聚合物层101h的分层。

在一些实施例中，隔离层102完全覆盖衬底101的第一侧壁101c、电介质层101f的第四侧壁101g及聚合物层101h的第五侧壁101i。在一些实施例中，第五侧壁101i大体上与衬底的第一侧壁101c及电介质层101f的第四侧壁101g共面。在一些实施例中，聚合物层101h大体上平行于隔离层102的第二侧壁102b。在一些实施例中，隔离层102、衬底101、电介质层101f及聚合物层101h之间的界面大体上正交于衬底101的第一表面101a或第二表面101b。

在一些实施例中，若干突出部或若干凹部安置在聚合物层101h的第五侧壁101i上。在一些实施例中，突出部及凹部安置在第五侧壁101i的一部分上方。在一些实施例中，突出部从第五侧壁101i横向突出。在一些实施例中，凹部横向凹入聚合物层101h。在一些实施例中，安置在第五侧壁101i上的突出部及凹部是在半导体结构200的制造(例如单切割、切割、锯切等等)期间显露的裂纹。在一些实施例中，安置在第五侧壁101i上的突出部及凹部由在半导体结构200的制造(例如单切割、切割、锯切等等)期间形成的碎屑显露。

在一些实施例中，第四侧壁101g的粗糙度大体上大于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度或电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度。在一些实施例中，第四侧壁101g的粗糙度大体上不同于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度或电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度。

在一些实施例中，第五侧壁101i的粗糙度大体上大于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度、电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度或从底部填充材料104暴露的聚合物层101h的表面的粗糙度。在一些实施例中，第五侧壁101i的粗糙度大体上不同于衬底101的第二表面101b的粗糙度、电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度或从底部填充材料104暴露的聚合物层101h的表面的粗糙度。

在一些实施例中，导电部件101j由电介质层101f或聚合物层101h围绕。在一些实施例中，导电部件101j在电介质层101f内或聚合物层101h内延伸。在一些实施例中，导电部件101j电连接到第一导电凸块101d或第二导电凸块103d。在一些实施例中，导电部件101j与通路101e电连接。在一些实施例中，导电部件101j安置在通路101e的上方或下方。在一些实施例中，第一导电凸块101d安置在导电部件101j的上方或下方。在一些实施例中，第二导电凸块103d安置在导电部件101j的上方。在一些实施例中，裸片103电连接到第一导电凸块101d、导电部件101j、第二导电凸块103d或通路101e。在一些实施例中，导电部件101j是导电垫、导线、凸块垫、互连结构或类似者。

在一些实施例中，散热部件105安置在裸片103、衬底101及隔离层102上方。在一些实施例中，散热部件105安置在聚合物层101h的至少一部分及电介质层101f的至少一部分上方。在一些实施例中，散热部件105围封裸片103。在一些实施例中，散热部件105通过粘合剂106附接到隔离层102。在一些实施例中，散热部件105通过粘合剂106附接到隔离层102的一部分及聚合物层101h的一部分。在一些实施例中，散热部件105通过粘合剂106附接到聚合物层101h。在一些实施例中，散热部件105经配置以使热量从裸片103消散到周围环境。在一些实施例中，散热部件105包含例如铝、铜等等的导热材料。在一些实施例中，散热部件105是散热器或散热片。

在一些实施例中，热界面材料(tim)107安置在散热部件105与裸片103之间。在一些实施例中，tim107安置在裸片103的第五表面103b上。在一些实施例中，tim107经配置以将热量从裸片103传递到散热部件105。在一些实施例中，tim107是热粘合剂、热凝胶、热胶带或类似者。

在一些实施例中，通过方法300形成半导体结构100。方法300包含多个操作，并且描述及说明不被认为是对操作序列的限制。图4是制作半导体结构100的方法300的实施例。方法300包含数个操作(301、302、303及304)。

在操作301中，如图5a所展示那样接纳或提供衬底101。在一些实施例中，衬底101是半导电衬底。在一些实施例中，衬底101包含例如硅、锗、镓、砷或其组合的半导电材料。在一些实施例中，衬底101是芯衬底。在一些实施例中，衬底101包含有机材料。在一些实施例中，衬底101包含环氧树脂、树脂或玻璃纤维。

在一些实施例中，衬底101包含第一表面101a、与第一表面101a相对的第二表面101b及大体上正交于第一表面101a及第二表面101b的第一侧壁101c。在一些实施例中，第一侧壁101c在第一表面101a与第二表面101b之间延伸。在一些实施例中，衬底101具有与上文描述或图1、2或3中所说明的衬底类似的配置。

在一些实施例中，通过单切割、切割、锯切或其它类似操作形成衬底101。在一些实施例中，锯切衬底101以形成第一侧壁101c。在一些实施例中，在单切割、切割或锯切操作之后，在衬底101的第一侧壁101c上形成若干突出部或若干凹部。在一些实施例中，突出部及凹部形成在第一侧壁101c的一部分上方。在一些实施例中，形成在第一侧壁101c上的突出部及凹部是在衬底101的制造(例如单切割、切割、锯切或其它类似操作)期间显露的裂纹。在一些实施例中，在衬底101的制造(例如单切割、切割、锯切或其它类似操作)期间形成碎屑，并且那些碎屑与衬底101碰撞从而在衬底101上形成裂纹。

在一些实施例中，因为第一侧壁101c经历切割操作，所以第一侧壁101c的粗糙度大体上大于第一表面101a的粗糙度及衬底101的第二表面101b的粗糙度。在一些实施例中，第一侧壁101c的粗糙度大体上不同于第一表面101a的粗糙度及衬底101的第二表面101b的粗糙度。

在操作302中，如图5b中所展示那样安置隔离层102。在一些实施例中，隔离层102围绕并接触衬底101的第一侧壁101c。在一些实施例中，隔离层102沿衬底101的第一侧壁101c延伸并且安置成与衬底101的第一侧壁101c共形。在一些实施例中，隔离层102沿衬底101的厚度延伸。在一些实施例中，隔离层102垂直延伸。在一些实施例中，衬底101的第一侧壁101c完全由隔离层102覆盖。在一些实施例中，通过涂覆、滚压、粘贴、模制或任何其它合适操作来安置隔离层102。在一些实施例中，隔离层102涂覆在第一侧壁101c上或附接到第一侧壁101c。在一些实施例中，沿着衬底101的所有边缘模制隔离层102。在一些实施例中，在安置隔离层102之前执行衬底101的切割及衬底101的第一侧壁101c的形成。

在一些实施例中，隔离层102经配置以保护衬底101免受损坏、碎屑或其它污染。在一些实施例中，隔离层102经配置以密封在衬底101的第一侧壁101c处显露的裂纹或者防止裂纹蔓延到衬底101中。在一些实施例中，隔离层102经配置以密封突出部之间或凹部之间的间隙。

在一些实施例中，隔离层102包含聚合物材料、金属材料或导电材料。在一些实施例中，隔离层102包含焊料掩模、阻焊剂、环氧树脂、聚酰亚胺(pi)、聚苯并恶唑(pbo)、模塑料或类似者。在一些实施例中，隔离层102包含铝、铜、镍、金、银或类似者。在一些实施例中，隔离层102是聚合物膜。在一些实施例中，隔离层102是用于将衬底101与周围环境电磁隔离的电磁屏蔽。

在一些实施例中，隔离层102包含第三表面102a及大体上正交于第三表面102a的第二侧壁102b。在一些实施例中，第三表面102a与衬底101的第一表面101a或第二表面101b大体上共面。在一些实施例中，第二侧壁102b大体上平行于衬底101的第一侧壁101c。在一些实施例中，衬底101与隔离层102之间的界面大体上平行于隔离层102的第二侧壁102b。在一些实施例中，隔离层102具有与上文描述或图1、2或3中所说明的衬底类似的配置。

在操作303中，如图5c中所展示那样将裸片103结合在衬底101上方。在一些实施例中，裸片103是逻辑装置裸片、图形处理单元(gpu)裸片、应用处理(ap)裸片、存储器裸片、高带宽存储器(hbm)裸片或类似者。在一些实施例中，裸片103是芯片或封装。在一些实施例中，裸片103包含面向衬底101的第二表面101b的第四表面103a、与第四表面103a相对的第五表面103b，及大体上正交于第四表面103a及第五表面103b的第三侧壁103c。在一些实施例中，第三侧壁103c在第四表面103a与第五表面103b之间延伸。在一些实施例中，裸片103具有与上文描述或图1、2或3中所说明的裸片类似的配置。

在一些实施例中，裸片103通过第二导电凸块103d结合在衬底101的第二表面101b上方。在一些实施例中，裸片103通过第二导电凸块103d电连接到衬底101。在一些实施例中，第二导电凸块103d安置在裸片103的第四表面103a及衬底101的第二表面101b处。在一些实施例中，裸片103通过第二导电凸块103d电连接到衬底101。在一些实施例中，第二导电凸块103d包含低温可回流材料，例如焊料、无铅焊料等等。在一些实施例中，第二导电凸块103d包含铅、锡、铜、金、镍或类似者或其组合。在一些实施例中，第二导电凸块103d是焊球、倒装芯片凸块、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块、微凸块，柱或类似者。在一些实施例中，通过球安装、模板粘贴或任何其它合适操作来安置第二导电凸块103d。在一些实施例中，第二导电凸块103d具有与上文描述或图1、2或3中所说明的导电凸块类似的配置。

在一些实施例中，底部填充材料104安置在衬底101上方并且围绕裸片103及第二导电凸块103d。在一些实施例中，底部填充材料104与裸片103的第三侧壁103c、衬底101的第二表面及第二导电凸块103d接触。在一些实施例中，底部填充材料104填充两个邻近第二导电凸块103d之间的间隔。在一些实施例中，底部填充材料104是用于保护第二导电凸块103d或固定裸片103与衬底101之间的结合的电绝缘粘合剂。在一些实施例中，底部填充材料104包含环氧树脂、树脂、环氧树脂模塑料等等。在一些实施例中，通过流动，注射或任何其它合适操作来安置底部填充材料104。在一些实施例中，底部填充材料104具有与上文描述或图1、2或3中所说明的底部填充材料类似的配置。在一些实施例中，形成半导体结构100。

在操作304中，如图5d中所展示那样，第一导电凸块101d安置在衬底101的第一表面101a处。在一些实施例中，第一导电凸块101d电连接到衬底101。在一些实施例中，第一导电凸块101d经配置以与导电结构结合。在一些实施例中，第一导电凸块101d包含低温可回流材料，例如焊料，无铅焊料等等。在一些实施例中，第一导电凸块101d包含铅、锡、铜、金、镍或类似者或其组合。在一些实施例中，第一导电凸块101d是焊球、球栅阵列(bga)球、受控塌陷芯片连接(c4)凸块、微凸块、柱或类似者。在一些实施例中，通过球安装、模板粘贴或任何其它合适操作来安置第一导电凸块101d。在一些实施例中，第一导电凸块101d具有与上文描述或图1、2或3中所说明的导电凸块类似的配置。

在一些实施例中，通过方法400形成半导体结构200。方法400包含数个操作，并且描述及说明不被认为是对操作序列的限制。图6是制作半导体结构200的方法400的实施例。方法400包含数个操作(401、402、403、404及405)。

在操作401中，如图7a中所展示那样接纳或提供衬底101。在一些实施例中，操作401类似于操作301。在一些实施例中，衬底101包含第一表面101a、与第一表面101a相对的第二表面101b。

在一些实施例中，通路101e形成在衬底101内。在一些实施例中，通路101e延伸穿过衬底101。在一些实施例中，通路101e在衬底的第一表面101a与第二表面101b之间延伸。在一些实施例中，通过去除衬底101的一部分以形成开口并且将导电材料安置到开口中而形成通路101e。在一些实施例中，去除衬底101的部分包含光刻、蚀刻或任何其它合适操作。在一些实施例中，导电材料的安置包含电镀、溅射或任何其它合适操作。在一些实施例中，导电材料包含铜、银、金、铝等等。在一些实施例中，通路101e是穿衬底通路或穿硅通路(tsv)。在一些实施例中，通路101e具有与上文描述或图3中所说明的通路类似的配置。

在操作402中，如图7b中所展示那样，电介质层101f安置在衬底101的上方或下方。在一些实施例中，电介质层101f安置在第二表面101b上方或衬底101的第一表面101a下方。在一些实施例中，电介质层101f包含电介质材料，例如氧化硅、碳化硅、氮氧化硅、氮化硅或类似者。在一些实施例中，通过任何合适操作(例如化学气相沉积(cvd)、旋涂、氧化或类似者)来安置电介质层101f。在一些实施例中，电介质层101f具有与上文描述或图3中所说明的电介质层类似的配置。

在操作403中，如图7b中所展示那样，聚合物层101h安置在电介质层101f上方或下方。在一些实施方案中，聚合物层101h包含聚合物材料，例如焊料掩模、阻焊剂、环氧树脂、聚酰亚胺(pi)、聚苯并恶唑(pbo)或类似者。在一些实施方案中，通过旋涂、筛选或任何其它合适操作来安置聚合物层101h。在一些实施例中，聚合物层101h具有与上文描述或图3中所说明的聚合物层类似的配置。

在一些实施例中，锯切电介质层101f以形成第四侧壁101g。在一些实施例中，在单切割、切割或锯切操作之后，在电介质层101f的第四侧壁101g上形成若干突出部或若干凹部。在一些实施例中，突出部及凹部形成在第四侧壁101g的一部分上方。在一些实施例中，形成在第四侧壁101g上的突出部及凹部是在单切割、切割或锯切操作期间显露的裂纹。在一些实施例中，在单切割、切割或锯切操作期间形成碎屑，并且那些碎屑与电介质层101f碰撞以在电介质层101f上形成裂纹。

在一些实施例中，第四侧壁101g的粗糙度大体上大于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度，或电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度，这是因为第四侧壁101g已经历单切割、切割或锯切操作。在一些实施例中，第四侧壁101g的粗糙度大体上不同于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度，或电介质层101f与聚合物层101h之间的电介质层101f的表面的粗糙度。

在一些实施例中，锯切聚合物层101h以形成第五侧壁101i。在一些实施例中，在单切割、切割或锯切操作之后，在聚合物层101h的第五侧壁101i上形成若干突出部或若干凹部。在一些实施例中，突出部及凹部形成在第五侧壁101i的一部分上方。在一些实施例中，形成在第五侧壁101i上的突出部及凹部是在单切割、切割或锯切操作期间显露的裂纹。在一些实施例中，在单切割、切割或锯切操作期间形成碎屑，并且那些碎屑与聚合物层101h碰撞从而在聚合物层101h上形成裂纹。

在一些实施例中，第五侧壁101i的粗糙度大体上大于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度或聚合物层101h的暴露表面的粗糙度，这是因为第五侧壁101i已经历单切割、切割或锯切操作。在一些实施例中，第五侧壁101i的粗糙度大体上不同于第一表面101a的粗糙度、衬底101的第二表面101b的粗糙度，或聚合物层101h的暴露表面的粗糙度。

在一些实施例中，如图7b中所展示那样，在电介质层101f及聚合物层101h内形成导电部件101j。在一些实施例中，导电部件101j由电介质层101f或聚合物层101h围绕。在一些实施例中，导电部件101j在电介质层101f内或聚合物层101h内延伸。在一些实施例中，导电部件101j与通路101e电连接。在一些实施例中，导电部件101j安置在通路101e上方或下方。在一些实施例中，导电部件101j是导电垫、导线、凸块垫、互连结构或类似者。

在一些实施例中，通过去除电介质层101f的一部分或聚合物层101h的一部分以形成开口，且接着将导电材料安置到开口中而形成导电部件101j。在一些实施例中，去除电介质层101f或聚合物层101h的部分包含光刻、蚀刻或任何其它合适操作。在一些实施例中，导电材料的安置包含电镀、溅射或任何其它合适操作。在一些实施例中，导电材料包含铜、银、金、铝等等。在一些实施例中，导电部件101j具有与上文描述或图3中所说明的导电部件类似的配置。

在操作404中，如图7c中所展示那样安置隔离层102。在一些实施例中，隔离层102围绕并接触衬底101、电介质层101f及聚合物层101h。在一些实施例中，通过涂覆、滚压、粘贴、模制或任何其它合适操作来安置隔离层102。在一些实施例中，隔离层102经配置以保护衬底101、电介质层101f及聚合物层101h免受损坏、碎屑或其它污染。在一些实施例中，隔离层102经配置以防止裂纹蔓延到衬底101、电介质层101f及聚合物层101h中。在一些实施例中，隔离层102经配置以密封形成在衬底101、电介质层101f或聚合物层101h上的裂纹。

在一些实施例中，隔离层102包含聚合物、金属或导电材料。在一些实施例中，隔离层102包含焊料掩模、阻焊剂、环氧树脂、聚酰亚胺(pi)、聚苯并恶唑(pbo)、模塑料或类似者。在一些实施例中，隔离层102包含铝、铜、镍、金、银或类似者。在一些实施例中，隔离层102是聚合物膜。在一些实施例中，隔离层102具有与上文描述或图1、2或3中所说明的隔离层类似的配置。

在操作405中，如图7d中所展示那样，裸片103安置在衬底101上方。在一些实施例中，操作405与操作303相同。在一些实施例中，裸片103通过第二导电凸块103d结合在衬底101上方。在一些实施例中，裸片103及第二导电凸块103d具有与上文描述或图1、2或3中所说明的那些裸片及导电凸块类似的配置。

在一些实施例中，如图7e中所展示那样，第一导电凸块101d安置在导电部101j上方或下方。在一些实施例中，第一导电凸块101d的安置类似于操作304。在一些实施例中，第一导电凸块101d从聚合物层101h突出。在一些实施例中，裸片103通过第二导电凸块103d、通路101e及导电部件101j电连接到第一导电凸块101d。

在图7e中所展示的一些实施例中，散热部件105安置在裸片103、衬底101及隔离层102上方。在一些实施例中，散热部件105通过粘合剂106附接到隔离层102。在一些实施例中，散热部件105通过粘合剂106附接到隔离层102的一部分及聚合物层101h的一部分。在一些实施例中，散热部件105通过粘合剂106附接到聚合物层101h。在一些实施例中，散热部件105是散热器或散热片。在一些实施例中，散热部件105具有与上文描述或图3中所说明的散热部件类似的配置。

在一些实施例中，热界面材料(tim)107安置在散热部件105与裸片103之间。在一些实施例中，tim107是热粘合剂、热凝胶，热胶带或类似者。在一些实施例中，通过流动、注射或任何其它合适的操作来安置tim107。在一些实施例中，tim107具有与上文描述或图3中所说明的tim类似的配置。

在本发明实施例中，半导体结构包含安置在衬底的侧壁上方的隔离层。衬底在制造时锯切，并因此裂纹在侧壁处形成或碎屑形成并在制造时与衬底碰撞。衬底的侧壁由隔离层覆盖，使得裂纹将不会蔓延到衬底中，并且碎屑或其它污染物将不会进入衬底或与衬底碰撞。因此，可最小化或防止衬底上的损坏、衬底上的组件分层及裂纹蔓延到衬底中。

在一些实施例中，半导体结构包含：衬底，其包含第一表面、与第一表面相对的第二表面、大体上正交于第一表面及第二表面的第一侧壁；围绕并接触衬底的第一侧壁的隔离层；安置在衬底的第二表面上方的裸片；安置在衬底的第一表面处的第一导电凸块；以及安置在衬底与裸片之间的第二导电凸块。

在一些实施例中，隔离层完全覆盖衬底的第一侧壁。在一些实施例中，隔离层包含聚合物材料或金属材料。隔离层是条状或框架状。在一些实施例中，隔离层包含第三表面及大体上正交于第三表面的第二侧壁，第三表面与衬底的第一表面或第二表面大体上共面，并且第二侧壁大体上平行于衬底的第一侧壁。

在一些实施例中，半导体结构包含：衬底，其包含第一表面及与第一表面相对的第二表面；安置在第二表面上方或第一表面下方的电介质层；安置在电介质层上方或下方的聚合物层；围绕并接触衬底、电介质层及聚合物层的隔离层；安置在聚合物层上方的裸片；安置在衬底的第一表面下方的第一导电凸块；以及安置在衬底的第二表面与裸片之间的第二导电凸块。

在一些实施例中，隔离层围绕并接触衬底的侧壁、电介质层及聚合物层。在一些实施例中，隔离层完全覆盖衬底的侧壁、电介质层及聚合物层。在一些实施例中，衬底的侧壁、电介质层及聚合物层大体上彼此共面。在一些实施例中，隔离层、衬底、电介质层及聚合物层之间的界面大体上正交于衬底的第一表面或第二表面。在一些实施例中，半导体结构进一步包含安置在裸片、衬底及隔离层上方的散热部件。在一些实施例中，散热部件安置在聚合物层的至少一部分及电介质层的至少一部分的上方。在一些实施例中，散热部件通过粘合剂附接到隔离层或聚合物层。在一些实施例中，半导体结构进一步包含安置在散热部件与裸片之间的热界面材料(tim)。在一些实施例中，半导体结构进一步包含由聚合物层或电介质层围绕的导电部件，其中导电部件电连接到第一导电凸块或第二导电凸块。在一些实施例中，半导体结构进一步包含延伸穿过衬底的通路，其中通路由隔离层围绕，并且电连接到第一导电凸块、第二导电凸块或裸片。在一些实施例中，半导体结构进一步包含围绕第二导电凸块及裸片的一部分的底部填充材料。

在一些实施例中，一种制作半导体结构的方法包含：提供衬底，所述衬底包含第一表面、与第一表面相对的第二表面、大体上正交于第一表面及第二表面的侧壁；安置围绕并接触衬底的侧壁的隔离层；通过第二导电凸块将裸片结合在衬底的第二表面上方；以及将第一导电凸块安置在衬底的第一表面处。

在一些实施例中，隔离层的安置包含涂覆、滚压，粘贴或模制操作。在一些实施例中，所述方法进一步包含在安置隔离层之前切割衬底以形成衬底的侧壁。

上述概述若干实施例的特征，使得所属领域的技术人员可更好地理解本发明实施例的方面。所属领域的技术人员应了解，其可容易地将本发明实施例用作设计或修改用于实行本文介绍的实施例的相同目的及/或实现本文介绍的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员还应该认识到，此类等效构造不脱离本发明实施例的精神及范围，并且在不脱离本发明实施例的精神及范围的情况下，其可在本文进行各种改变、替换及变更。