本发明公开一种气密性三维系统级封装，是一种能广泛应用于航空航天、微电子、军工、船舶等领域中的系统级封装技术。采用该技术，能够在最小的体积内封装更多的芯片，通过巧妙的封装结构和电气连接点设计，在封装体的6个基板上均可以安装元器件，并设计了电气连接通道和气密环，通过焊接形成一个气密式三维系统级封装，封装内部的所有元器件均和外界进行气密隔离，被有效地保护起来。
2
背景技术：
系统级封装SiP(System-in-Package)是一种将多个芯片封装在一个封装体内，形成一个独立系统的新型封装技术。
随着工艺水平的提高，封装技术发展得很快，规模越来越大，引脚数目快速增长，单芯片封装已经不能满足系统设计的要求，封装产品也逐渐地由小规模、单片芯片封装向大规模、多芯片封装的方向发展。
多芯片封装受到各方面越来越多的关注，其中最受关注的便是SiP系统级封装。
系统级封装，顾名思义，是指在一个封装体中集成一个系统。通常，这个系统需要封装多个芯片并能够独立完成特定的任务，如集成了CPU、DDR、Flash、FPGA等多种IC芯片的SiP系统级封装。
SiP系统级封装通常包含一块或者多块载板，将元器件平铺或者堆叠安装在载板上，载板之间再进行互联，然后进行封装加固，最后形成一个完成的系统级封装。
在SiP系统级封装中，因为要在有限的空间内封装多个芯片，所以集成度一直是SiP中重要的技术指标。
通常，在SiP中增加集成度主要采用平行堆叠的方式，包括芯片堆叠和基板堆叠等方式，平行堆叠方式目前应用比较普遍，但也有一些难以解决的问题。例如芯片堆叠中对芯片的尺寸、功耗等都有比较严格的要求；基板堆叠中对上下基板的尺寸及引脚对位也有严格的要求，同时，上下引脚的连接也会严重影响芯片的安装空间。
现有的三维系统级封装技术，在进行多载板互联时，通常是对载板进行平行堆叠，载板之间通过金属球或者柱进行连接，这种平行堆叠式的载板互联，在一定程度上提高了系统级封装的集成度，但也存在一些问题，互联的金属球或者柱占用了大量的芯片安装空间，另外散热问题也无法很好解决，所以在实际项目应用时有很大的局限性。
另外，这种平行载板堆叠技术通常无法实现气密性封装，而这是航空航天、军工等很多领域特定应用的基本的要求。
因此，一种新型的气密性三维系统级封装是SiP技术发展中非常需要的。
这种新的技术需要解决平行三维堆叠所无法解决的问题，提供更多的芯片安装空间，解决大功率芯片的散热问题，以及航空航天、军工等领域应用中最主要的气密性问题。
3
技术实现要素：
本发明专利介绍的气密性三维系统级封装，是采用了基板立体安装结构的封装体，采用巧妙的设计，在一块版图中设计多块基板，在基板生产加工以及芯片贴装过程中，和普通系统级封装相同，芯片贴装完成后，将多块基板进行立体组装并焊接，形成气密性封装体。
本发明介绍了一种气密性三维系统级封装，其特征在于：采用了立体式三维封装结构，其封装基板采用了陶瓷基板，整个封装体包含6块陶瓷基板，每一块陶瓷基板上均可安装芯片等元器件，并设计了电气连接点，基板之间通过焊接进行物理和电气连接。在所有元器件安装完成后，首先将其中4块基板垂直安放并焊接成一个框式结构，然后将其它两块基板焊接到框式结构的上下两个面，形成一个完整的封装体，因为对其接缝处设计了气密性焊接环，所以焊接完成后整个封装体内部和外部实现了气密性隔离，形成完整的气密性三维系统级封装。
为了明确本发明的内容，分别采用顶视图、立体图和侧视剖面图进行解释，附图1为该气密性三维系统级封装的基板顶视图和对应的侧视剖面图。该基板分为6部分，在基板设计时，可整体进行设计，也可每块基板单独进行设计，基板设计时需要重点考虑各个基板之间的电气连接点，同时在基板边缘做金属化处理，用于后期的气密性焊接。
附图1中央为顶视图，其中a-a，b-b点划线表示剖面图的位置，a-a剖面图位于图1下方，b-b剖面图位于图1右侧。A、B、C、D、E、F是该基板的6部分，其中深灰色代表需要做金属化处理，例如图中1、2、3、4、7、8所示的部分，浅灰色填充的虚线框代表需要在基板切割时去除的部分，例如1’、2’、3’、4’所示的区域，其宽度应和基板厚度相等。
5代表的深色填充框是需要做金属化处理的电气连接点，6代表的无填充框代表根据设计需要备选的电气连接点，如果5代表的电气连接点足够，则无需对6做金属化处理，如果5代表的电气连接不够，则需要对6代表的连接点部分或者全部做金属化处理。另外，设计时需要注意，相对应的电气连接点需要设置为同一网络，例如A基板上的电气连接点需要和其相对的B基板上的电气连接点为设置为相同的电气网络，这样，焊接时它们就可以将同一个网络电气连接起来。
附图2是基板进行切割分离后的顶视图，A、B、C、D、E、F六块基板已经完全分离，其中B、C、D、E基板需要去除的部分也已经去除，下一步是对分离后的B、C、D、E基板进行金属化再处理。
附图3是基板B的局部视图，基板切割后，对电气连接点5进行金属化再处理，将其延伸到基板侧面，如附图3中的5+所示，另外，需要进行气密性焊接环的金属化处理，如附图3中的9和10所示的区域，其中9会和A基板的气密性焊接环7进行焊接，10则和C基板的金属化区域2进行焊接。其它三块基板C、D、E和基板B做相同的金属化再处理。
金属化再处理的目的主要有两点，①使得电气连接点在焊接时更加牢固，②气密性焊接环充分有效焊接。
附图4是金属化再处理完成后，对B、C、D、E基板进行元器件安装，包括芯片粘结、键合，电阻电容类器件的焊接等，其中11代表安装在基板上的元器件，安装的原则是大器件尽量放置在基板中央。
对B、C、D、E基板进行垂直安放并进行焊接，如附图5所示，其中左侧为顶视图，右侧为底视图，焊接完成后形成一个框架结构，其立体图如附图6所示。
对F和A基板安装元器件，安装的原则也是大器件尽量放置在基板中央。高度小的可往基板外侧安装，但不能太靠近边缘，避免和其它基板上的元器件产生干涉，每块基板上的元器件高度大致呈金字塔型排布，如果是裸芯片，可进行芯片堆叠安装，如附图7所示，左侧为F基板，右侧为A基板。
A基板上安装元器件后的立体视图如附图8所示。
A和F基板上的元器件安装完成后，即可和B、C、D、E焊接形成的框架结构进行焊接组装，如图9所示。
然后给A基板底部植球，用于该系统级封装和外部电气连接点的连接，通常是焊接到PCB上的电气连接点，如图10所示。
封装完成后，所有元器件位于封装体内部，和外部空间隔绝，形成气密性三维系统级封装，其侧面剖视图如图11所示。
如果有需求，也可以进行封装体堆叠，进一步增加空间的利用率，如附图12所示，其前提是在F基板顶部设计并制作了相应的电气连接点。
4附图说明
图1气密性三维系统级封装基板平面顶视图及a-a位置侧面剖视图及b-b位置侧面剖视图，其中A、B、C、D、E、F为基板的6个部分。
图2将A、B、C、D、E、F基板分离开，并去除B、C、D、E基板的相应部分。
图3金属化再处理后的基板B的局部视图。
图4安装元器件后的B、C、D、E基板平面顶视图。
图5垂直安放并焊接后的B、C、D、E基板顶视图和底视图。
图6垂直安放并焊接后的B、C、D、E基板立体视图。
图7安装元器件后的F、A基板平面顶视图。
图8安装元器件后的A基板立体视图。
图9基板A、基板F和基板B、C、D、E组装立体视图。
图10封装完成的气密性三维系统级封装。
图11封装完成后的气密性三维系统级封装a-a侧面剖视图。
图12气密性三维系统级封装体堆叠。
5具体实施方式
1)按照附图1、附图2设计并加工陶瓷基板，根据设计需要，可采用HTCC高温共烧陶瓷基板、LTCC低温共烧陶瓷基板，如果部分器件功耗较大，安装大功耗器件的基板可采用氮化铝陶瓷基板，所有基板可统一制作，然后分割，也可每块基板单独制作。设计时需要注意每块基板上电气连接点和其它基板上对应的电气连接点网络的一致性，电气连接点为每块基板和其它基板进行电气连接的点，除此电气连接点之外，每块基板独立，和其它基板无电气连接关系。另外，B、C、D、E基板去除的部分应该和基板厚度相等。
2)对切割下来的B、C、D、E基板边缘进行金属化再处理，主要用于加强电气连接点的焊接强度，以及形成完整的气密性焊接环。
3)对所有基板进行元器件安装，包括芯片粘结、键合、电阻电容焊接等工艺。
4)将安装好元器件B、C、D、E四块基板垂直安放并焊接，组成一个框架结构。
5)将基板A和基板B、C、D、E组成的框架结构的底部进行焊接。
6)将基板F和基板B、C、D、E组成的框架结构的顶部进行焊接，形成气密性封装。
7)对基板A下部进行植球，形成系统级封装对外部的电气连接点。
8)在预先设计并制作好相应电气连接点的前提下，根据项目需求，对封装体进行堆叠。