具有密封结构的半导体装置的制作方法

本公开一般地涉及半导体装置，特别地涉及具有密封结构的半导体装置。

背景技术：

一些类型的半导体装置（其还可以称为半导体芯片）包括半导体主体、在半导体主体的表面的顶部上的具有电气绝缘层的层堆叠，以及层堆叠的顶部上的附连层。半导体主体可以包括半导体器件（诸如晶体管、二极管等）的有源区。形成在层堆叠中的导体可以形成集成在半导体主体中的器件之间以及半导体器件与接触引脚之间的互连。接触引脚可以用来将芯片连接到另一芯片、负载、电源等。附连层可以用来例如通过焊接来附连另一半导体芯片或一个或多个电子器件。

半导体装置具有横向围绕半导体装置并且在水平方向上终止半导体装置的边缘表面。为了防止杂质扩散到半导体主体的有源区中，半导体装置可以包括密封结构。密封结构可以完全延伸通过层堆叠，并且包括层堆叠的顶部上的电气传导层。合期望的是使附连层与密封结构的传导层电气绝缘。

因此需要提供防止杂质原子扩散到半导体主体的有源区中并且基本上不减小可用于实现附连层的区域的尺寸的密封结构。

技术实现要素：

一个示例涉及半导体装置。半导体装置包括：具有第一表面、内部区和边缘区的半导体主体，其中边缘区围绕内部区；在第一方向上与半导体主体的第一表面间隔开的附连层；布置在半导体主体的第一表面与附连层之间的中间层；以及至少一个第一类型密封结构。密封结构包括第一屏障、第二屏障和第三屏障。第一屏障布置在中间层中并且在第一方向上与附连层间隔开。第二屏障布置在中间层中，在第一方向上与第一表面间隔开，并且在第二方向上与第一屏障间隔开。第三屏障在第二方向上从第一屏障延伸到第二屏障。

附图说明

以下参考附图来解释示例。附图用来说明某些原理，使得仅图示对于理解这些原理必要的方面。附图不是按比例的。在附图中，相同的参考符号表示相似的特征。

图1示出根据一个示例的包括第一类型密封结构的半导体装置的竖直截面视图；

图2示出根据另一示例的包括第一类型密封结构的半导体装置的竖直截面视图；

图3示出根据半导体装置的一个示例的半导体主体的顶部；

图4更加详细地示出图2中所示类型的第一类型密封结构的一个示例；

图5示出图4中所示的第一类型密封结构的电气连接的一个示例；

图6a和6b分别示出根据一个示例的半导体装置的顶视图和水平截面视图，所述半导体装置包括第一类型密封结构、第二类型密封结构和第三类型密封结构。

图7示出根据一个示例的第二类型密封结构的竖直截面视图；

图8示出根据一个示例的第三类型密封结构的竖直截面视图；

图9示出图6b中所示类型的半导体装置中的第一类型密封结构和第三类型密封结构的相邻区段和第二类型密封结构的水平截面视图；

图10a和10b分别示出根据另一示例的半导体装置的顶视图和水平截面视图，所述半导体装置包括第一类型密封结构、第二类型密封结构和第三类型密封结构；以及

图11示出根据一个示例的附连层的一个区段的顶视图。

具体实施方式

在以下详细描述中，参考附图。附图形成描述的部分，并且通过图示的方式示出在其中可以实践本发明的具体实施例。要理解到，本文所描述的各种实施例的特征可以与彼此组合，除非另行具体指出。

图1示出半导体装置的一个区段的竖直截面视图。该半导体装置包括具有第一表面101、边缘表面103、内部区120和边缘区110的半导体主体100。边缘区110布置在内部区120与边缘表面103之间。第一表面101在第一竖直方向z上使半导体主体100终止，所述第一竖直方向z是垂直于第一表面101的方向，并且边缘表面103在水平方向上使半导体主体100终止，所述水平方向是垂直于竖直方向z的方向。在图1中，示意性地图示第一水平方向x。在图1中未示出与第一表面101相对并且在与方向z相反的竖直方向上使半导体主体100终止的第二表面。也就是说，半导体主体100可以延伸得比在第二竖直方向上图示的那样更远。

参考图3，其示出根据一个示例的半导体主体100的第一表面101的顶视图，边缘区110在半导体主体100的水平平面中围绕内部区120。“水平平面”是平行于第一表面101的平面。仅仅出于图示的目的，在图3中所示的具有矩形形状的示例中，半导体主体100具有矩形形状。然而，这仅仅是示例。半导体主体100也可以以任何其他形状实现，诸如圆形或多边形形状。在图1中所示的示例中，边缘表面103基本上垂直于第一表面101。也就是说，边缘表面103与第一表面101之间的角度基本上为90°。然而，这仅仅是示例。根据另一示例（未示出），边缘表面是有斜面的，使得边缘表面103与第一表面之间的角度不同于90°，诸如在100°和120°之间。

半导体主体100可以包括常规的单晶半导体材料，诸如硅（si）、碳化硅（sic）、砷化镓（gaas）、氮化镓（gan）等。

参考图1，半导体装置还包括在第一方向上与半导体主体100的第一表面101间隔开的附连层61，以及布置在半导体主体100的第一表面101与附连层61之间的中间层50。其中附连层61与半导体100间隔开的第一方向等于图1中所示示例中的竖直方向z。根据一个示例，附连层61配置成具有附连到其的至少一个电子器件。如本文所使用的“电子器件”可以包括具有多个半导体器件的集成电路，或分立的半导体器件，诸如晶体管。根据一个示例，附连层61是焊料层，并且配置成通过焊接使所述至少一个电子器件附连到其。附连层61可以包括层堆叠，其具有邻接中间层50的附着层、附着层的顶部上的焊料层、和保护焊料层以防诸如氧化之类的腐蚀的保护层。附着层可以包括钛（ti）或铬（cr）中的至少一个，焊料层可以包括镍（ni）和铂（pt）中的至少一个，并且保护层可以包括金（au）和银（ag）中的一个。可选地，诸如氮化物层之类的钝化层p覆盖附着层61和中间层50的未被附连层61覆盖的那些区段。附连层61的在其中半导体器件（在图中未示出）附连到附连层61的那些区段上方，可以移除或打开钝化层。

像半导体主体100那样，作为整体的半导体装置包括边缘表面、内部区和边缘区。半导体装置的边缘表面包括半导体主体100的边缘表面103和中间层50的邻接半导体主体100的边缘表面103的表面。半导体装置的内部区包括半导体主体100的内部区120和半导体装置的在第一方向（即竖直方向z）上邻接半导体主体100的内部区120的那些其他区段。半导体装置的边缘区包括半导体主体100的边缘区110和半导体装置的在第一方向上邻接半导体主体100的边缘区110的那些其他区段。

图1示出半导体装置的一个区段的竖直截面视图。如本文所使用的，“竖直截面视图”是垂直于半导体主体100的第一表面101的竖直截平面中的视图，而水平截面视图是平行于第一表面101的截平面中的视图。图1中所示的半导体装置的区段包括边缘区和半导体装置的内部区的一个区段。参考图1，半导体装置还包括第一类型密封结构s1（以下进一步解释其他类型的密封结构）。该第一类型密封结构s1配置成防止或至少减少杂质原子从半导体装置外部向半导体主体100的内部区120中的扩散。特别地，第一密封结构形成半导体主体100的内部区120与半导体装置的边缘表面之间的屏障，以便防止杂质原子经由半导体装置的边缘表面扩散到半导体主体100的内部区120中。

参考图1，第一类型密封结构包括第一屏障20、第二屏障30和第三屏障40。第一屏障20、第二屏障30和第三屏障40在第一表面101上方布置在中间层50中。特别地，第一屏障20、第二屏障30和第三屏障40在装置的边缘区中（也就是说，在半导体主体100的边缘区110上方）布置在中间层50中。

参考图1，第一屏障20在半导体装置的第一方向（在该示例中，其为竖直方向z）上与附连层61间隔开。第二屏障30邻接附连层61，并且其在第二方向上与第一屏障20间隔开。该第二方向不同于第一方向，并且根据一个示例，垂直于第一方向。在图1中所示的示例中，第二方向等于第一水平方向x。第三屏障40邻接第一屏障20和第二屏障30并且在第二方向上从第一屏障20延伸到第二屏障30。

可选地，半导体装置包括布置在沟槽中的第四屏障10（在图1中以虚线图示），所述沟槽从第一表面101延伸到半导体主体100中。另外，第四屏障10在半导体主体100的水平方向上与边缘表面103间隔开。根据一个示例，第四屏障10包括电气传导第一屏障层11，其通过第二屏障层12与半导体主体100电气或介电绝缘。根据一个示例，第一屏障层11包括金属，诸如钨（w），或高度掺杂的多晶半导体材料，诸如多晶硅。第二屏障层12例如包括氧化物、氮化物、氮氧化物等。

参考图1，中间层中的第一屏障20向下延伸到半导体主体100的第一表面101的水平。如果省略第四屏障，则在第一表面101的该水平处，第一屏障邻接半导体主体100的半导体区。如果半导体装置包括第四屏障，第一屏障20邻接第四屏障10的第一屏障层11并且电气连接到其。

根据一个示例，第一屏障20和第二屏障30中的每一个是电气传导的，并且第三屏障40是电气或介电绝缘的。根据一个示例，第一屏障20和第二屏障30中的每一个包括至少一个类型的金属和/或至少一个类型的金属氮化物。所述至少一个类型的金属的示例包括铜（cu）、铝（al）、钨（w）、钛（ti）或钽（ta）。所述至少一个类型的金属氮化物的示例包括氮化钛（tin）或氮化钽（tan）。根据一个示例，第三屏障40包括氮化物诸如氮化硅。

如可以从图1看到的，第一类型密封结构s1从附连层61通过中间层50延伸到半导体主体100中。凭借第三屏障40，其为电气或介电绝缘的，附连层61与延伸到半导体主体100中的第四屏障10和第一屏障20电气或介电绝缘。该绝缘使得让附连层61具有与第一屏障20和可选的第四屏障10的传导区段11的电位不同的电位是可能的。根据一个示例，在半导体装置的操作期间，半导体主体100的边缘区110连接到参考电位，诸如地gnd，并且第一屏障20连接到相同的参考电位gnd。这在图1中以虚线图示，其中仅示意性地图示到参考电位的连接。借此，在半导体主体100与第一屏障20之间的不存在电压或不存在显著电压。这样的电压将与可能促进杂质到半导体主体100、特别是边缘区110的位于可选的第四屏障10与内部区120之间的区中的移动的电场相关联。另外，凭借该绝缘，在水平方向上，附连层61可以与半导体主体100的边缘区110和第一密封结构s1重叠。特别地，附连层61可以完全与第一密封结构s1重叠，也就是说，在横向方向上，附连层61可以朝向边缘表面延伸到使得其完全与第一屏障20和可选的第四屏障10重叠这样的程度。附连层61因而可以实现有比常规半导体装置中的附连层更大的面积，在所述常规半导体装置中，密封结构贯穿中间层是电气传导的使得附连层必须不与密封结构重叠。

图2示出图1中所示的第一类型密封结构的修改。在图2中所示的示例中，第三屏障40包括在第一方向上与彼此间隔开的两个屏障层401、402。这两个屏障层401、402中的每一个邻接第一屏障20和第二屏障30，并且在第二方向上从第一屏障20延伸到第二屏障30。参考图2中以点线图示的内容，两个屏障层401、402可以不仅在第一屏障20与第二屏障30之间延伸，而且可以附加地在第一屏障20与边缘表面103之间延伸并且从第二屏障30朝向内部区120延伸。

图4更加详细地示出图2中所示类型的第一类型密封结构中的中间层50、第一屏障20和第二屏障30的一个示例。从可选的第四屏障10，在图4中仅示出一个区段。

在图4中所示的示例中，中间层50包括多个子层51-57。另外，第一屏障20包括多个屏障段21-28，其一个在另一个上面地堆叠。这些屏障段21-28中的每一个布置在中间层50的对应子层中，其中一个子层59布置在第一屏障20与附连层61之间。在图4中所示的示例中，第三屏障的第二层402邻接第一屏障20，并且子层59布置在第二层402与附连层61之间。第一屏障20中的最远离第一表面101的屏障段28在下文中称为最上段28。在本示例中，该最上段28位于第三屏障的第一层401与第二层402之间并且经由邻接最上段28的段27电气连接到其他段，并且延伸通过第三屏障40的第二层402。第二屏障30还包括一个在另一个上面堆叠的若干段31-32（在图4中所示的示例中，两个）。这些段中的最上段32邻接附连层61。这些段中的最下段31布置在第三屏障40的第一和第二层401、402之间。第二和第二屏障20、30的段21-28和31-32中的每一个是电气传导的，使得这些屏障20、30作为整体是电气传导的。根据一个示例，第一屏障20的最上段28是铜层，第二屏障31的最下段31是铜层，并且第一屏障20的其他段21-27中的至少一些是铝层。根据一个示例，第一屏障的其他段21-27包括铝层和钨层，特别地，邻接最上层28的段27可以是钨层。

参考上文，绝缘的第三屏障40使得以下是可能的：使一方面第一屏障20和另一方面附连层61及连接到附连层61的第三屏障30具有不同电位。根据一个示例，第一屏障20的最上段28和第二屏障的最下段31是电源线，使得在半导体装置的操作期间，第一屏障20的最上段28（在下文中将其称为第一供给线）连接到第一供给电位，诸如参考或地电位gnd，并且第二屏障30的最下段31（在下文中将其称为第二供给线）连接到不同于第一供给电位的第二供给电位。在该示例中，半导体装置包括供给焊盘（在图4中未示出），第一和第二供给线28、31连接到其并且其用来从外部功率源接收供给电压。本文以下进一步参考图6a和10a来解释其中可以布置那些供给焊盘的示例。这些供给线28、31可以经由延伸通过中间层50的连接而连接到集成在半导体主体100的内部区中的电子器件。然而，这样的连接在图4中所示截平面中看不到。

在内部区120上方，可以在中间层50的层堆叠中形成导体（在图中未示出）。那些导体中的一些可以连接集成在半导体主体100中的不同器件，那些导体中的其他导体可以连接集成在半导体主体100中的器件与嵌入在附连层61中的接触焊盘。以下参考图11来解释那些接触焊盘的示例。并且那些导体中的其他导体可以连接集成在半导体主体100中的器件与电源线28、31。在其中形成这些导体（或互连）的相同工艺步骤中产生第二和第三屏障20、30的段。根据一个示例，第三屏障40的第一和第二层401、402在半导体主体100的边缘区110和内部区120上方的整个装置之上延伸，其中电气连接，诸如第一屏障20的段27或以上提到的导体中的一些，可以穿过这些层401、402。

参考图5，第二屏障30的最上段32可以包括层堆叠，其具有一个在另一个上面堆叠的两个或更多层。在图5中所示的示例中，最上段32包括三个层321、322。选择这些层使得最上段32提供第二屏障30的最下层31与附连层61之间的电气连接，并且使得防止腐蚀效应。根据一个示例，第二屏障30的最下层31是铜层，最上段32的第一层321是氮化物层，诸如氮化钽（tan）层，第二层322是铝（al）层，并且第三层323是钨（w）层。

根据一个示例，之前解释的第一类型密封结构完全围绕半导体主体的内部区120。也就是说，如之前解释的第一类型密封结构在半导体装置的边缘区中形成绕内部区的闭合回路。

图6a和6b分别示出根据另一示例的半导体装置的顶视图和水平截面视图。在该示例中，参考图6a，附连层61布置在第一区130上方，但是不在半导体主体100的第二区140上方。在该示例中，半导体装置包括布置在边缘区中并且形成绕内部区的闭合回路的密封结构s。这在图6b中图示，其示出中间层50的水平截面视图。在图6b中仅示意性地示出密封结构s。

参考图6b，密封结构s包括仅在第一区130中的如之前所解释的第一类型密封结构，附连层61位于第一区130中。在第二区140中，其中省略附连层61，半导体装置包括第二类型密封结构s2，其中第三类型密封结构s3“链接”第一类型密封结构s1和第二类型密封结构s2。图6b图示三个不同的竖直截平面a-a、b-b、c-c的位置。第一截平面a-a在其中总体密封结构s包括第一类型密封结构s1的位置处。根据一个示例，第一类型密封结构具有参考图4解释的类型，使得图4可以表示图6b中所示的半导体装置在第一截平面a-a中的竖直截面视图。

在图7中示出第二类型密封结构s2的一个示例，也就是说，在第二截平面b-b中的竖直截面视图的一个示例。在该示例中，第二类型密封结构s2包括第一屏障20，其中第二类型密封结构中的第一屏障20电气连接到中间层50的顶部上的传导层62。接触插塞63将第一屏障20连接到中间层50的顶部上的传导层62。

图8示出第三类型密封结构s3的一个示例，也就是说，图8示出图6b中所示的截平面c-c中的竖直截面视图的一个示例。参考图8，第三类型密封结构s3，其链接第一类型密封结构s1和第二类型密封结构s2，包括通过接触插塞63连接到中间层50的顶部上的传导层62的第一屏障20。另外，第三类型密封结构包括附连层61的区段，其中附连层61的该区段在第二水平方向y上与传导层间隔开。第三类型密封结构s3还包括连接到附连层61的第二屏障30。

图9示出包括第三类型密封结构s3以及第一类型密封结构s1和第二类型密封结构s2的相邻区段的区中的密封结构s的放大顶视图。如可以从图9看到的，传导层62不仅在第二方向（其在该示例中为第一横向方向x）上与附连层61间隔开，而且在不同于第一和第二方向的第三方向上与附连层61间隔开。在该示例中，该第三方向等于垂直于第一横向方向的第二横向方向y。在参考图6a-6b和7-9解释的密封结构中，第一屏障20和可选的第四屏障10形成绕半导体装置的内部区的闭合回路，而第二屏障30在第三类型密封结构s3与第二类型密封结构s2之间结束。

参考上文，第一屏障20和第二屏障30可以包括连接到供给焊盘的电源线，诸如图4中所示的层28和31。根据一个示例，这些供给焊盘位于第二区140中的中间层50的顶部上，所述第二区140是其中中间层50未被附连层50覆盖的区。这在图6a中示意性地图示。在该示例中，第一供给焊盘71和第二供给焊盘72位于中间层50的顶部上。这些供给焊盘71、72中的一个连接到供给线28、31中的一个，并且这些供给焊盘71、72中的另一个连接到供给线28、31中的一个。供给线28、31和供给线28、31与供给焊盘71、72之间的连接在图6a中看不到。连接可以包括在中间层50中从供给焊盘71、72向相应供给线28、31延伸的过孔和/或横向导体。外部功率源（未示出）可以通过接合线（未示出）连接到供给焊盘71、72。

图10a和10b示出根据另一示例的半导体装置的顶视图和水平截面视图。该半导体装置是图6a和6b中所示的半导体装置的修改，并且与图6a和6b中所示的半导体装置的不同之处在于其包括两个区1401、1402，其中省略附连层61。因此，存在其中半导体装置包括第二类型密封结构s2的两个区，其中这些第二类型密封结构s2通过第三类型密封结构s3链接到第一类型密封结构s1的区段。

图11示出分别布置在半导体装置和半导体主体100的内部区上方的附连层61的一个区段的顶视图。在该示例中，附连层61包括多个接触开口，其中这些接触开口中的每一个包括通过绝缘层57与附连层61介电绝缘的接触焊盘63。这些接触焊盘63中的每一个可以连接到集成在半导体主体的内部区120中的电子电路。