本实用新型涉及MOS器件技术领域，具体涉及一种沟槽功率MOS器件。
背景技术：
沟槽功率MOS 器件是在平面式功率MOS 器件的基础上发展起来的。与平面式功率MOS 器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS 器件存在的寄生JFET（结型场效应管）效应。目前深沟槽功率MOS 器件已经发展成为中低压大功率MOS 器件的主流。随着深沟槽大功率MOS 器件工艺技术的日渐成熟，市场竞争日趋激烈，一颗芯片的制造成本和利润都已经是按照多少分钱人民币来计算。
技术实现要素：
本实用新型目的是提供一种沟槽功率MOS器件，该沟槽功率MOS器件加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。
为达到上述目的，本实用新型采用的技术方案是：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元，所述MOS器件单元进一步包括位于有源区中源极和栅极，有源区外围设有终端保护结构，所述栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；
在栅电极金属层下方的绝缘介质层上开有接触孔，栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连；所述导电多晶硅淀积于沟槽中，在栅电极金属层下方设有沟槽，该沟槽位于P型掺杂层，沟槽底部伸入N型外延层，沟槽内壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，从而形成沟槽型导电多晶硅；
相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，所述轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触，所述轻掺杂N型锥形深阱部的深度与沟槽的深度比例为10：（8~12）。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述轻掺杂N型锥形深阱部上端开口宽度与下端开口宽度比例为10：（2~4）。
2、上述方案中，所述轻掺杂N型锥形深阱部的侧壁与底部的夹角为100°~130°。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：
1、本实用新型沟槽功率MOS器件，其相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触，轻掺杂N型锥形深阱部的深度与沟槽的深度比例为10：（8~12），在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。
2、本实用新型沟槽功率MOS器件，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加了栅电极金属层与绝缘介质层的接触面积，同时栅电极金属层与绝缘介质层形成楔和，大大增加了栅电极金属层与绝缘介质层的粘附力。
附图说明
附图1为本实用新型沟槽功率MOS器件平面结构示意图；
附图2为本实用新型沟槽功率MOS器件剖面结构示意图。
以上附图中：1、源极；2、栅极；3、终端保护结构；6、MOS器件单元；8、栅电极金属层；9、绝缘介质层；10、绝缘栅氧化层；11、P型掺杂层；12、N型外延层；13、N型衬底；14、沟槽型导电多晶硅；15、沟槽；16、导电多晶硅；17、接触孔；18、轻掺杂N型锥形深阱部；19、重掺杂N型阱接触区。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；
在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；
相邻MOS器件单元6之间的P型掺杂层11、N型外延层12内具有一轻掺杂N型锥形深阱部18和重掺杂N型阱接触区19，此轻掺杂N型锥形深阱部18的上端延伸至绝缘介质层9的下表面，所述轻掺杂N型锥形深阱部18的下端嵌入N型外延层12内，所述重掺杂N型阱接触区19位于N型外延层12内，所述轻掺杂N型锥形深阱部18下端与重掺杂N型阱接触区19上表面接触，所述轻掺杂N型锥形深阱部18的深度与沟槽15的深度比例为10：8~12。
上述轻掺杂N型锥形深阱部18上端开口宽度与下端开口宽度比例为10：3。
上述轻掺杂N型锥形深阱部18的侧壁与底部的夹角为120°。
实施例2：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；
在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；
相邻MOS器件单元6之间的P型掺杂层11、N型外延层12内具有一轻掺杂N型锥形深阱部18和重掺杂N型阱接触区19，此轻掺杂N型锥形深阱部18的上端延伸至绝缘介质层9的下表面，所述轻掺杂N型锥形深阱部18的下端嵌入N型外延层12内，所述重掺杂N型阱接触区19位于N型外延层12内，所述轻掺杂N型锥形深阱部18下端与重掺杂N型阱接触区19上表面接触，所述轻掺杂N型锥形深阱部18的深度与沟槽15的深度比例为10：8~12。
上述轻掺杂N型锥形深阱部18上端开口宽度与下端开口宽度比例为10：2.5。
上述轻掺杂N型锥形深阱部18的侧壁与底部的夹角为105°。
采用上述沟槽功率MOS器件时，其在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生；其次，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加了栅电极金属层与绝缘介质层的接触面积，同时栅电极金属层与绝缘介质层形成楔和，大大增加了栅电极金属层与绝缘介质层的粘附力。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。