技术总结
本实用新型涉及一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元，所述MOS器件单元进一步包括位于有源区中源极和栅极，有源区外围设有终端保护结构，所述栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，所述轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触。本实用新型加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度。
技术研发人员：黄彦智;陆佳顺;杨洁雯
受保护的技术使用者：苏州硅能半导体科技股份有限公司
技术研发日：2017.12.22
技术公布日：2018.07.17