本发明涉及半导体装置、半导体装置的制造方法、固态成像元件和电子设备，更具体地，涉及能够减小栅电极与源/漏电极之间的寄生电容并减小泄漏电流的半导体装置、半导体装置的制造方法、固态成像元件和电子设备。
背景技术：
为了提高微处理器、存储器等集成电路器件的操作速度，需要减小晶体管的栅电极与源/漏电极之间的寄生电容。此外，为了降低功耗，有必要减小泄漏电流。在施加到栅电极的偏压不同于施加到源/漏电极的偏压的情况下，电场集中在栅电极的端部，并且发生泄漏电流。为了减小泄漏电流，有必要缓和在栅电极端部的电场。
在使用像素晶体管的源/漏电极中的一个作为fd扩散层而将由光电转换元件产生的电荷累积在fd扩散层中的fd累积型固态成像元件中，对于fd扩散层需要低泄漏。然而，由于传输晶体管和复位晶体管的栅电极与fd扩散层之间的电位差，所以在栅电极的端部处发生电场集中，并且发生泄漏电流。此外，在需要高光电转换效率的情况下，需要降低栅电极与fd扩散层之间的寄生电容。
因此，专利文献1公开了一种通过调整栅电极之间的布局来抑制热载流子并减小寄生电容的技术。即，两个晶体管彼此相邻地布置，并且两个栅电极之间的间隔被设置为很窄。利用该结构，栅电极之间的侧壁的宽度比形成在孤立图案的栅电极的侧壁上的侧壁的宽度更窄。因此，可以缩窄源电极侧的侧壁的宽度，并且可以扩大漏电极侧的侧壁的宽度。通过使用栅电极之间的扩散层区域作为源电极，仅有栅电极和源电极之间的串联电阻减小，并且栅电极和漏电极之间的重叠减少。因此，可以抑制漏电极侧的热载流子的产生并减小寄生电容。
此外，在专利文献2中，提出了一种结构，其中fd扩散层侧的传输晶体管的栅电极的高度设置为高于光电二极管侧的传输晶体管的栅电极的高度。利用该结构，仅在与fd扩散层接触的那侧，形成在栅电极的侧表面上的侧壁的宽度变宽。例如，在电子累积型固态成像元件的情况下，通过相对于侧壁的自对准，将n型离子注入到fd扩散层中。结果，在保持从光电二极管的传输特性的同时，可以减小与fd扩散层的寄生电容，并且可以通过缓和传输晶体管的栅电极的端部处的电场来减小泄漏电流。
引用文献列表
专利文献
专利文献1：日本专利申请特开no.2012-253371
专利文献2：日本专利申请特开no.2010-165893
技术实现要素：
发明要解决的问题
然而，在专利文献1公开的技术中，常常需要将两个晶体管彼此相邻地布置，并且栅电极之间的距离受到限制。因此，布局受到限制。在专利文献2公开的技术中，栅电极的高度随着地点而变化，工序数量增加。此外，由于栅电极的高度增加，所以不利于降低高度。
鉴于这种情况提出了本技术。本技术的目的是减小栅电极与源/漏电极之间的寄生电容并减小泄漏电流。
问题的解决方案
根据本技术第一方面的半导体装置包括形成在两侧的元件隔离区域之间的第一杂质区域；栅电极，其形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离；和在平面图中形成在所述栅电极与第一杂质区域之间的所述半导体基板上的第二杂质区域，其具有与第一杂质区域相同的导电类型，其中沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
根据本技术第二方面的半导体装置的制造方法包括以下步骤：在两侧的元件隔离区域之间形成第一杂质区域；在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上形成栅电极，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离；和在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，其中沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离形成为比第一距离长的第二距离。
在本技术的第一和第二方面中，在两侧的元件隔离区域之间形成第一杂质区域；在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上形成栅电极，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离；和在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型。沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离形成为比第一距离长的第二距离。
根据本技术第三方面的固态成像元件包括：光电转换单元，其根据接收的光量生成电荷并且累积电荷；电荷保持单元，其保持由所述光电转换单元生成的电荷以读出电荷；传输晶体管，其将电荷从所述光电转换单元传输到所述电荷保持单元；和复位晶体管，其复位所述电荷保持单元，其中所述电荷保持单元由形成在两侧的元件隔离区域之间的第一杂质区域形成，所述传输晶体管或所述复位晶体管的栅电极中的一个或两个形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离，在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，和沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
根据本技术第四方面的电子设备包括固态成像元件，所述固态成像元件包括：光电转换单元，其根据接收的光量生成电荷并且累积电荷；电荷保持单元，其保持由所述光电转换单元生成的电荷以读出电荷；传输晶体管，其将电荷从所述光电转换单元传输到所述电荷保持单元；和复位晶体管，其复位所述电荷保持单元，其中所述电荷保持单元由形成在两侧的元件隔离区域之间的第一杂质区域形成，所述传输晶体管或所述复位晶体管的栅电极中的一个或两个形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离，在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，和沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
在本技术的第三和第四方面中，作为电荷保持单元，在两侧的元件隔离区域之间形成第一杂质区域，所述传输晶体管或所述复位晶体管的栅电极中的一个或两个形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离，在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，和沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
半导体装置、固态成像元件和电子设备可以是独立装置或者可以是组入其他装置中的模块。
发明的效果
根据本技术的第一至第三方面，可以减小栅电极与源/漏电极之间的寄生电容，并且可以减小泄漏电流。
请注意，这里记载的效果不必须受到限制，并且可以是本公开中记载的任何效果。
附图说明
图1是本技术适用的晶体管的第一实施方案的平面图和截面图。
图2是从图1的平面图省略了侧壁的平面图。
图3是一般晶体管的结构的平面图。
图4是说明根据第一实施方案的晶体管的第一制造方法的图。
图5是说明根据第一实施方案的晶体管的第一制造方法的图。
图6是说明根据第一实施方案的晶体管的第二制造方法的图。
图7是第一实施方案的变形例的图。
图8是本技术适用的晶体管的第二实施方案的平面图和截面图。
图9是从图8的平面图省略了侧壁的平面图。
图10是说明根据第二实施方案的晶体管的制造方法的图。
图11是说明根据第二实施方案的晶体管的制造方法的图。
图12是第二实施方案的变形例的图。
图13是固态成像元件的像素的电路构成例的图。
图14是根据第二实施方案的晶体管结构被用于像素晶体管的示例的图。
图15是具有图13和图14所示的像素结构的固态成像元件的示意性构成的图。
图16是作为本技术适用的电子设备的成像设备的构成例的框图。
图17是说明图16的固态成像元件的使用例的图。
具体实施方式
下面将说明用于执行本技术的形态(以下称为实施方案)。请注意，说明将按以下顺序进行。
1.第一实施方案(具有凸形状的低浓度n型杂质区域的晶体管的构成例)
2.第二实施方案(具有凸形状的栅电极的晶体管的构成例)
3.应用于固态成像元件的示例
4.应用于电子设备的示例
1.第一实施方案
<晶体管的平面图和截面图>
图1是本技术适用的晶体管的第一实施方案的平面图和截面图。请注意，截面图示出了沿着平面图中所示的x-x'线截取的截面。
根据图1所示的第一实施方案的晶体管1包括在p型(第一导电类型)半导体基板21上的n型(第二导电类型)杂质区域22a和22b以及在半导体基板21的上表面上的栅电极23。杂质区域22a和22b中的一个是源电极，另一个是漏电极。在下文中，将n型杂质区域22a和22b分别表示为源/漏电极22a和22b。在不需要特别区分两个杂质区域的情况下，将杂质区域简称为源/漏电极22。
在形成于半导体基板21的上表面上的栅电极23的侧面(侧壁)形成有侧壁24。
在半导体基板21的栅电极23的下方的区域中，形成有n型杂质区域25，在杂质区域25与源/漏电极22之间形成有n型杂质区域26。
栅电极23下方的n型杂质区域25是为了调整晶体管1的阈值而形成的杂质区域。另一方面，位于n型杂质区域25与源/漏电极22之间的n型杂质区域26是为了抑制热载流子而形成的杂质区域。由于杂质区域25和26的杂质浓度被形成为低于源/漏电极22的杂质浓度，所以在图1中源/漏电极22被写为“n+”并且杂质区域25和26被写为“n-”。
本说明书假定形成在半导体基板21上的源/漏电极22和杂质区域25和26在图1中配置的方向为纵向方向并且垂直于源/漏电极22和杂质区域25和26的配置方向的方向(平面图中的水平方向)为横向方向。
如图1的平面图所示，元件隔离区域27形成在形成于半导体基板21上的源/漏电极22和杂质区域25和26的横向方向的两侧(右侧和左侧)。元件隔离区域27包括例如硅的局部氧化(locos)、浅沟槽隔离(sti)、高浓度p型扩散层等。
从平面图可以看出，侧壁24形成在形成于半导体基板21上的栅电极23的矩形四个侧表面中的形成有源/漏电极22的方向上的两个侧表面上。请注意，如后述的第二实施方案那样，侧壁24也可以形成在栅电极23的整个外周上。
在平面图中，低浓度n型杂质区域26形成在分别在源/漏电极22a和侧壁24之间与两侧的元件隔离区域27接触的部分中。
图2是从图1的平面图中省略了侧壁24以便于看到低浓度n型杂质区域26的形成区域的平面图。
如图2所示，在平面图中，在栅电极23与高浓度n型源/漏电极22a之间形成低浓度n型杂质区域26。低浓度n型杂质区域26的平面形状是在两侧的元件隔离区域27附近朝向源/漏电极22a(纵向方向)的凸形状。
换句话说，低浓度n型杂质区域26在平面图中在与两侧的元件隔离区域27接触的部分中具有朝向源/漏电极22a突出的凸部31。当假定在不与元件隔离区域27接触的中央部分中的栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离(沿着低浓度n型杂质区域26的纵向方向的距离)为距离d1时，在与元件隔离区域27接触的部分中的栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离(沿着包含凸部31的低浓度n型杂质区域26的纵向方向的距离)为比距离d1长的距离d2(d1<d2)。
如上所述，根据第一实施方案的晶体管1是n型晶体管，并且包括：形成在两侧的元件隔离区域27之间的源/漏电极22a和22b，形成在半导体基板21的形成有元件隔离区域27和源/漏电极22a和22b的上表面上以使得两端分别与两侧的元件隔离区域27重叠的栅电极23并且栅电极23与源/漏电极22a和22b沿着平面方向(纵向方向)隔开预定的距离，在平面图中形成在栅电极23与源/漏电极22a和22b之间的半导体基板21上并且具有与源/漏电极22a和22b相同的导电类型(n型)的杂质区域26。这里，沿着平面方向在栅电极23与源/漏电极22a和22b之间存在至少两种间隔距离，即，第一间隔距离d1和第二间隔距离d2，并且与两侧的元件隔离区域27接触的部分的间隔距离为比中央部分的第一间隔距离d1长的第二距离d2。
图3是简单地说明晶体管1的特性的一般晶体管的结构的平面图。此外，在图3中，为了容易地观察形成低浓度n型杂质区域326的区域，仅有形成侧壁324的区域的最外周用虚线示出。
一般地，如图3所示，晶体管形成为使得栅电极323与源/漏电极322a和322b之间的沿着纵向方向的间隔距离，换句话说，低浓度n型杂质区域326沿着纵向方向的距离被均匀地设置为预定的距离(例如，间隔距离d1)。
另一方面，如图2所示，根据第一实施方案的晶体管1形成为使得与两侧的元件隔离区域27接触的部分的间隔距离为第二距离d2并且与元件隔离区域27不接触的中央部分的间隔距离为比第二距离d2短的第一间隔距离d1。
为了提高晶体管的工作速度，需要降低晶体管的栅电极与源/漏电极之间的寄生电容。此外，为了降低功耗，需要减小泄漏电流。
在栅电极23与源/漏电极22a之间的低浓度n型杂质区域26中，在晶体管1的与元件隔离区域27接触的区域中，存在由于元件隔离区域27的加工造成的众多晶体缺陷。因此，与元件隔离区域27接触的区域的电场缓和对于减小泄漏电流非常有效。因此，在晶体管1中，在栅电极23与源/漏电极22a之间的低浓度n型杂质区域26中，与元件隔离区域27接触的部分的沿着纵向方向的间隔距离d2长于与元件隔离区域27不接触的中央部分的沿着纵向方向的间隔距离d1。通过这种结构，可以减小栅电极23与源/漏电极22a之间的寄生电容，并且可以减小泄漏电流。
请注意，晶体管1的开关特性由栅电极23与源/漏电极22a之间的沿着纵向方向的距离中的最短距离决定。因此，晶体管1的开关特性由两种间隔距离d1和d2中的间隔距离d1决定，并且晶体管1具有与图3中的具有均匀间隔距离d1的晶体管相同的特性。因此，凸部31的存在不会大大降低开关特性。
<根据第一实施方案的第一制造方法>
接下来，将参照图4和图5说明根据第一实施方案的晶体管1的第一制造方法。
此外，在图4和图5中，类似于图1，平面图和截面图被并排地示出。图4的a和b中的截面图是沿着平面图中的y-y'线截取的截面图。图4的c中的截面图是沿着平面图中的z-z'线截取的截面图。图5的a和b中的截面图是沿着平面图中的x-x'线截取的截面图。
首先，如图4的a所示，在p型半导体基板21上形成用于限定有源区域的元件隔离区域27。如上所述，元件隔离区域27包括例如locos、sti、高浓度p型扩散层等。
接下来，如图4的b所示，通过将n型杂质离子注入到夹在两侧的元件隔离区域27之间的半导体基板21的有源区域中来形成低浓度n型杂质区域25。作为将要离子注入的n型杂质，例如，可以使用砷、磷、锑等。剂量设定为例如1×1012cm-2至1×1014cm-2等。
接下来，如图4的c所示，使用例如多晶硅等在半导体基板21的上表面上形成栅电极23。栅电极23被形成为使得在平面图中横向方向被设置为矩形的长边方向，并且在长边方向上的两端与两侧的元件隔离区域27重叠。
然后，通过相对于栅电极23的自对准而离子注入剂量例如约1×1012cm-2至1×1014cm-2的n型杂质，从而形成低浓度n型杂质区域26。栅电极23下方的部分是用于调整晶体管1的阈值的低浓度n型杂质区域25。
接下来，如图5的a所示，在形成有低浓度n型杂质区域26侧的栅电极23的侧壁上形成侧壁24之后，通过光刻使抗蚀剂41图案化。之后，当使用抗蚀剂41作为掩模时，离子注入剂量例如约1×1014cm-2至1×1016cm-2的n型杂质，从而形成高浓度n型源/漏电极22a和22b。
如图5的a的平面图和截面图所示，在与元件隔离区域27的边界附近，源/漏电极22a侧的抗蚀剂41被图案化为大于侧壁24的宽度并且覆盖设置在元件隔离区域27侧的低浓度n型杂质区域26的一部分。在不是与元件隔离区域27的边界附近的部分的中央部分中，抗蚀剂41被图案化为小于侧壁24的宽度，以暴露侧壁24的一部分。换句话说，抗蚀剂41形成为掩蔽低浓度n型杂质区域26的将要成为凸部31的区域。
另一方面，抗蚀剂41的源/漏电极22b侧被图案化，使得源/漏电极22b侧的侧壁24和侧壁24附近的栅电极23暴露。
在图4的c中形成的低浓度n型杂质区域26中，进一步离子注入n型杂质的区域变成源/漏电极22a和22b，并且被抗蚀剂41和侧壁24掩蔽的区域变为低浓度n型杂质区域26，从而形成轻掺杂的漏电极(ldd)。
最后，如图5的b所示，在抗蚀剂41被剥离之后，通过执行退火处理以活化杂质来完成图1中的晶体管1。
<根据第一实施方案的第二制造方法>
接下来，将参照图6说明根据第一实施方案的晶体管1的第二制造方法。
在第一制造方法中参照图4的a至c说明的过程在第二制造方法中同样地执行。因此，其说明将被省略。
如图4的c所示，在形成栅电极23和低浓度n型杂质区域26之后，如图6的a所示，侧壁24形成在形成有低浓度n型杂质区域26的栅电极23的侧壁上。之后，通过相对于侧壁24的自对准而离子注入剂量例如约1×1014cm-2至1×1016cm-2的n型杂质。通过这种处理，形成高浓度n型源/漏电极22a和22b。
接下来，将成为掩模的以使形成的高浓度n型源/漏电极22a的一部分由p型杂质返回的抗蚀剂42图案化。
如图6的b所示，高浓度n型源/漏电极22a上的抗蚀剂42被图案化，使得仅有侧壁24与元件隔离区域27接触的区域附近的部分被打开。换句话说，抗蚀剂42形成为使得将要成为低浓度n型杂质区域26的凸部31的区域被打开。
p型杂质的剂量例如为约1×1014cm-2至1×1016cm-2。通过相对于高浓度n型源/漏电极22a的打开区域返回p型杂质，形成将要成为凸部31的低浓度n型杂质区域26。
最后，如图6的c所示，在抗蚀剂42被剥离之后，通过执行退火处理以活化杂质来完成图1中的晶体管1。
<第一实施方案的变形例>
接下来，将参照图7的a至c说明第一实施方案的变形例。图7的a～c是对应于其中省略了侧壁24的图2的平面图的第一实施方案的变形例的平面图。
在上述第一实施方案中，低浓度n型杂质区域26具有两个凸部31。即，凸部31形成在与两侧的元件隔离区域27接触的各部分处。然而，如图7的a所示，优选在两侧的元件隔离区域27的至少一个上设置凸部31。在图7的a的示例中，仅在与右侧的元件隔离区域27接触的部分中形成凸部31。
此外，如图7的b所示，不仅在与两侧的元件隔离区域27接触的两个部分中，而且在与元件隔离区域27不接触的中央部分中，可以形成一个以上的凸部31。在图7的b的示例中，在与元件隔离区域27接触的两端上形成两个凸部31，并且在中央部分形成两个凸部31。
此外，在上述第一实施方案中，仅有在作为源/漏电极22a和22b中的一个的源/漏电极22a侧的低浓度n型杂质区域26具有一个以上的凸部31。然而，如图7的c所示，例如，在源/漏电极22b侧的低浓度n型杂质区域26可以具有一个以上的凸部31。在图7的c中的示例中，在源/漏电极22b侧的低浓度n型杂质区域26具有与图7的b所示的具有四个凸部31的低浓度n型杂质区域26相同的形状。然而，可以采用这样的结构，其中在源/漏电极22b侧的低浓度n型杂质区域26具有与在图7的a或图2的源/漏电极22a侧的低浓度n型杂质区域26相同的形状。
2.第二实施方案
<晶体管的平面图和截面图>
图8是本技术适用的晶体管的第二实施方案的平面图和截面图。请注意，截面图示出沿着平面图中所示的x-x'线截取的截面图。
在第二实施方案中，与第一实施方案共同的部件用相同的附图标记表示，并且将省略其说明。对与第一实施方案不同的部分着重进行说明。
在第二实施方案中，如图8中的平面图所示，平面图中的栅电极23的形状不像第一实施方案中那样是矩形形状，并且是具有朝向源/漏电极22a突出的凸部51的形状。沿着具有凸部51的栅电极23的形状在栅电极23的整个外周上形成侧壁24。
图9是从图8的平面图中省略了侧壁24以便于看到低浓度n型杂质区域26的形成区域的平面图。
如图9所示，栅电极23具有朝向源/漏电极22a突出的凸部51，使得栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离(沿着低浓度n型杂质区域26的纵向方向的距离)在设置凸部51的部分中为距离d1和在未设置凸部51的部分中为比距离d1长的距离d2(d1<d2)。
此外，凸部51与元件隔离区域27之间沿着横向方向的间隔距离d3与栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离的最小值相同或更短。在图9的示例中，栅电极23的凸部51形成为使得凸部51与元件隔离区域27之间沿着横向方向的间隔距离d3短于作为栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离的最小值的距离d1(d3<d1)。
此外，关于沿着栅电极23周围形成的侧壁24的纵向方向和横向方向的宽度(侧壁宽度)之间的关系，栅电极23的凸部51形成为使得凸部51与元件隔离区域27之间沿着横向方向的间隔距离d3与侧壁宽度相同或更短。在图9的示例中，凸部51与元件隔离区域27之间沿着横向方向的间隔距离d3短于侧壁宽度。
如上所述，根据第二实施方案的晶体管1是n型晶体管，并且包括：形成在两侧的元件隔离区域27之间的源/漏电极22a和22b，形成在半导体基板21的形成有元件隔离区域27和源/漏电极22a和22b的上表面上以使得两端分别与两侧的元件隔离区域27重叠的栅电极23并且栅电极23与源极/漏电极22a和22b沿着平面方向隔开预定的距离，在平面图中形成在栅电极23与源/漏电极22a和22b之间的半导体基板21上并且具有与源/漏电极22a和22b相同的导电类型(n型)的杂质区域26。这里，沿着平面方向在栅电极23与源/漏电极22a和22b之间存在至少两种间隔距离，即，第一间隔距离d1和第二间隔距离d2，并且与两侧的元件隔离区域27接触的部分的间隔距离为比第一间隔距离d1长的第二距离d2。
在根据第二实施方案的晶体管1中，在栅电极23与源/漏电极22a之间的低浓度n型杂质区域26中，与元件隔离区域27接触的部分的沿着纵向方向的间隔距离d2长于与元件隔离区域27不接触的中央部分的沿着纵向方向的间隔距离d1。通过这种结构，可以减小栅电极23与源/漏电极22a之间的寄生电容，并且可以减小泄漏电流。
此外，在第二实施方案中，晶体管1的开关特性由栅电极23与源/漏电极22a之间的距离中的最短距离决定。因此，晶体管1的开关特性由两种间隔距离d1和d2中的间隔距离d1决定，并且晶体管1具有与图3中的具有均匀间隔距离d1的晶体管相同的特性。因此，凸部51的存在不会大大降低开关特性。
<根据第二实施方案的制造方法>
接下来，将参照图10和图11说明根据第二实施方案的晶体管1的制造方法。
在图10和图11中，类似于图8，平面图和截面图被并排地示出。图10的a和b中的截面图是沿着平面图中的y-y'线截取的截面图。图10的c和图11的a和b中的截面图是沿着平面图中的x-x'线截取的截面图。
首先，如图10的a所示，在p型半导体基板21上形成用于限定有源区域的元件隔离区域27。元件隔离区域27包括例如locos、sti、高浓度p型扩散层等。
接下来，如图10的b所示，通过将n型杂质离子注入到夹在两侧的元件隔离区域27之间的半导体基板21的有源区域中来形成低浓度n型杂质区域25。作为将要离子注入的n型杂质，例如，可以使用砷、磷、锑等。剂量设定为例如1×1012cm-2至1×1014cm-2等。
接下来，如图10的c所示，使用例如多晶硅等在半导体基板21的上表面上形成栅电极23。栅电极23被形成为使得在平面图中横向方向被设置为矩形的长边方向，并且在长边方向上的两端与两侧的元件隔离区域27重叠。此外，栅电极23具有朝向将要在后续工艺中形成的源/漏电极22a突出的凸部51，并且形成为使得凸部51与元件隔离区域27之间沿着横向方向的距离d3短于稍后形成的源/漏电极22a与栅电极23之间沿着纵向方向的间隔距离d1(d3<d1)。
然后，通过相对于形成的栅电极23的自对准而离子注入剂量例如约1×1012cm-2至1×1014cm-2的n型杂质，从而形成低浓度n型杂质区域26。栅电极23下方的部分是用于调整晶体管1的阈值的低浓度n型杂质区域25。
接下来，如图11的a所示，通过回蚀至栅电极23，在栅电极23的整个外周的侧壁上形成侧壁24。之后，通过相对于形成的侧壁24的自对准而离子注入剂量例如约1×1014cm-2至1×1016cm-2的n型杂质。通过这种处理，形成高浓度n型源/漏电极22a和22b。
如上所述，由于凸部51形成为使得栅电极23的凸部51与元件隔离区域27之间沿着横向方向的距离d3短于侧壁24的宽度，所以栅电极23的凸部51与元件隔离区域27之间的低浓度n型杂质区域26的上表面被侧壁24覆盖。
此外，通过调整回蚀量以使得侧壁24在栅电极23的外周上沿着纵向方向和横向方向确保预定的距离d1，如图11的b所示，在栅电极23的形成有凸部51的那边的两端附近沿着纵向方向和横向方向的侧壁24的宽度是宽于其他宽度d1的宽度d2(d1<d2)。
最后，通过执行退火处理以活化杂质来完成图8中的晶体管1。
<第二实施方案的变形例>
接下来，将参照图12的a～c说明第二实施方案的变形例。图12的a～c是对应于其中省略了侧壁24的图9的平面图的第二实施方案的变形例的平面图。
在上述第二实施方案中，如图9所示，栅电极23的凸部51形成为使得凸部51沿着横向方向的宽度在低浓度n型杂质区域26内。因此，在栅电极23的与两侧的元件隔离区域27接触的两个部分的每个部分中，栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离是长于设置凸部51的部分的间隔距离d1的间隔距离d2(d1<d2)。
另一方面，在图12的a所示的变形例中，栅电极23的凸部51的左侧在元件隔离区域27上延伸，使得具有长于设置凸部51的部分的间隔距离d1的间隔距离d2的部分仅仅设置在与右侧的元件隔离区域27接触的一个部分中。以这种方式，优选的是，其中栅电极23具有长于作为最小值的间隔距离d1的间隔距离d2的部分形成在与两侧的元件分离区27接触的部分的至少一个中。
此外，如图12的b所示，可以形成多个栅电极23的凸部51，而不是图9和图12的a所示的一个凸部51。在这种情况下，在与两侧的元件隔离区域27接触的部分的至少一个中，优选的是，栅电极23与源/漏电极22a之间沿着纵向方向的间隔距离为长于最小间隔距离d1的间隔距离d2。
此外，在上述第二实施方案中，已经说明了其中栅电极23的在作为源/漏电极22a和22b之一的源/漏电极22a侧的那边具有一个以上的凸部51的示例。然而，如图12的c所示，源/漏电极22b侧的栅电极23的那边可以具有一个以上的凸部51。在图12的c的示例中，栅电极23的源/漏电极22b侧的那边具有图12的b所示的具有三个凸部51的栅电极23的形状。然而，栅电极23的源/漏电极22b侧的那边可以具有图12的a或图9中的栅电极23的源/漏电极22a侧的那边的形状。
3.应用于固态成像元件的示例
<固态成像元件的像素电路>
上述晶体管1可以用作固态成像元件的像素晶体管的构成。
图13是固态成像元件的像素的电路构成例的图。
像素60包括作为光电转换单元的光电二极管61、传输晶体管62、浮动扩散(fd)63、复位晶体管64、放大晶体管65和选择晶体管66。
光电二极管61根据接收的光量生成并累积电荷(信号电荷)。光电二极管61的阳极端子接地，阴极端子经由传输晶体管62与fd63连接。
当由传输信号trx导通时，传输晶体管62读出由光电二极管61生成的电荷并将读出的电荷传输到fd63。
fd63将从光电二极管61传输的电荷保持预定时间段以读出保持电荷。当由复位信号rst导通时，复位晶体管64通过将fd63中累积的电荷排出到漏极(恒定电压源vdd)来使fd63的电位复位。
放大晶体管65根据fd63的电位输出像素信号。即，放大晶体管65与作为经由垂直信号线67连接的恒定电流源连接的负荷mos(未示出)一起形成源极跟随器电路，并且表示与fd63中累积的电荷相对应的电平的像素信号从放大晶体管65经由选择晶体管66输出。
当通过选择信号sel选择像素60时，选择晶体管66导通，并且经由垂直信号线67将像素60的像素信号输出到像素的外部。通过其分别传递传输信号trx、选择信号sel和复位信号rst的各条信号线分别对应于例如稍后所述的图15的像素驱动线110。
尽管像素60可以如上所述构造，但是像素60的电路构成不限于此，并且可以采用其他构成。
在如上所述构造像素60的情况下，例如，可以相对于传输晶体管62、fd63和复位晶体管64采用上述晶体管1的结构。
在图14中，示出了其中相对于传输晶体管62、fd63和复位晶体管64采用根据上述第二实施方案的晶体管结构的示例。
由传输晶体管62和复位晶体管64共享的源/漏电极22c也用作fd63。传输晶体管62和复位晶体管64的栅电极23的平面形状在作为fd63的源/漏电极22c侧具有一个以上的凸部51。
请注意，如示意性截面图所示，通常在形成有光电二极管61的高浓度n型源/漏电极22b的最外表面上形成高浓度p型钉扎层68。然而，在平面图中未示出钉扎层68。
以这种方式，通过采用包括在用作fd63并且由传输晶体管62和复位晶体管64共享的源/漏电极22c侧具有一个以上的凸部51的栅电极23的晶体管1的结构，可以减小栅电极23与源/漏电极22c之间的寄生电容，并且可以减小fd63的泄漏电流。
请注意，在上述示例中，说明了其中源/漏电极22c由传输晶体管62和复位晶体管64共享的构成。然而，优选的是，源/漏电极针对传输晶体管62和复位晶体管64分开设置，而不是由传输晶体管62和复位晶体管64共享一个源/漏电极。
此外，在图14的示例中，作为传输晶体管62和复位晶体管64的结构，采用了根据上述晶体管1的第二实施方案的晶体管结构。然而，可以采用根据第一实施方案的晶体管结构，并且可以采用根据第一实施方案或第二实施方案的变形例的晶体管结构。
此外，传输晶体管62和复位晶体管64都不必须具有晶体管1的结构，并且传输晶体管62和复位晶体管64中的仅一个可以具有晶体管1的结构。
<固态成像元件的示意性构成例>
图15是具有图13和图14所示的像素结构的固态成像元件的示意性构成的图。
图15所示的固态成像元件100包括形成于例如使用硅(si)作为半导体的半导体基板112上的其中像素102以二维阵列配置的像素阵列单元103以及在像素阵列单元103周围的周边电路。周边电路包括垂直驱动电路104、列信号处理电路105、水平驱动电路106、输出电路107、控制电路108等。
对于形成在像素阵列单元103中的像素102，例如，采用参照图13和图14说明的像素结构。
控制电路108接收输入时钟和用于指示操作模式的数据，并输出诸如固态成像元件100的内部信息等数据。即，基于垂直同步信号、水平同步信号和主时钟，控制电路108生成作为垂直驱动电路104、列信号处理电路105、水平驱动电路106等的操作基准的时钟信号以及控制信号。然后，控制电路108将所生成的时钟信号和控制信号输出到垂直驱动电路104、列信号处理电路105、水平驱动电路106等。
垂直驱动电路104包括例如移位寄存器。垂直驱动电路104选择预定的像素驱动配线110并将用于驱动像素102的脉冲供给到选择的像素驱动配线110，并且以行为单位驱动像素102。即，垂直驱动电路104沿着纵向方向以行为单位顺次地选择并扫描像素阵列单元103中的像素102，并且使得列信号处理电路105通过垂直信号线109供给基于由各像素102的光电转换单元根据光接收量而生成的信号电荷的像素信号。
列信号处理电路105针对像素102的各列配置，并且针对各像素列对从一行的像素102输出的信号进行诸如噪声去除等信号处理。例如，列信号处理电路105进行诸如相关双采样(cds)等信号处理以去除像素固有的固定模式噪声以及ad转换。
水平驱动电路106包括例如移位寄存器。通过顺次输出水平扫描脉冲，水平驱动电路106依次选择各列信号处理电路105，并且使得各列信号处理电路105将像素信号输出到水平信号线111。
输出电路107对通过水平信号线111从各列信号处理电路105顺次供给的信号进行信号处理，并输出处理后的信号。例如，输出电路107可以仅进行缓冲并且可以进行黑电平调整、列变化校正、各种数字信号处理等。输入/输出端子113与外部交换信号。
如上所述形成的固态成像元件100是称为列ad方式的cmos图像传感器，其中用于进行cds处理和ad转换处理的列信号处理电路105针对各像素列配置。
作为这种固态成像元件100的像素102的像素晶体管，可以采用上述晶体管1的各实施方案或各实施方案的变形例的构成。
4.应用于电子设备的示例
本技术不限于应用于固态成像元件。即，本技术可以适用于在诸如包括数码相机、摄像机等的成像装置、具有成像功能的移动终端装置、在图像捕获单元中使用固态成像元件的复印机等像素捕获单元(光电转换单元)内使用固态成像元件的各种电子设备。固态成像元件可以具有形成为一个芯片的形式并且可以是其中成像单元、信号处理单元或光学系统被集体封装的具有成像功能的模块状形状。
图16是作为本技术适用的电子设备的成像装置的构成例的框图。
图16中的成像装置200包括具有透镜组等的光学单元201、采用图15中的固态成像元件100的构成的固态成像元件(成像装置)202以及作为相机信号处理电路的数字信号处理器(dsp)电路203。此外，成像装置200包括帧存储器204、显示单元205、记录单元206、操作单元207和电源单元208。dsp电路203、帧存储器204、显示单元205、记录单元206、操作单元207和电源单元208经由总线209彼此相互连接。
光学单元201捕获来自被摄体的入射光(图像光)并且在固态成像元件202的成像面上形成图像。固态成像元件202将通过光学单元201在成像面上成像的入射光的光量转换为像素单位的电气信号，并将转换后的信号作为像素信号输出。作为固态成像元件202，可以使用图15中的固态成像元件100，即，其像素102具有用于减小寄生电容并减小fd63的泄漏电流的像素晶体管结构的固态成像元件。
例如，显示单元205包括诸如液晶面板和有机电致发光(el)面板等面板型显示装置，并显示由固态成像元件202成像的运动图像或静止图像。记录单元206将由固态成像元件202成像的运动图像或静止图像记录在诸如硬盘或半导体存储器等记录介质上。
操作单元207在使用者的操作下发出针对操作成像装置200的各种功能的指令。电源单元208将待作为dsp电路203、帧存储器204、显示单元205、记录单元206和操作单元207的操作电源的各种电源适宜地供给到作为供给目标的部件。
如上所述，通过使用包括具有上述晶体管1的结构的一个以上的像素晶体管的固态成像元件100作为固态成像元件202，可以减小泄漏电流。因此，即使在诸如摄像机、数码相机和用于诸如移动电话等移动装置的相机模块等成像装置200中，也可以增强成像的图像质量。
<图像传感器的使用例>
图17是使用上述固态成像元件100的图像传感器的使用例的图。
例如，使用上述固态成像元件100的图像传感器可以用于如下所示的对诸如可见光、红外光、紫外光和x射线等光进行感测的各种情况。
-拍摄图像以用于鉴赏的装置，例如，数码相机以及具有相机功能的便携式装置。
-用于交通的装置，例如，用于诸如自动停车等安全驾驶、识别驾驶员的状况等的用于拍摄汽车的前方、后方、周围、内部等的车载传感器，监视行驶车辆和道路的监视相机，测量车辆之间的距离的距离测量传感器等。
-用于家用电器的装置，例如，tv、冰箱、空调，用于拍摄使用者的手势并且根据该手势来操作装置。
-用于医疗保健的装置，例如，内窥镜、通过接收红外光进行血管造影的装置。
-用于安全的装置，例如，安全监视相机、用于个人认证的相机。
-用于美容的装置，例如，拍摄皮肤的皮肤测量仪、拍摄头皮的显微镜。
-用于运动的装置，例如，用于运动的运动相机、可佩戴相机等。
-用于农业的装置，例如，用于监视田地和作物状况的相机。
在上述示例中，假设第一导电类型是p型并且第二导电类型是n型，说明了其中电子用作信号电荷的像素结构。然而，本技术可以适用于其中空穴用作信号电荷的像素结构。即，假设第一导电类型是n型并且第二导电类型是p型，可以使用导电类型与上述半导体区域相反的半导体区域。
此外，本技术的应用不限于用于检测可见光的入射光量的分布并将该分布成像为图像的固态成像元件的应用。本技术可以适用于广泛意义上的所有固态成像元件(物理量分布检测装置)，如将红外线、x射线、粒子等的入射量的分布成像为图像的固态成像元件、检测诸如压力和静电电容等其他物理量的分布并成像的指纹检测传感器。
此外，本技术可以适用于不仅具有固态成像元件而且具有其他半导体电路的所有半导体装置。
本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术的范围的情况下做出各种改变。
例如，可以采用组合多个实施方案的一部分或全部的形式。
此外，本说明书记载的效果仅仅是示例性的，并不限于这些。可以具有本说明书记载的效果之外的效果。
请注意，本技术可以具有以下构成。
(1)一种半导体装置，包括：
形成在两侧的元件隔离区域之间的第一杂质区域；
栅电极，其形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离；和
在平面图中形成在所述栅电极与第一杂质区域之间的所述半导体基板上的第二杂质区域，其具有与第一杂质区域相同的导电类型，
其中沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
(2)根据(1)所述的半导体装置，其中
第二杂质区域的浓度低于第一杂质区域的浓度。
(3)根据(1)或(2)所述的半导体装置，其中
所述栅电极具有在平面图中朝向第一杂质区域突出的一个以上的凸部。
(4)根据(1)～(3)中任一项所述的半导体装置，其中
所述栅电极具有在平面图中朝向第一杂质区域突出的多个凸部。
(5)根据(3)或(4)所述的半导体装置，其中
从最接近于所述元件隔离区域的凸部到所述元件隔离区域的距离等于或短于所述间隔距离的最小值。
(6)根据(3)～(5)中任一项所述的半导体装置，其中
从最接近于所述元件隔离区域的凸部到所述元件隔离区域的距离等于或短于形成在所述栅电极的侧表面上的侧壁的宽度。
(7)根据(1)或(2)所述的半导体装置，其中
第二杂质区域具有在平面图中朝向第一杂质区域突出的一个以上的凸部。
(8)根据(1)或(2)所述的半导体装置，其中
第二杂质区域具有在平面图中朝向第一杂质区域突出的多个凸部。
(9)根据(1)～(8)中任一项所述的半导体装置，其中
分别与两侧的元件隔离区域接触的各部分的间隔距离为第二距离。
(10)一种半导体装置的制造方法，包括：
在两侧的元件隔离区域之间形成第一杂质区域；
在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上形成栅电极，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离；和
在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，
其中沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离形成为比第一距离长的第二距离。
(11)一种固态成像元件，包括：
光电转换单元，被构造成根据接收的光量生成电荷并且累积电荷；
电荷保持单元，被构造成保持由所述光电转换单元生成的电荷以读出电荷；
传输晶体管，被构造成将电荷从所述光电转换单元传输到所述电荷保持单元；和
复位晶体管，被构造成复位所述电荷保持单元，
其中所述电荷保持单元由形成在两侧的元件隔离区域之间的第一杂质区域形成，
所述传输晶体管或所述复位晶体管的栅电极中的一个或两个形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离，
在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，和
沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
(12)根据(11)所述的固态成像元件，其中
第二杂质区域的浓度低于第一杂质区域的浓度。
(13)根据(11)或(12)所述的固态成像元件，其中
所述栅电极具有在平面图中朝向第一杂质区域突出的一个以上的凸部。
(14)根据(11)～(13)中任一项所述的固态成像元件，其中
所述栅电极具有在平面图中朝向第一杂质区域突出的多个凸部。
(15)根据(13)或(14)所述的固态成像元件，其中
从最接近于所述元件隔离区域的凸部到所述元件隔离区域的距离等于或短于所述间隔距离的最小值。
(16)根据(13)～(15)中任一项所述的固态成像元件，其中
从最接近于所述元件隔离区域的凸部到所述元件隔离区域的距离等于或短于形成在所述栅电极的侧表面上的侧壁的宽度。
(17)根据(11)或(12)所述的固态成像元件，其中
第二杂质区域具有在平面图中朝向第一杂质区域突出的一个以上的凸部。
(18)根据(11)或(12)所述的固态成像元件，其中
第二杂质区域具有在平面图中朝向第一杂质区域突出的多个凸部。
(19)根据(11)～(18)中任一项所述的固态成像元件，其中
分别与两侧的元件隔离区域接触的各部分的间隔距离为第二距离。
(20)一种电子设备，包括：
固态成像元件，所述固态成像元件包括：
光电转换单元，其根据接收的光量生成电荷并且累积电荷；
电荷保持单元，其保持由所述光电转换单元生成的电荷以读出电荷；
传输晶体管，其将电荷从所述光电转换单元传输到所述电荷保持单元；和
复位晶体管，其复位所述电荷保持单元，
其中所述电荷保持单元由形成在两侧的元件隔离区域之间的第一杂质区域形成，
所述传输晶体管或所述复位晶体管的栅电极中的一个或两个形成在半导体基板的形成有所述元件隔离区域和第一杂质区域的上表面上，使得两端分别与两侧的元件隔离区域重叠，并且所述栅电极与第一杂质区域沿着平面方向隔开预定的距离，
在平面图中在所述栅电极与第一杂质区域之间的所述半导体基板上形成第二杂质区域，其具有与第一杂质区域相同的导电类型，和
沿着平面方向在所述栅电极与第一杂质区域之间存在至少两种间隔距离，即，第一距离和第二距离，并且与所述元件隔离区域中的至少一个接触的部分的间隔距离为比第一距离长的第二距离。
附图标记列表
1晶体管
21半导体基板
22a，22b，22cn型杂质区域(源/漏电极)
23栅电极
24侧壁
25n型杂质区域
27元件隔离区域
31凸部
d1第一间隔距离
d3第二间隔距离
41，42抗蚀剂
51凸部
60像素
61光电二极管
62传输晶体管
63浮动扩散(fd)
64复位晶体管
72参考信号生成单元
100固态成像元件
101成像装置
102像素
104固态成像元件
200成像装置
202固态成像元件