具有快速切换能力的超结功率半导体装置的制作方法

本文中所公开的主题涉及半导体功率装置，且更具体地，涉及超结（sj）半导体功率装置。

对于半导体功率装置，超结（也称为电荷平衡）设计提供若干优点。例如，相对于传统的单极装置设计，超结装置展示出减少的电阻以及每单位面积的减少的传导损耗。然而，利用浮置区的超结装置的切换速度取决于半导体材料中的载流子的复合-产生速率。对于一些半导体材料（例如，宽带隙材料），复合-产生速率可能是相对低的，且可能导致不期望的切换速度。为了提高这样的超结装置的复合-产生速率和切换速度，点缺陷可能被引入到半导体材料中。然而，点缺陷可能增加装置的泄漏电流。因此，可以期望开发采用浮置区的超结装置设计，其具有高切换速度，而基本上未增加泄漏电流。

技术实现要素：

在一个实施例中，超结（sj）装置包括具有第一导电型的装置层。装置层包括设置在装置层的顶部表面中的具有第二导电型的顶部区。另外，sj装置包括设置成与装置层相邻的具有第一导电型的第一电荷平衡（cb）层。第一cb包括具有第二导电型的第一多个电荷平衡（cb）区。此外，sj装置包括设置在装置层和第一cb层中的具有第二导电型的第一连接区。第一连接区从装置层的顶部区延伸到第一cb层的第一多个cb区的至少第一cb区。

在一个实施例中，超结（sj）装置包括具有第一导电型的至少一个外延（epi）层，该外延（epi）层包括具有第二导电型的多个电荷平衡（cb）区，其用来形成至少一个电荷平衡（cb）层。多个cb区中的每个的厚度小于至少一个cb层的厚度。另外，sj装置包括具有第一导电型的顶部外延层，该顶部外延层设置成与至少一个cb层相邻，以形成装置层。装置层包括具有第二导电型的顶部区。此外，sj装置包括具有第二导电型的连接区。连接区从装置层的顶部区延伸到至少一个cb层的多个cb区中的至少一个。

在一个实施例中，制造超结（sj）装置的方法包括在半导体衬底层之上形成具有第一导电型的第一半导体层。第一半导体层由宽带隙材料形成。另外，该方法包括将具有第二导电型的第一多个电荷平衡（cb）区注入到第一半导体层中。此外，该方法包括在第一半导体层的上方形成具有第一导电型的第二半导体层。该方法还包括将具有第二导电型的连接区注入到第二半导体层中。连接区延伸通过第二半导体层而到达第一多个cb区的至少第一cb区。此外，该方法包括将具有第二导电型的顶部区注入到与连接区相邻的第二半导体层中。连接区从顶部区延伸到第一多个cb区的第一cb区。

附图说明

当参考附图而阅读以下的详细描述时，本发明的这些及其它特征、方面和优点将变得更好理解，在附图中，相似的字符在附图通篇中表示相似部分，其中：

图1图示根据实施例的超结（sj）金属氧化物半导体场效应晶体管（mosfet）装置的透视图，该装置包括多个电荷平衡（cb）层，这些层各自具有多个电荷平衡（cb）区；

图2图示根据实施例的图1的sjmosfet装置的漂移区的横截面图；

图3图示根据实施例的sjmosfet装置的透视图，该sjmosfet装置包括连接区，该连接区使sj装置的阱区与cb层的cb区邻接；

图4图示根据实施例的sjmosfet装置的透视图，该sjmosfet装置包括连接区，该连接区使sj装置的阱区与cb层的cb区邻接；

图5是根据实施例的cb层的自顶向下视图，该cb层包括cb区和连接区；

图6是根据实施例的sj装置的漂移区的横截面图，该sj装置包括连接区，该连接区使sj装置的顶部区与cb层的cb区邻接，其中，等势线展示出在反偏压条件下存在的电场；

图7是根据实施例的sj装置的透视图，该sj装置包括分段的连接区，该分段的连接区使sj装置的顶部区与cb层的cb区邻接；以及

图8是根据实施例的sj装置的透视图，该sj装置包括分段的连接区，该分段的连接区使sj装置的顶部区与cb层的cb区邻接。

具体实施方式

将在下文中描述一个或多个特定的实施例。在致力于提供这些实施例的简洁描述，在说明书中不描述实际实现的所有特征。应领会，如在任何工程或设计项目中一样，在任何这样的实际实现的开发中，必须做出许多实现特定的判定以实现开发者的特定目标，例如符合系统有关和业务有关的约束，这些目标可从一个实现改变到另一个。此外，应领会，这样的开发努力可以是复杂的并且耗时的，但仍将会是受益于本公开的普通技术人员的设计、制备和制造的例行任务。

除非另有定义，否则本文中所使用的技术术语和科学术语具有与由本公开所属领域的普通技术人员普遍地理解的相同的含义。如本文中所使用的，术语“第一”、“第二”等不表示任何顺序、量或重要性，而更确切地说，用来将一个元素与另一个元素区分开。同样地，在引入本公开的各种实施例的元素时，冠词“一”、“一个”和“该”意图表示存在一个或多个元素。术语“包含”、“包括”和“具有”意图包括在内，并且表示可存在除了所列元素外的附加元素。另外，应当理解，对本公开的“一个实施例”或“实施例”的提及不意图被解释为排除也将所述的特征合并的附加实施例的存在。如果公开范围，则针对相同的组件或性质的所有的范围的端点为包括在内且可独立地组合。与量结合使用的修饰语“大约”包括所规定的值，且具有由上下文所规定的含义（例如，包括与特定的量的测量关联的过程变化或误差的程度）。当与描述性术语组合使用时，修饰语“基本上”意图传达描述性术语大多数、主要地或占绝大多数地适用（例如，适用于大于90%、大于95%或大于99%的时候），且可以用来计及（accountfor）可能起因于由本领域技术人员所理解的技术限制和过程变化的有限的例外。

如本文中所使用的，术语“层”表示以连续或不连续的方式设置在基础表面的至少一部分上的材料。此外，术语“层”不一定表示均匀厚度的所设置的材料，并且所设置的材料可以具有均匀或可变的厚度。此外，除非上下文清楚地另外规定，否则如本文中所使用的术语“层”表示单层或多层。此外，如本文中所使用的，除非另外特别地指示，否则术语“设置在…上”表示彼此接触而直接设置的层或通过在其之间具有中间层而间接设置的层。如本文中所使用的术语“相邻”表示两层连续地设置且彼此直接接触。

在本公开中，当层/区描述为“在另一层或衬底上”时，将理解到，层/区能够彼此直接地接触或在这些层和区之间具有一个（或多个）层或特征。此外，术语“在…上”描述层/区彼此的相对位置，且不一定表示“在…之上”，因为，在上方或在下方的相对位置取决于装置相对于观察者的取向。此外，“顶部”、“底部”、“上方”、“下方”、“上部”以及这些术语的变化的使用是为了方便而进行的，并且，除非另外规定，否则不要求组件的任何特定取向。考虑到这点，如本文中所使用的，术语“下部”、“中间”或“底部”表示相对更靠近衬底层的特征（例如，外延层），而术语“顶部”或“上部”表示相对最远离衬底层的特定特征（例如，外延层）。

本实施例针对制造垂直半导体电荷平衡（cb）装置（也称为半导体超结（sj）装置）的设计和方法。所公开的设计和方法在制造sj装置（例如金属氧化物半导体场效应晶体管（mosfet）、结型场效应晶体管（jfet）、双极结型晶体管（bjt）、二极管以及可以对中压（例如，2kv-10kv）和高压（例如，大于或等于10kv或10kv-20kv）功率转换相关应用有用的其它sj装置）中有用。此外，所公开的设计和方法在制造宽带隙sj装置（例如碳化硅（sic）sj装置、氮化镓sj装置、金刚石sj装置、氮化铝sj装置、氮化硼sj装置以及使用一个或多个宽带隙半导体材料来制造的其它sj装置）中有用。

如下文中所讨论的，所公开的sj装置包括使用重复的外延生长和掺杂剂注入步骤来实现的多层漂移区。如本文中所使用的，术语“多层”以及对特定层数（例如，“两层”、“三层”、“四层”）的提及表示sj装置的外延（epi）层的数量。所公开的sj多层漂移区设计包括具有第一导电型的电荷平衡（cb）层（例如，n型cb层）。此外，这些cb层中的每个包括多个电荷平衡（cb）区，这些电荷平衡（cb）区是具有与cb层的剩余部分相反的导电型的掺杂的离散的掩埋注入区，其重塑（reshape）sj装置的有源区中的电场。这些cb区在本文中描述为“掩埋”，因为，这些cb区设置在sj装置的下部epi层内（例如，设置在上部/装置epi层与衬底层之间的cb层内），并且不与装置端子（deviceterminal）接触。对于所公开的sj装置实施例，如下文中所讨论的，这些cb层设计实现低传导损耗和高阻断电压，同时仍然维持相对简单的制备过程。

此外，如下文中所讨论的，所公开的sj装置包括与cb区相同的导电型的连接区，并且连接区通常提供cb层的cb区与设置在sj装置的顶部表面（例如，最远离衬底层）上或设置成接近该顶部表面的与cb区相同的导电型的高掺杂区（例如，顶部区、第二导电区、阱区、体接触区、结势垒区、体区或终端区（terminationregion））之间的连接（例如，垂直连接、水平连接或两者的组合）。照此，当sj装置从关断状态转变成导通状态时，载流子能够直接地经由连接区而从高掺杂区流动到cb区。相反地，在从导通状态转变成关断状态期间，载流子能够直接地经由连接区而从cb区流动到高掺杂区。结果，所公开的sj装置的切换性能独立于载流子的复合-产生速率，从而与具有相同的电流/电压额定的带有浮置cb区的sj装置相比，提供提高的切换速度和减少的切换及动态导通电阻损耗，而基本上未增加泄漏电流。虽然下文的讨论涉及mosfet，但所公开的设计和方法还可以应用于结型场效应晶体管（jfet）、双极结型晶体管（bjt）、二极管（例如，结势垒肖特基（jbs）二极管、混合pin肖特基（mps）二极管等）以及可以对中压（例如，2kv-10kv）和高压（例如，大于或等于10kv或10kv-20kv）功率转换相关应用有用的其它sj装置。

图1是超结（sj）mosfet装置8的实施例的透视图，超结（sj）mosfet装置8具有漂移区12，其包括装置层14，装置层14设置在许多电荷平衡（cb）层16上。可以领会，为了更清楚地图示sjmosfet装置8的某些组件以及下文中所讨论的其它装置，可以省略某些普遍理解的设计元素（例如，顶部金属化、钝化、边缘终端等）。

如下文中所讨论的，图1中所图示的sjmosfet装置8的漂移区12包括具有第一导电型的许多外延层18（例如，n型epi层18），外延层18形成sjmosfet装置8的装置层14和cb层16。另外，在某些实施例中，epi层18各自具有掺杂剂浓度，该掺杂剂浓度可能是相同的或不同的。虽然所图示的实施例包括三个epi层18（例如，18a、18b以及18c），但sjmosfet装置8可以包括任何合适数量的epi层18（例如，2个、4个、5个、6个或更多个），以产生具有特定的预期电压额定的sjmosfet装置8。在一些实施例中，epi层18可以由一个或多个宽带隙半导体材料（例如，碳化硅、氮化镓、金刚石、氮化铝以及/或氮化硼）形成。epi层18可以使用重复的外延过度生长循环来制备。如所图示的，第一epi层18a设置在衬底层30的上方，且与衬底层30相邻，第二epi层18b设置在第一epi层18a的上方，且与第一epi层18a相邻，并且第三epi层18c设置在epi层18b的上方，且与epi层18b相邻。

所图示的sjmosfet装置8的装置层14的顶部表面10包括阱区20，阱区20具有第二导电型（例如，p阱区20），且设置成与具有第一导电型的源极区22（例如，n型源极区22）相邻。介电层24（也称为栅极绝缘层或栅极介电层）设置成与装置层14相邻，并且栅极电极26设置成与介电层24相邻。此外，多个cb层18设置在衬底层30（例如，半导体衬底层、宽带隙衬底层）上，并且漏极接触部32设置在sjmosfet装置8的底部11上，与衬底层30相邻。

另外，如图1中所图示的，源极接触部28设置成与装置层14的顶部表面10相邻，并且设置在装置层14的源极区22和阱区20两者的一部分上。为了清楚起见，sjmosfet装置8的源极区22（例如，n型源极区22）的设置在源极接触部28的下方的部分可以更特别地在本文中称为sjmosfet装置8的源极接触区34。类似地，sjmosfet装置8的阱区20（例如，p型阱区）的一部分可以更特别地在本文中称为sjmosfet装置8的体区36（例如，p+体区36）。另外，体区36的设置在源极接触部28的下方且与源极接触部28相邻（例如，由源极接触部28覆盖、直接地电连接到源极接触部28）的部分可以更特别地在本文中称为sjmosfet装置8的体接触区38（例如，p+体接触区38）。

在导通状态操作期间，由于载流子的累积，适当的栅极电压（例如，处于或高于sjmosfet装置8的阈值电压（vth））可以致使在沟道区40中形成反型层，以及在结型场效应晶体管（jfet）区42中增强传导路径，从而允许电流从漏极接触部32（例如，漏极电极、漏极端子）流动到源极接触部28（例如，源极电极、源极端子）。沟道区34通常可以定义为阱区20的设置在栅极电极26和介电层24的下方的上部部分。

为了减小导通状态电阻（rds（导通））和由此而产生的导通状态传导损耗，sjmosfet装置8包括两个cb层16a和16b，cb层16a和16b各自包括多个cb区46。多个cb区46可以包括在2015年6月26日提交的标题为“activeareadesignsforsiliconcarbidesuper-junctionpowerdevices”的共同未决的美国申请no.14/752446中描述的任何特征，出于所有的目的，该申请的公开因此通过引用而全部被合并。可以领会，在其它实施例中，装置层14可以包括其它注入特征（例如，为其它装置结构/类型所特有的特征），而不破坏本方法的效果。

cb区46相对于cb层16a和16b的剩余部分48而相反地掺杂。换句话说，对于具有n型cb层16（例如，n型sic外延层18）的sj装置10，cb区46是p型，并且对于具有p型epi层18的sj装置10，cb区46是n型。此外，在某些实施例中，cb层16a的cb区46中和cb层16b的cb区46中的掺杂剂浓度可能是相同的或不同的。cb层16a和16b的剩余部分48以及cb区46各自通常设计为基本上耗尽，且通常在反偏压下提供来自离子化掺杂剂的类似的量（例如，基本上相等的量）的有效电荷（例如，每cm²，归一化至装置有源区）。所图示的电荷平衡结构允许sjmosfet装置8达到高击穿电压和低导通状态电阻，因为p型半导体部分和n型半导体部分两者都在标称阻断条件下完全地被耗尽。

如所图示的，sjmosfet装置8的cb区46通过epi层18c和18b的整个厚度而分离（例如，未通过epi层18c和18b的整个厚度来垂直地连接），并且未延伸通过epi层18c和18b的整个厚度。例如，图2（其为图1中所图示的sjmosfet装置8的实施例的横截面图）图示epi层18a-c和cb区46的尺寸。特别地，在某些实施例中，epi层18a、18b以及18c分别具有厚度70a、70b以及70c，厚度70a、70b以及70c可能是相同的或不同的。另外，所图示的sjmosfet装置8的cb层16a和16b中的cb区46具有特定厚度72。应当领会，在一些实施例中，cb区46的厚度72可以在不同的cb层16中是不同的。cb区46的厚度72分别小于cb层16a和16b的厚度70a和70b，且照此，cb区46未通过epi层18a和18b垂直地连接（即，未延伸通过epi层18a和18b的整个厚度70a和70b）。可以领会，该特征与其它sj装置设计（其中，电荷平衡区是连续的（例如，延伸通过epi层18a和18b的整个厚度的连续垂直柱））形成对照。包括连续垂直电荷平衡柱的sj装置能够提供低传导损耗和高阻断电压。然而，对于具有低扩散系数的掺杂剂的某些半导体材料，制备延伸通过epi层18a和18b的厚度70a和70b的连续垂直电荷平衡柱可能具有挑战性。例如，对于其中epi层18a和18b由sic（与硅（si）相比，sic具有低扩散系数的掺杂剂）制备的实施例，制备这样的电荷平衡柱可能具有挑战性。

例如，为了形成如在全电荷平衡装置中存在的延伸通过漂移区的整个厚度的电荷平衡柱，可以执行许多（例如，10+）薄外延生长/浅离子注入步骤。备选地，高能量注入可以与高阻止能力的掩蔽（例如，绝缘体上硅（soi）、多晶硅、厚氧化硅、高z金属（例如，铂、钼、金））一起使用，这对于当前的大容量si/sic制造过程是不常见的。相比之下，sjmosfet装置8的cb区46服从现有的且成熟的si/sic制备技术和基础结构。特别地，为了制造sjmosfet装置8，可以执行两个或更多个外延生长步骤和一个或多个离子注入步骤。例如，目前（大容量）的离子注入工具（tooling）将注入加速能量限制到远小于1mev（例如，大约380kev）。在这些能量下，最普遍使用的sic掺杂剂（例如，氮、磷、铝）的投射范围（例如，穿透深度）为大约1µm或更小，这适合于cb区46的注入，如下文中所讨论的。

例如，为了制造所图示的sjmosfet装置8，第一epi层18a可以使用外延生长技术（例如，外延sic生长技术）来形成在衬底层30之上，并且cb区46可以使用离子注入来形成在第一epi层18a中，以产生第一cb层16a。此外，第二epi层18b可以使用外延生长技术来形成在第一epi层18a之上，并且cb区46可以使用离子注入来形成在第二epi层18b中，以产生第二cb层16b。应当注意到，外延生长/离子注入步骤可以重复多次（例如，2次、3次、4次、次5或更多次），以产生带有任何合适数量的cb层16的sjmosfet装置8。另外，最终的epi层18c可以使用外延生长技术来形成在第二epi层18b之上，且可以合适地以特定特征注入，以形成sjmosfet装置8的装置层14。

另外，关于尺寸，每个cb区46可以具有特定宽度74和特定间距76。在某些实施例中，cb区46的尺寸（例如，厚度72、宽度74以及/或间距76）可以在不同的cb层16中是不同的。在不同的实施例中，cb区46可以具有不同的横截面形状（例如，由注入能量/剂量来限定）。对于一些实施例，cb区46的形状可能并非基本上沿着z轴变化。

此外，应当领会，epi层18的掺杂、cb区46的掺杂、epi层18的厚度70、cb区46的厚度72、cb区46的宽度74以及cb区46之间的间距76可以对于不同的实施例而变化，以实现sjmosfet装置8的预期的电性能（例如，预期的阻断电压）。所公开的sjmosfet装置8可以合并如在2015年6月26日提交的标题为“activeareadesignsforsiliconcarbidesuper-junctionpowerdevices”的共同未决的美国申请no.14/752446（出于所有的目的，该申请的公开因此通过引用而全部被合并）中讨论的epi层18的掺杂、cb区46的掺杂、epi层18的厚度70、cb区46的厚度72、cb区46的宽度74以及cb区46之间的间距76的不同值，以达到sjmosfet装置8的预期的阻断电压和漂移区12的比导通电阻中的预期的减少。

例如，在一些实施例中，某些单元参数（例如，epi层18的厚度70和掺杂）可以选择来提供sjmosfet装置8的处于大约1千伏（kv）与10kv之间、1kv与5kv之间或任何其它合适的范围的阻断电压。在某些实施例中，sjmosfet装置8的漂移区12的比导通电阻可以比非sj装置（例如，不具有cb区46的半导体功率装置）的漂移区的比导通电阻小大约40%与50%之间。此外，在一些实施例中，cb区46和/或epi层18的掺杂剂浓度可以处于大约5x10¹²cm^-3与大约5x10¹⁸cm^-3之间、大约2x10¹⁶cm^-3与大约1x10¹⁸cm^-3之间或大约5x10¹⁶cm^-3与大约5x10¹⁷cm^-3之间。此外，在一些实施例中，cb区46的有效薄层掺杂剂浓度（sheetdopantconcentration）（其可以通过使cb区46的掺杂浓度归一化至sjmosfet装置8的单位单元面积来计算）可以小于或等于大约1.1x10¹³cm^-2。另外，在一些实施例中，cb区46之间的间距76可以处于大约0.25微米（µm）与大约10µm之间、大约0.5µm与大约8µm之间、大约0.75µm与大约6µm之间或大约1µm与大约3µm之间。

如上文所注意的，sjmosfet装置8还可以包括用来减少切换损耗且提高切换速度的特征。例如，图3中所图示的sj装置80（例如，sjmosfet装置）的实施例包括注入到epi层18中的每个中的具有与cb区46相同的导电型（与epi层18相反的导电型）的连接区100。在某些实施例中，sj装置80可以包括采取注入到epi层18a-c的部分中的连续垂直柱或连续垂直块的形式的任何合适数量的连接区100。特别地，所公开的连接区100设置成与和连接区100及cb区46相同的导电型的一个或多个高掺杂区102（例如，顶部区、第二导电区、阱区20、体区36、体接触区38或结势垒区）相邻。一个或多个高掺杂区102可以设置成与sj装置80的装置层14的顶部表面10（例如，阱区20、体区36、体接触区38、结势垒区）相邻（例如，设置在其上、设置在其中、注入其中等）。另外，所公开的连接区100可以将设置在装置层14中的至少一个高掺杂区102连接到cb层16的多个cb区46中的至少一个。特别地，所公开的连接区100可以从一个或多个高掺杂区102（例如，从装置层14的顶部表面10附近的一个或多个特征）垂直地延伸到cb层16的至少一个cb区46。例如，连接区100可以使高掺杂区102与至少一个cb区46邻接。在一些实施例中，连接区100可以与高掺杂区102和至少一个cb区46重叠。

在一些实施例中，一个或多个连接区100可以具有到达最深的cb区46（即，最靠近衬底30且最远离装置层14的cb区46）的深度104（例如，垂直尺寸、厚度）。此外，一个或多个连接区100的深度104可以是这样的，以致于连接区100延伸到最深的cb区46，且接触最深的cb区46（例如，设置成与最深的cb区46相邻），延伸通过最深的cb区46的厚度72的一部分（例如，与其重叠），或延伸通过最深的cb区46的整个厚度72（例如，与其重叠）。例如，深度104可以大于或等于n-1个epi层18的厚度70的和，其中，n是sj装置80中的epi层18的总数。

例如，在图3中所图示的实施例中，连接区100的深度104大于cb层16a和16b（即，下部两个epi层18a和18b）的厚度70b和70c的和。特别地，在所图示的实施例中，连接区100从高掺杂区102（在这种情况下，高掺杂区102是阱区20）延伸（例如，设置成与高掺杂区102相邻，且接触高掺杂区102）。连接区100延伸通过第三epi层18c（即，通过第三epi层18c的厚度70c），通过第二epi层18b（即，通过第二epi层18b的厚度70b和第二cb层16b中的cb区46的厚度72），且通过第一epi层18a的厚度70c的一部分（即，通过第一cb层16a中的cb区46的厚度72）。然而，应当领会，在其它实施例中，深度104可以是这样的，以致于连接区100分别仅延伸通过第二和第三epi层18b和18c的厚度70和70c（即，连接区100不延伸通过底部cb层16a中的cb区46），或者，以致于连接区100延伸仅通过底部cb层16a中的cb区46的厚度72的一部分。

可以通过使用高能量离子注入来将掺杂剂（例如，硼、铝、氮、磷）引入到sj装置80的epi层18中来制备一个或多个连接区100。在一些实施例中，可以将掺杂剂以大约500kev与大约20mev之间的注入加速能量注射，以达到预期的深度104。另外，在某些实施例中，可以将高能量离子注入与高阻止能力或高阻断的掩模（例如，绝缘体上硅（soi）、多晶硅、厚氧化硅、高z金属（例如，铂、钼、金））一起使用而形成一个或多个连接区100。特别地，高阻止能力的掩模可以在外延生长之后放置在顶部epi层18c的顶部表面10上，并且高阻止能力的掩模可以具有用于一个或多个连接区100的开口，同时覆盖顶部epi层18c的顶部表面10的剩余部分。另外，在不同的实施例中，一个或多个连接区100可以在高掺杂区102（例如，阱区20）之前或之后形成。在一些实施例中，一个或多个连接区100可以至少部分地在epi生长步骤之间注入（例如，在cb区46形成于epi层18b中之前或之后且在下一个epi层18c的epi生长之前注入），使得较低的能量注入可以用来达到合适的深度104。

一个或多个连接区100（其将cb区46连接到一个或多个高掺杂区102（在这种情况下，高掺杂区102为阱区20））通常减少sj装置80的切换损耗且提高切换速度。特别地，在sj装置80从关断状态（例如，阻断状态）转变成导通状态（例如，传导状态）期间，来自阱区20的载流子可以经由一个或多个连接区100而直接地流动到cb区46，且类似地，在sj装置80从导通状态转变成关断状态期间，来自cb区46的载流子可以经由一个或多个连接区100而直接地流动到阱区20。照此，一个或多个连接区100可以提高载流子的复合-产生速率，从而减少切换损耗且提高切换速度。此外，与用于提高载流子的复合-产生速率的其它技术（例如，使用原位掺杂、中子辐照等来将点缺陷/复合中心引入到epi层18中）形成对照，一个或多个连接区100可以减少sj装置80的切换损耗且提高切换速度，而基本上未增加sj装置80的泄漏电流。

在一些实施例中，具有一个或多个连接区100的sj装置80的切换速度可以是不具有一个或多个连接区100的sj装置的切换速度的大约10倍与大约2000倍之间、大约25倍与大约1000倍之间、大约50倍与大约750倍之间、大约75倍与大约500倍之间或大约100倍与大约250倍之间。在某些实施例中，包括一个或多个连接区100的sj装置80的切换速度可以为至少1千赫（khz）。在一些实施例中，sjmosfet装置8的切换速度可以处于大约75khz与大约150khz之间、大约85khz与大约125khz之间或大约95khz与大约105khz之间。利用浮置cb区而不具有所公开的连接区100的sj装置可以具有小于大约1khz、小于大约750hz、小于大约500hz或小于大约250hz的切换速度。因此，与利用浮置cb区而不具有所公开的连接区100的sj装置相比，所公开的具有一个或多个连接区100的sj装置80可以具有显著地更快速的切换速度。

如上文所注意的，一个或多个高掺杂区102（例如，顶部区）可以设置成与装置层14的顶部表面10相邻。在一些实施例中，一个或多个高掺杂区102可以是或可以包括阱区20（例如，p型阱区20）。在某些实施例中，一个或多个高掺杂区102可以是或可以包括体区36（例如，p+体区36）、体接触区38（例如，p+体接触区38）和/或结势垒区（例如，结势垒肖特基（jbs）或混合pin肖特基（mps）二极管的结势垒区）。也就是说，一个或多个连接区100可以设置成与阱区20、体区36和/或体接触区38的至少一部分相邻，和/或可以延伸通过该部分（例如，与该部分重叠）。在一些实施例中，一个或多个高掺杂区102可以具有大约2x10¹⁶cm^-3与大约5x10²⁰cm^-3之间、大约5x10¹⁶cm^-3与大约1x10¹⁹cm^-3之间或大约1x10¹⁷cm^-3与大约5x10¹⁸cm^-3之间的掺杂剂浓度。在一些实施例中，高掺杂区102通常可以具有比cb区46和/或连接区100中的掺杂浓度大至少50%（例如，大约50%与200%之间或更大）的掺杂浓度。在某些实施例中，高掺杂区102通常可以具有作为该区（例如，cb区46和/或连接区100）的至少1x10¹³cm^-2/厚度的掺杂浓度。在一些实施例中，高掺杂区102通常可以具有比cb区46和/或连接区100中的掺杂浓度大大约1个数量级与6个数量级之间的掺杂浓度。

如所图示的，连接区100还包括宽度110。连接区100的宽度110和掺杂剂浓度可以选择来维持具有cb区46的cb层16（例如，下部epi层18a和18b）内的电荷平衡，以及实现sj装置80的期望的电性能（例如，预期的阻断电压）。例如，在一些实施例中，宽度110可以处于大约1µm与大约3µm之间。此外，连接区100的掺杂剂浓度可以处于大约1x10¹⁶cm^-3与大约1x10¹⁷cm^-3之间、大约1x10¹⁶cm^-3与大约4x10¹⁶cm^-3之间或大约4x10¹⁶cm^-3与大约1x10¹⁷cm^-3之间。在一些实施例中，连接区100的掺杂剂浓度可以等于或小于cb区46的掺杂剂浓度。

在一些实施例中，cb区46可以与连接区100完全地或部分地重叠。例如，如所图示的，cb区46可以与连接区100完全地重叠，使得cb区46延伸通过连接区100的宽度110。在一些实施例中，如图4中的sj装置120的实施例所图示的，cb区46可以仅部分地延伸通过连接区100的宽度110。例如，cb区46可以与连接区100重叠了小于连接区100的宽度110的距离140。在一些实施例中，距离140可以大于或等于0.1µm。在某些实施例中，距离140可以小于宽度110的一半。

虽然图3和图4中所图示的sj装置80和120的实施例分别包括一个连接区100，但应当注意到，sj装置80和120可以包括任何合适数量的连接区100。在一些实施例中，sj装置80或120可以包括2、3、4、5、6、7、8、9、10或更多个连接区100。例如，图5图示cb层16的自顶向下视图，该cb层16包括多个cb区46和不同类型的连接区100。在一些实施例中，cb层16可以包括每层连接到仅一个cb区46的第一连接区160、连接到两个cb区46的第二连接区162和/或连接到三个cb区46的第三连接区164。在某些实施例中，cb层16可以包括连接到四个cb区46的第四连接区166和连接到六个cb区46的第五连接区168。应当注意到，每个连接区100可以连接到任何数量的cb区46（例如，1、2、3、4、5、6、7、8、9、10或更多个）。此外，在不同的实施例中，每个cb区46可以连接到一个或多个连接区100。例如，cb层16可以包括连接到仅一个连接区100的第一cb区170和连接到两个连接区100的第二cb区172。此外，连接区100可以连接到相同或不同的高掺杂区102（例如，相同或不同的阱区20、相同或不同的体区36、相同或不同的体接触区38等）。此外，如所图示的，cb层16可以包括连续（例如，水平地连续、沿着x轴连续）的cb区174和/或不连续（例如，水平地不连续、沿着x轴不连续）的cb区176。

另外，连接区100可以是任何合适的形状。例如，连接区100的横截面可以是矩形的、正方形的、圆形的、椭圆形的、三角形的、不规则的等。另外，连接区100的形状和/或横截面尺寸可以沿着其相应的深度104（例如，沿着z轴）变化或可以基本上不变。此外，在其中使用多于一个连接区100的实施例中，连接区100可以间隔开距离（例如，间距）174。在一些实施例中，距离178可以等于宽度110的5、6、7、8、9或10倍或大于宽度110的5、6、7、8、9或10倍。在一些实施例中，距离178可以等于或大于10µm、30µm或100µm。

应当领会，除了上文所讨论的epi层18和cb区46的参数之外，连接区100的掺杂、连接区100的尺寸（例如，深度104、宽度110和/或长度180）以及每个连接区100之间的距离178也可以对于不同的实施例而变化，以实现sj装置的预期的电性能（例如，预期的阻断电压、传导损耗、切换速度等）。在一些实施例中，每个连接区100的尺寸（例如，宽度110和长度176）可以是小的，以使传导损耗最小化。如上文所注意的，宽度110可以处于大约1µm与3µm之间。此外，在某些实施例中，长度180可以处于大约1µm与10µm之间、1µm与6µm之间或1µm与3µm之间。更进一步，应当领会，每个连接区100的尺寸（例如，深度104、宽度110以及长度180）可能是相同的或不同的，并且每个连接区100之间的距离178可能是相同的或不同的。在其中两个连接区100（例如，两个邻近的连接区100）的宽度110不同的实施例中，两个连接区100之间的距离178可以等于两个连接区100的较小的宽度110的5倍或大于两个连接区100的较小的宽度110的5倍。

图6图示sj装置190的实施例的漂移区12的横截面图，sj装置190包括cb区46和连接区100。特别地，在所图示的实施例中，多层漂移区12包括三个epi层18a、18b以及18c，并且cb区46形成于下部epi层18a和18b（即，cb层16a和16b）中。此外，在所图示的实施例中，连接区100将两个特定的cb区46a和46b与高掺杂区102连接。另外，图6包括等势线200，等势线200指示在反偏压条件下存在于sj装置190的漂移区12中的电场。当线彼此靠近时，电场的强度表现为更强，并且当在等势线200之间存在更大的间距时电场的强度表现为更弱。如在图6中看到的，对于所图示的实施例，等势线200之间的间距基本上未随着增大从连接区100起的距离而改变。照此，连接区100基本上未改变或变更漂移区12中的电场的强度。因而，连接区100可以通过给cb区46提供来自高掺杂区102的载流子来提高sj装置190的切换速度，而基本上未改变电场分布，且未因此减少sj装置190的阻断电压。

图7图示包括分段的连接区100的sj装置220的实施例。如所图示的，连接区100可以包括第一连接段222，第一连接段222从高掺杂区102延伸到第二cb层16b中的cb区46。另外，连接区100可以包括第二连接段224，第二连接段224从第二cb层16b中的cb区46延伸到第一cb层16a中的cb区46。如所图示的，第一连接段222和第二连接段224不邻接（例如，交错、未垂直地对齐）。特别地，第二连接段224与第一连接段222间隔开距离226。应当注意到，连接区100可以包括任何合适数量的连接段（例如两个、三个、四个、五个或更多个），并且连接段可以在不同的cb层16中邻接或不邻接。此外，在一些实施例中，连接区100可以包括延伸通过相同cb层16中的多个cb区46的连接段。例如，如图8中所图示的，连接区100可以包括第一连接段240，第一连接段240从高掺杂区102延伸到第二cb层16b中的第一cb区242。另外，连接区100可以包括第二连接段244，第二连接段244从第二cb层16b中的第一cb区242且从第二cb层16b中的第二cb区246分别延伸到第一cb层16a中的第三和第四cb区248和250。此外，如所图示的，在一些实施例中，第一连接段240和第二连接段244可以不邻接。在某些实施例中，第一连接段240和第二连接段244可以邻接（例如，可以至少部分地彼此重叠）。

本发明的技术效果包括sj装置设计，该sj装置设计减少sj装置的切换损耗且提高切换速度，而基本上未增加泄漏电流或减小sj装置的阻断电压。特别地，所公开的sj装置包括cb层，该cb层重塑sj装置的有源区中的电场，以实现低传导损耗和高阻断电压，同时仍然维持相对简单的制备过程。另外，所公开的sj装置包括将cb层的cb区连接到高掺杂区（例如，阱区、p+区）的一个或多个连接区。结果，与具有相同的电流/电压额定的现有的sj装置相比，所公开的sj装置实现提高的切换速度和减少的切换损耗，而基本上未增加泄漏电流。

本书面描述使用包括最佳模式的示例来公开本发明，并且还使本领域任何技术人员能够实践本发明，包括制作并使用任何装置或系统且执行任何结合的方法。本发明的可取得的专利范围由权利要求限定，并且可以包括本领域技术人员所想到的其它示例。如果这类其它示例具有与权利要求的文字语言完全相同的结构元素，或者如果它们包括具有与权利要求的文字语言的非实质差异的等效结构元素，则预计它们处于权利要求的范围之内。