本申请涉及半导体器件，特别是用于半导体器件的场板和接触结构。
背景技术：
诸如氮化镓之类的iii族氮化物功率半导体器件的击穿强度、可靠性和寿命被器件中的高电场降低。常规场板制造工艺可以降低功率半导体器件中的电场，但对于许多应用不是足够的。作为结果，经常增加诸如栅极-漏极距离或电介质厚度之类的器件尺寸以避免高电压处的过早器件击穿并且规避可靠性和寿命问题。然而，增加的栅极-漏极距离和电介质厚度导致增加的成本以及开关特性的恶化。这样，存在对于分别在源极、漏极和栅极接触处和器件的漂移区中的具有更均匀的电位分布的功率半导体器件的需要。
技术实现要素：
根据形成电介质层中的开口的方法的实施例，所述方法包括：在基层之上沉积电介质层；蚀刻通过电介质层并且到基层的主表面的开口，开口具有倾斜侧壁，其中倾斜侧壁与基层的主表面之间的角度在5度与50度之间的范围内；以及在倾斜侧壁之上沉积导电材料。
根据半导体器件的实施例，所述半导体器件包括：基层；在基层之上的电介质层；延伸通过电介质层并且到基层的主表面的开口，开口具有倾斜侧壁；以及在倾斜侧壁之上的导电材料。倾斜侧壁与基层的主表面之间的角度在5度与50度之间的范围内。
在阅读到以下详细描述时以及在查看随附附图时，本领域技术人员将认识到附加特征和优势。
附图说明
附图的元素不一定相对于彼此按比例。相同的附图标记指代对应类似的部分。各种图示的实施例的特征可以被组合，除非它们排除彼此。在附图中描绘并且在以下的描述中详述实施例。
图1图示具有带有倾斜侧壁的接触结构和场板的半导体器件的实施例的截面视图。
图2图示在图1的半导体器件中包括的欧姆接触结构的放大视图。
图3图示在图1的半导体器件中包括的栅极接触结构的放大视图。
图4图示在图1的半导体器件中包括的场板结构的放大视图。
图5a至5e图示根据第一实施例的制作具有带有倾斜侧壁的接触结构和场板的半导体器件的方法。
图6a至6e图示根据第二实施例的制作具有带有倾斜侧壁的接触结构和场板的半导体器件的方法。
图7a至7e图示根据第三实施例的制作具有带有倾斜侧壁的接触结构和场板的半导体器件的方法。
图8a至8e图示根据第四实施例的制作具有带有倾斜侧壁的接触结构和场板的半导体器件的方法。
具体实施方式
本文描述的实施例提供了用于制作功率半导体器件上的电子接触和场板的制造技术，所述功率半导体器件分别在源极、漏极和/或栅极接触处和器件的漂移区中实现更均匀的电位分布。本文描述的蚀刻工艺产生具有倾斜（斜面）侧壁的电介质层开口。电介质层开口的倾斜侧壁与底基层的主表面之间的角度在5度与50度之间的范围内。5度与50度之间的角度可以产生电场的有效降低。均匀或近均匀电场分布可以通过在电介质开口的倾斜侧壁上沉积导电材料来实现。导电材料形成或连接到器件的电接触，诸如源极、漏极、栅极或场板。
5度与50度之间的倾斜侧壁角度可以通过蚀刻电介质层来产生，所述电介质层的表面已经通过注入和/或通过附加电介质层的沉积来改性（modify）。在两种情况中，利用不同的侧向（lateral）蚀刻率。在通过注入来改性的情况中，电介质层的上部的侧向蚀刻率通过损伤注入来增加。在附加电介质层的沉积的情况中，上（附加）电介质层具有比下电介质层更高的侧向蚀刻率。可以使用具有不同侧向蚀刻率的电介质层，以及/或者可以通过损伤注入步骤来增加上（附加）电介质层的侧向蚀刻率。在每一种情况中，后续电介质蚀刻产生具有相对于底基层的主表面以在5度与50度之间的范围内的角度倾斜的侧壁的开口。底基层可以是半导体材料，诸如si、sic、gaas、iii族氮化物材料（诸如algan、gan、p掺杂gan、n掺杂gan、aln、inn、inaln）等。代替地，底基层可以是诸如sio2、tao、hfo等之类的氧化物、诸如sin、sion等之类的氮化物或者在功率半导体器件中使用的并且导电接触（诸如，源极、栅极和/或漏极接触、场板结构等）形成到或形成通过的任何其他合适的基材料。
图1图示具有带有倾斜（斜面）侧壁的电介质层开口的功率半导体器件的实施例，所述开口延伸到底基层。倾斜侧壁与底基层的主表面之间的角度在5度与50度之间的范围内。在一些情况中，倾斜侧壁与对应基层的主表面之间的角度在5度与10度之间的范围内。
图1中图示的示例性器件是iii族氮化物功率半导体器件，具体地是ganhemt（高电子迁移率晶体管）。在iii族氮化物异质结构体中由于自发和压电极化而引起的极化电荷和应变效应的存在产生器件的异质结构体100中的二维电荷载体气体，其由非常高载体密度和载体迁移率表征。该二维电荷载体气体（诸如2deg（二维电子气体）或2dhg（二维空穴气体））形成器件的导电通道。通道电接触源极102和漏极104，并且由栅极106控制。可以提供源极连接的场板108以重分布器件内的电场。在宽泛的含义上，本文所述的半导体器件可以从任何一元、二元、三元或四元半导体材料系统形成。
无论用于制造器件的半导体技术如何，所述器件包括具有形成于其中的开口的多个电介质层110。在开口中布置的诸如金属之类的导电材料112形成到器件的源极、漏极和栅极区102、104、106的接触，并且形成场板结构108。器件的电介质层110中的开口中的至少一些具有相对于底基层的主表面以5与50度之间的角度倾斜的侧壁。底基层可以是半导体材料，诸如si、sic、gaas、iii族氮化物材料（诸如algan、gan、p掺杂gan、n掺杂gan、aln、inn、inaln）等。代替地，底基层可以是诸如sio2、tao、hfo等之类的氧化物、诸如sin、sion等之类的氮化物或者在功率半导体器件中使用的并且导电接触（诸如，源极、栅极和/或漏极接触、场板结构等）形成到或形成通过的任何其他合适的基材料。
图1中示出的示例性功率半导体器件具有倾斜（斜面）欧姆接触（诸如源极和/或漏极接触）、倾斜（斜面）栅极接触和/或倾斜（斜面）场板结构。图2是图1中标记为“a”的倾斜欧姆漏极接触结构的展开视图，图3是图1中标记为“b”的倾斜栅极接触结构的展开视图，以及图4是图1中标记为“c”的倾斜场板结构的展开视图。半导体器件具有多个电介质层110，并且在电介质层的一些中形成的开口具有相对于对应基层的主表面以5与50度之间的角度倾斜的侧壁。
在图2中，欧姆漏极接触包括欧姆金属114，其接触器件的异质结构体100。覆盖的第一金属层的区116接触欧姆金属114。欧姆金属114通过四个不同的电介质层110a、110b、110c和110d中的开口接触异质结构体100。沿欧姆接触区域中的第三电介质层110c的开口的侧壁118a通过损伤注入来形成，如本文稍后将更详细地描述的那样。接触开口的侧壁118a相对于底基层的主表面沿第三电介质层110c以5与50度之间的角度α1倾斜，所述底基层可以是底电介质层110a、110b或底异质结构体100中的一个。
在图3中，斜面栅极接触开口通过牺牲电介质层（不存在）来形成，所述牺牲电介质层具有比第一电介质层110a更高的蚀刻率，如本文稍后将更详细地描述的那样。栅极接触开口的侧壁118b相对于底基层的主表面以5与50度之间的角度α2倾斜，在该情况下，所述底基层是异质结构体100。栅极106通过第二电介质110b与异质结构体100分离，所述第二电介质110b充当器件的该区中的栅极电介质。
在图4中，第三电介质层110c中的开口的倾斜侧壁118c通过损伤注入来形成，如本文稍后将更详细地描述的那样。在第三电介质层110c上沉积的附加电介质层110e具有与第三电介质层110c相同角度的侧壁。场板108在覆盖的金属层116中形成，所述覆盖的金属层116沉积在附加电介质层110e的部分之上，包括沉积在附加电介质层110e的倾斜侧壁118c上。场板108由于倾斜侧壁118c的低角度而提供器件的该区中的均匀或近均匀电场分布。侧壁118c相对于底基层的主表面以5与50度之间的角度倾斜，所述底基层可以是底电介质层110a、110b或底异质结构体100中的一个。
接下来描述用于制作具有带有相对于底基层以5度与50度之间的范围内的角度倾斜（斜面）的侧壁的接触开口的半导体器件的各种实施例。根据每一个方法实施例，在基层之上沉积电介质层；蚀刻通过电介质层到基层的主表面的开口，所述开口具有倾斜侧壁，其中倾斜侧壁与基层的主表面之间的角度在5度与50度之间的范围内；以及在倾斜侧壁之上沉积导电材料。
图5a至5e图示通过损伤注入来制作带有具有在5度与50度之间倾斜的侧壁的接触开口的半导体器件的实施例。在图5a中，在基层202之上沉积电介质层200。可以使用功率半导体器件中的任何标准电介质层和底基层。例如，基层202可以通过sin的lpcvd（低压化学气相沉积）来形成。电介质层200可以通过lpcvdsin200上的teos（四乙氧基硅烷）的pecvd（等离子增强化学气相沉积）来形成。诸如氩（ar）之类的物种然后注入到电介质层200中。在图5b中，在电介质层200上结构化光致抗蚀剂或硬掩模204。在图5c中，用bhf的pecvdteos层200的湿法蚀刻着手形成电介质层200中的开口206。图5d示出在完成湿法蚀刻之后的结构，并且图5e示出在去除蚀刻掩模204之后的结构。结构化金属层（未示出）可以沉积在teos层200中形成的开口206的倾斜侧壁208之上，例如以形成栅极接触或场板，或者可以在底sin层202中蚀刻开口以暴露晶体管的底源极或漏极区，所述底源极或漏极可以被沉积在开口206中或在teos层200的倾斜侧壁208上的导电材料接触。图2至4图示示例性结构化金属层。
图5a中示出的注入在teos层200的上部中产生损伤。注入物种的物理轰击使电介质200的分子之间的化学键合部分地断开，以使得在侧向方向上（上部）损伤的部分比（下部）未损伤部分化学或干法蚀刻得更快。电介质层200暴露于的蚀刻剂以比未损伤下部更高的侧向蚀刻率来蚀刻电介质层200的损伤的上部，从而在电介质层中形成具有倾斜侧壁208的开口206。倾斜侧壁208与底基层202的主表面210之间的角度α4在5度与50度之间的范围内，例如在5度与10度之间。
代替sin，底基层202可以是algan、gan、p掺杂gan、inaln、aln、sio2等。代替用于具有倾斜侧壁208的电介质层200的pecvdteos，可以使用另一种电介质，诸如：lpcvd、pecvd或旋涂sin；lpcvd、pecvd或旋涂sio2；sion；氧化物，比如tao和hfo；等等。具有倾斜侧壁208的电介质层200的厚度可以在例如5nm与5µm之间变化。用于损伤电介质层200的上部的注入的物种可以是具有不同电离状态的ar、n、b、bf3、as、ph3或kr。注入能量可以在1kev与1mev之间的范围内。代替光致抗蚀剂掩模可以使用包括一种或多种金属或电介质的硬掩模用于蚀刻电介质层200中的开口206。取决于沉积的电介质层200的类型，诸如hf、tmah、h2o2、h3po4、王水等之类的湿法蚀刻剂可以用于形成具有斜面侧壁208的开口206。代替湿法蚀刻工艺，可以使用利用sf6、cf4/ch3f、cl2、cl2/bcl3的干法蚀刻工艺来形成电介质层200中的开口206。随后在电介质开口206的倾斜侧壁208之上形成的结构化金属层（未示出）可以是浮动的，连接到栅极或漏极接触，或者连接到外部端子。
图6a至6e图示通过沉积附加电介质层来制作带有具有在5度与50度之间倾斜的侧壁的接触开口的半导体器件的实施例。在图6a中，具有第一侧向蚀刻率的第一电介质层300沉积在基层302上，并且具有比第一侧向蚀刻率更高的第二侧向蚀刻率的第二电介质层304沉积在第一电介质层302上。例如，sin可以通过lpcvd沉积在algan上，之后是sin在lpcvdsin层上的pecvd。与pecvd相比，lpcvd产生更理想配比（stoichiometric）的电介质（sin、sio2等）。较不理想配比的电介质具有比更理想配比的电介质更快的侧向蚀刻率。因此，通过pecvd沉积的上部电介质层304具有比通过lpcvd沉积的下部电介质层300更快的侧向蚀刻率，即使两个层都包括sin。
在图6b中，在上部电介质层304上形成光致抗蚀剂或硬掩模306。在图6c中，着手利用cf4对电介质层堆叠的蚀刻。上部pecvd电介质层304以比下部lpcvd电介质层300更高的侧向蚀刻率来蚀刻以形成通过电介质层300、304到基层302的主表面310并且具有倾斜侧壁312的开口308。图6d示出在完成蚀刻之后和在去除蚀刻掩模306之后的结构。由于上部和下部电介质层304、300之间的侧向蚀刻率差异，沿上部电介质层304的开口308的侧壁312相对于底基层302以角度α5倾斜，所述角度α5小于沿下部电介质层300的侧壁312的角度α6。取决于侧向蚀刻率差异，倾斜度差异可以如图6d中所示那样大（例如，数十度差异：α6减去α5）或如图6e中示出那样不太明显（例如，几度差异：α6’减去α5’）。在任一情况下，上部电介质层304中的开口308具有相对于底基层302在5度与50度之间倾斜的侧壁312。结构化金属层（未示出）可以沉积在电介质层堆叠中形成的开口308的倾斜侧壁312之上以形成电介质基层的情况中的栅极接触或场板，或者结构化金属层可以接触器件的区，诸如在半导体基层的情况中的源极或漏极。图2至4图示示例性结构化金属层。
代替algan，底基层302可以是gan、p掺杂gan、n掺杂gan、aln、sio2、sin、sion、tao、hfo、inaln等。sin（lpcvd、pecvd或旋涂）、sio2（lpcvd、pecvd或旋涂）、sion和诸如tao和hfo之类的氧化物的任何组合可以代替下部lpcvdsin层300和上部pecvdsin层304。例如，氧化物具有比氮化物更高的侧向蚀刻率。在该情况下，下部电介质层300可以是氮化物层，并且上部电介质层304可以是氧化物层。在另一个实施例中，下部和上部电介质层300、304包括相同的电介质材料，诸如sio2或sin，但沉积参数被控制，使得电介质层300、304的侧向蚀刻率不同。例如，下部电介质层300可以通过lpcvd来沉积，并且上部电介质层304可以通过pecvd来沉积，使得下部电介质层300比上部电介质层304更理想配比。在该情况下，上部（较不理想配比的）电介质层304侧向地比下部（更理想配比的）电介质层300更快地蚀刻，即使电介质层300、304包括相同的材料（例如，sin、sio2等）。
所沉积的电介质层300、304的厚度可以在5nm与5µm之间变化。代替光致抗蚀剂掩模可以使用包括一种或多种金属或电介质的硬掩模。sf6、cf4/ch3f、cl2、cl2/bcl3可以用作干法蚀刻步骤中的蚀刻剂。取决于所沉积的电介质层的类型，干法蚀刻可以被利用hf、tmah、h2o2、h3po4、王水等作为蚀刻剂的湿法蚀刻所替代。在每一个情况中，上部电介质层304以比下部电介质层304更快的速率侧向地蚀刻，并且因此与下部电介质层300的侧壁角度相比具有较不陡峭倾斜的侧壁角度。
取决于所使用的电介质层的类型，侧向蚀刻率可以类似或者甚至相同。这样，电介质层之间的侧壁倾斜度差异可以如图6e中示出那样微小（例如，几度差异），或甚至不存在。例如，如果电介质层对于电学性能是重要的，并且因此材料系统受限，则侧向蚀刻率可能不足够不同以产生有意义的侧壁倾斜差异。在这些情况下，上部电介质层304可以在蚀刻之前被进一步处理以更改上部电介质层304的侧向蚀刻率。
图7a至7e图示通过沉积附加电介质层和通过损伤注入来制作带有具有在5度与50度之间倾斜的侧壁的接触开口的半导体器件的实施例。在图7a中，第一电介质层400沉积在基层402上，并且第二电介质层404沉积在第一电介质层400上，之后是注入步骤。注入的物种至少损伤上部电介质层404的顶部。可以以足够高能量注入物种，以使得上部电介质层404在层404的整个厚度之上被损伤。注入物种和能量可以被选择，以使得物种也穿透下部电介质层400。然而，下部电介质层400的至少部分保持未被注入的物种损伤，以使得（一个或多个）电介质层的损伤部分具有比未损伤部分更快的侧向蚀刻率。
在图7b中，在上部电介质层404上形成光致抗蚀剂或硬掩模406。电介质层堆叠的湿法或干法蚀刻在图7c中着手以形成电介质层400、404中的开口408。图7d示出在完成蚀刻之后的结构，并且图7e示出在去除蚀刻掩模406之后的结构。结构化金属层（未示出）可以沉积在电介质层400、404中形成的开口408的倾斜侧壁410之上以形成栅极、源极或漏极接触或场板结构。图2至4图示示例性结构化金属层。
图7a中示出的注入步骤产生至少在上部电介质层404的顶部中的损伤。注入物种的物理轰击使电介质的分子之间的化学键合部分地断开，以使得在侧向方向上损伤部分比未损伤部分化学或干法蚀刻得更快。电介质层400、404暴露于的蚀刻剂以比下部（未损伤）电介质层400更高侧向蚀刻率蚀刻上部（损伤）电介质层404，以形成通过上部和下部电介质层404、400到基层402的主表面412的开口408。倾斜侧壁410与基层402的主表面412之间的角度α7沿上部（损伤）电介质层404比倾斜侧壁410沿下部（未损伤）电介质层400的角度α8更小，如图7e中所示。这样，后续沿下部（未损伤）电介质层400和沿上部（损伤）电介质层404在倾斜侧壁410上形成的结构化金属层相对于基层402的主表面412沿下部（未损伤）电介质层400比沿上部（损伤）电介质层400更大的角度倾斜。
基层402可以是algan、gan、p掺杂gan、n掺杂gan、aln、sio2、sin、sion、tao、hfo、inaln等。sin（lpcvd、pecvd或旋涂）、sio2（lpcvd、pecvd或旋涂）、sion、诸如tao和hfo之类的氧化物等的任何组合可以用于电介质层400、404。电介质层400、404的厚度可以在5nm与5µm之间变化。注入的物种可以是具有不同电离状态的ar、n、b、bf、as、ph、kr等。注入能量可以在1kev到1mev的范围内。包括一种或多种金属或电介质的光致抗蚀剂掩模或硬掩模可以用作蚀刻掩模406。cf4、cf4/ch3f、cl2、cl2/bcl3等可以用作干法蚀刻步骤中的蚀刻剂。hf、tmah、h2o2、h3po4、王水等可以在湿法蚀刻步骤中使用。取决于电介质层400、404的类型，干法蚀刻可以被利用hf、tmah、h2o2、h3po4、王水等的湿法蚀刻所替代。在将物种注入到上部电介质层404中之前，可以在上部电介质层404上形成掩模（未示出）。掩模被选择成使得物种被注入到对应于期望开口408的上部电介质层404的目标区中并且在其他位置被阻挡。诸如金属或厚电介质之类的任何合适的硬掩模可以用于除了在期望注入区之外阻挡所注入的物种。
要形成通过其的开口的电介质层对于注入而言可以非常薄，而没有冒对底基层的损伤的风险。在该情况下，牺牲层可以用于减慢所注入的物种，并且防止所注入的物种进入底基层。
图8a至8e图示通过注入通过牺牲层来制作带有具有在5度与50度之间倾斜的侧壁的接触开口的半导体器件的实施例。在图7a中，永久电介质层500沉积在基层502上，并且牺牲电介质层504沉积在永久电介质层500上，之后是注入步骤。物种被注入通过牺牲电介质层504并且到永久电介质层500中以在永久电介质层500的未损伤下部上方形成损伤的上部。牺牲层504减慢所注入的物种，以使得物种穿透永久电介质层500，但不进入底基层502。永久电介质层500的损伤（上部）部分具有比未损伤（下部）部分更快的侧向蚀刻率。
在图8b中，在注入物种之后，去除牺牲电介质层504。在图8c中，在去除牺牲电介质层504之后，在永久（注入的）电介质层500上形成光致抗蚀剂或硬掩模506。永久（注入的）电介质层500的蚀刻在图8d中着手以形成永久电介质层500中的开口508。图8e示出在完成蚀刻之后和在去除蚀刻掩模506之后的结构。取决于底基层502的组成，结构化金属层（未示出）可以沉积在永久电介质层500中形成的开口508的倾斜侧壁510之上以形成栅极、源极或漏极接触或场板结构。图2至4图示示例性结构化金属层。
图8a中示出的注入在永久电介质层500中产生损伤。注入物种的物理轰击使电介质的分子之间的化学键合部分地断开，以使得在侧向方向上（上部）损伤部分比（下部）未损伤部分化学或干法蚀刻得更快。电介质层500暴露于的蚀刻剂以比未损伤下部更高的侧向蚀刻率来蚀刻电介质层500的损伤的上部，从而在电介质层500中形成具有倾斜侧壁510的开口508。倾斜侧壁510与底基层502的主表面512之间的角度α9在5度与50度之间的范围内，例如在5度与10度之间，如图8e中所示的那样。
基层502可以包括algan、gan、p掺杂gan、n掺杂gan、aln、sio2、sin、sion、tao、hfo、inaln等。sin（lpcvd、pecvd或旋涂）、sio2（lpcvd、pecvd或旋涂）、sion、诸如tao和hfo之类的氧化物等的任何组合可以用于电介质层500、504。永久电介质层500的厚度可以在5nm与5µm之间变化。注入的物种可以是具有不同电离状态的ar、n、b、bf、as、ph、kr等。注入能量可以在1kev到1mev的范围内。在损伤注入之后去除牺牲电介质层504可以通过湿法或干法蚀刻来完成。包括一种或多种金属或电介质的光致抗蚀剂掩模或硬掩模可以用作蚀刻掩模506。cf4、cf4/ch3f、cl2、cl2/bcl3等可以用作干法蚀刻步骤中的蚀刻剂。hf、tmah、h2o2、h3po4、王水等可以用作湿法蚀刻步骤中的蚀刻剂。取决于所使用的永久电介质层500的类型，干法蚀刻可以被利用hf、tmah、h2o2、h3po4、王水等的湿法蚀刻所替代。
诸如“下方”、“之下”、“下部”、“之上”、“上部”等之类的空间关系术语用于简化描述以解释一个元件相对于第二元件的定位。这些术语意图在于包含除了与附图中描绘的那些不同的取向之外的器件的不同取向。另外，诸如“第一”、“第二”等之类的术语也用于描述各种元件、区、区段等，并且也不意图是限制性的。相同的术语贯穿描述指代相同的元件。
如本文使用的，术语“具有”、“包含”、“包括”、“含有”等是开放式术语，其指示所陈述的元件或特征的存在，但不排除附加元件或特征。冠词“一”、“一个”、“该”意图包括复数以及单数，除非上下文清楚地另有所指。
考虑到变型和应用的以上范围，应理解的是本发明不被前述描述所限制，也不被随附附图所限制。代替地，本发明仅被所附权利要求及其法律等同物所限制。