半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

晶体管尺寸小型化是半导体结构发展的趋势，然而晶体管的尺寸的持续缩小也带来一系列技术问题，例如栅介质层过薄导致栅极与沟道间的漏电流较高，尺寸缩小使得多晶硅栅极的电阻显著增加等。

研究者发现，以高k栅介质层替代氧化硅或氮氧化硅材料形成栅介质层，并以金属栅替代传统的多晶硅栅极材料制作的晶体管，即高k金属栅(hkmg，highkmetalgate)晶体管可有效的解决上述问题。一方面，所述高k栅介质层可减少栅极与沟道之间的遂穿电流；另一方面，金属栅的电阻率极小，能够有效防止栅极电阻的增加。

但是，现有技术中半导体结构的性能仍有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，能够减少天线效应发生的几率，从而可改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；在所述开口底部及部分侧壁上形成高k栅介质层，所述开口侧壁上的所述高k栅介质层顶部低于所述介质层顶部；形成所述高k栅介质层后，在所述高k栅介质层表面形成功函数层，且所述开口侧壁上的所述功函数层顶部与所述开口侧壁上的所述高k栅介质层顶部齐平；形成所述功函数层后，在所述功函数层表面形成金属栅，所述金属栅顶部与所述开口侧壁上的所述功函数层顶部齐平；在所述金属栅顶部、所述功函数层顶部及所述高k栅介质层顶部表面形成填充满所述开口的绝缘层。

可选的，形成所述高k栅介质层的工艺方法包括：在所述介质层顶部、所述开口底部及侧壁上形成高k栅介质膜；去除所述介质层顶部及所述开口部分侧壁上的所述高k栅介质膜，剩余所述高k栅介质膜作为所述高k栅介质层。

可选的，去除介质层顶部及开口部分侧壁上的所述高k栅介质膜的工艺方法包括：在位于所述开口底部的高k栅介质膜表面形成有机涂层，所述有机涂层顶部低于所述介质层顶部，所述有机涂层露出位于所述介质层顶部及所述开口部分侧壁的高k栅介质膜；去除所述有机涂层露出的所述高k栅介质膜，剩余所述高k栅介质膜作为所述高k栅介质层；去除所述有机涂层。

可选的，采用干法刻蚀工艺去除所述有机涂层露出的所述高k栅介质膜。

可选的，所述干法刻蚀工艺包括干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤，所述干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤交替循环进行，循环次数为8至15；所述干法刻蚀工艺第一步骤的工艺参数包括：刻蚀气体包括氩气、氢气及三氯化硼，其中，氩气的气体流量为100sccm至300sccm，氢气的气体流量为50sccm至100sccm，三氯化硼的气体流量为100sccm至300sccm，腔室压强为10mtorr至30mtorr，刻蚀气体通入时间为20s～40s，腔室温度为100℃至130℃，射频功率为400w至700w；所述干法刻蚀工艺第二步骤的工艺参数包括：刻蚀气体包括氩气，所述氩气的气体流量为100sccm至300sccm，腔室压强为30mtorr至80mtorr，刻蚀气体通入时间为5s～10s，腔室温度为100℃至130℃，射频功率为300w至700w。

可选的，形成所述有机涂层的工艺方法包括：形成覆盖所述高k栅介质膜表面的有机涂膜，所述有机涂膜顶部高于所述介质层顶部；去除部分厚度所述有机涂膜，使剩余所述有机涂膜顶部低于所述介质层顶部，形成所述有机涂层。

可选的，去除所述有机涂层露出的所述高k栅介质膜的过程中，在所述有机涂层露出的所述开口侧壁上形成多聚物；去除所述有机涂层的工艺中，还包括去除所述多聚物。

可选的，形成所述功函数层的工艺方法包括：在所述介质层顶部、所述高k栅介质层露出的所述开口侧壁以及所述高k栅介质层表面形成功函数膜；去除位于所述介质层顶部、所述高k栅介质层露出的开口侧壁表面的功函数膜，剩余所述功函数膜作为所述功函数层。

可选的，去除位于所述介质层顶部、所述高k栅介质层露出的开口侧壁表面的功函数膜的工艺方法包括：在所述开口底部上的功函数膜表面形成有机涂层，所述有机涂层的顶部与所述开口侧壁上的所述高k栅介质层顶部齐平；去除高于所述有机涂层顶部表面所述功函数膜，剩余所述功函数膜作为所述功函数层；去除所述有机涂层。

可选的，采用干法刻蚀工艺去除所述有机涂层露出的所述功函数膜。

可选的，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括氯气、三氯化硼及氦气，其中，氯气的气体流量为5sccm至15sccm，三氯化硼的气体流量为100sccm至400sccm，氦气的气体流量为200sccm至500sccm，腔室压强为30mtorr至80mtorr，刻蚀气体通入时间为40s～50s，腔室温度为100℃至130℃，射频功率为1000w至1500w。

可选的，去除所述有机涂层露出的所述功函数膜的过程中，在所述有机涂层露出的所述开口侧壁上形成多聚物；去除所述有机涂层的工艺中，还包括去除所述多聚物。

可选的，采用灰化工艺去除所述有机涂层。

可选的，所述灰化工艺的工艺参数包括：灰化气体包括氢气和氮气，所述灰化气体的气体流量为2000sccm至9000sccm，腔室压强为0.8torr至2torr，灰化气体通入时间为60s～200s，腔室温度为200℃，射频功率为1000w至4000w。

可选的，所述有机涂层的材料为barc或apf。

可选的，形成所述金属栅的工艺方法包括：在所述开口露出的所述高k栅介质层顶部及所述功函数层表面形成填充满所述开口的金属膜，所述金属膜顶部高于所述介质层顶部；对所述金属膜进行平坦化，去除高于所述介质层顶部的所述金属膜；采用回刻蚀工艺去除部分厚度所述金属膜，使剩余所述金属膜顶部与所述开口侧壁上的所述功函数层顶部齐平，形成所述金属栅。

可选的，所述回刻蚀工艺的工艺参数包括：刻蚀气体包括四氟化碳及氧气，其中，四氟化碳的气体流量为15sccm至40sccm，氧气的气体流量为100sccm至300sccm，腔室压强为10mtorr至30mtorr，刻蚀气体通入时间为20s～40s，腔室温度为100℃至130℃，射频功率为1000w至1500w。

可选的，所述绝缘层的厚度为

相应的，本发明还提供一种半导体结构，包括：基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；位于所述开口底部及部分侧壁上的高k栅介质层，所述开口侧壁上的所述高k栅介质层顶部低于所述介质层顶部；位于所述高k栅介质层表面的功函数层，且所述开口侧壁上的所述功函数层顶部与所述开口侧壁上的所述高k栅介质层顶部齐平；位于所述功函数层表面的金属栅，所述金属栅顶部与所述开口侧壁上的所述功函数层顶部齐平；位于所述开口露出的所述金属栅顶部、所述功函数层顶部及所述高k栅介质层顶部表面的绝缘层，所述绝缘层填充满所述开口。

可选的，所述绝缘层的厚度为

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构的形成方法的技术方案中，在开口底部及部分侧壁上形成高k栅介质层，所述开口侧壁上的所述高k栅介质层顶部低于所述介质层顶部；形成所述高k栅介质层后，在所述高k栅介质层表面形成功函数层；形成所述功函数层后，在所述功函数层表面形成金属栅。由于形成功函数层的工艺在形成高k栅介质层的工艺之后进行，且形成金属栅的工艺在形成功函数层的工艺之后进行，因而可避免形成所述高k栅介质层的工艺环境受到形成所述功函数层及金属栅的工艺影响，另外，能够防止形成所述金属栅的工艺影响形成所述功函数层的工艺环境，有利于使位于所述开口侧壁上的高k栅介质层顶部平面与所述介质层顶部平面平行，且有助于保证所述开口侧壁上功函数层顶部与高k栅介质层顶部齐平，从而可避免所述开口侧壁上功函数层顶部与高k栅介质层顶部倾斜导致的天线效应，进而改善半导体结构的性能。

可选方案中，去除有机涂层露出的高k栅介质膜的过程中，在所述有机涂层露出的所述开口侧壁上形成多聚物；去除所述有机涂层的工艺中，还包括去除所述多聚物。去除所述多聚物，一方面，保证所述介质层顶部、所述高k栅介质层露出的所述开口侧壁以及所述高k栅介质层表面清洁，有利于提高后续形成的功函数层的质量。另一方面，防止所述多聚物在所述高k栅介质层露出的开口侧壁上累积，避免所述多聚物妨碍后续去除部分所述功函数膜，有助于保证后续形成的位于开口侧壁上的功函数层顶部与所述高k栅介质层顶部齐平。

可选方案中，绝缘层的厚度为所述绝缘层的厚度适当，一方面，保证所述绝缘层的绝缘效果；另一方面，所述绝缘层的厚度与所述高k栅介质层露出的所述开口侧壁高度相等，所述绝缘层的厚度适当，相应的，在形成所述高k栅介质层的过程中，去除的所述开口部分侧壁上的高k栅介质膜体积适当，可避免去除所述高k栅介质膜过程中形成的多聚物含量过多，有利于保证所述开口侧壁上的所述高k栅介质层顶部平面与所述介质层顶部平面平行。

附图说明

图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；

图7至图21是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有半导体结构的性能仍有待提高。

现结合一种半导体结构的形成方法进行分析，图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：

参考图1，提供基底10，所述基底10上具有介质层20，所述介质层20内具有贯穿所述介质层20厚度的开口21，所述开口21侧壁上具有侧墙22；在所述介质层20顶部、所述开口底部以及位于所述开口21侧壁上的侧墙22表面形成高k栅介质膜30。

参考图2，在所述高k栅介质膜30表面形成功函数膜50，位于所述开口21(参考图1)底部的所述功函数膜50顶部低于所述介质层20顶部。

参考图3，在所述功函数膜50表面形成填充满所述开口21(参考图1)的金属膜70，所述金属膜70顶部高于所述介质层20顶部。

参考图4，去除高于所述介质层20顶部的所述高k栅介质膜30、功函数膜50及金属膜70，使所述开口21(参考图1)露出的所述高k栅介质膜30顶部、功函数膜50顶部及金属膜70顶部与所述介质层20顶部齐平。

参考图5，去除部分厚度所述高k栅介质膜30(参考图4)、功函数膜50(参考图4)及金属膜70(参考图4)，使所述开口21(参考图1)露出的剩余所述高k栅介质膜30顶部、功函数膜50顶部及金属膜70顶部低于所述介质层20顶部，剩余所述高k栅介质膜30、功函数膜50及金属膜70分别作为高k栅介质层31、功函数层51及金属层71。

参考图6，在所述金属栅71顶部、所述功函数层51顶部及所述高k栅介质层31顶部表面形成填充满所述开口21(参考图1)的绝缘层80。

上述方法形成的半导体结构的性能差，分析其原因在于：由于在同一步骤中去除部分厚度所述高k栅介质膜30(参考图4)、功函数膜50(参考图4)及金属膜70(参考图4)，因此形成所述高k栅介质层31的工艺环境受到形成所述功函数层51及金属栅71的工艺影响，导致所述开口21(参考图1)侧壁上的高k栅介质层31顶部倾斜。具体的，去除部分厚度功函数膜50及金属膜70过程中均有多聚物生成，所述多聚物在所述开口21(参考图1)侧壁上累积，阻碍刻蚀气体与所述高k栅介质膜30反应，使得所述开口21(参考图1)侧壁上的高k栅介质层31顶部倾斜。另外，形成所述金属栅71的工艺影响形成所述功函数层51的工艺环境，导致所述开口21(参考图1)侧壁上的功函数层51顶部倾斜。具体的，去除部分厚度金属膜70后，暴露出所述功函数膜50一侧侧壁的部分表面，而所述功函数膜50另一侧侧壁覆盖有高k栅介质膜30，待去除的所述功函数膜50的两侧侧壁所处的工艺环境不同，造成所述开口21(参考图1)侧壁上的功函数层51顶部倾斜。位于所述开口21(参考图1)侧壁上的所述高k栅介质层31顶部及功函数层51顶部倾斜，容易收集电荷使得高k栅介质层31的电位升高，进而导致高k栅介质层31易被击穿，即发生天线效应，造成半导体结构的性能差。

为此，本发明提供一种半导体结构形成方法，包括：在开口底部及部分侧壁上形成高k栅介质层，所述开口侧壁上的高k栅介质层顶部低于介质层顶部；形成所述高k栅介质层后，在所述高k栅介质层表面形成功函数层；形成所述功函数层后，在所述功函数层表面形成金属栅。

一方面，形成功函数层的工艺在形成高k栅介质层的工艺之后进行，有助于避免形成所述高k栅介质层的工艺环境受到形成所述功函数层及金属栅的工艺影响，从而使位于所述开口侧壁上的高k栅介质层顶部平面与所述介质层顶部平面平行。另一方面，形成金属栅的工艺在形成功函数层的工艺之后进行，可防止形成所述金属栅的工艺影响形成所述功函数层的工艺环境，有利于保证所述开口侧壁上功函数层顶部与高k栅介质层顶部齐平。所述两方面均有利于降低天线效应发生的几率，从而能够改善半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图7至图21为本发明一实施例提供的半导体结构形成过程的结构示意图。

参考图7，提供基底100，所述基底100上具有介质层200，所述介质层200内具有贯穿所述介质层200厚度的开口210。

所述基底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述基底100还能够为绝缘体上的硅基底或者绝缘体上的锗基底；本实施例中，所述基底100为硅基底。

本实施例中，所述介质层200的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

所述开口210为后续形成高k栅介质层、功函数层、金属栅以及绝缘层提供空间位置。

形成所述介质层200及开口210的工艺方法包括：在所述基底100部分顶部表面形成伪栅(图中未示出)；在所述伪栅露出的基底100表面形成介质层200，所述介质层200覆盖所述伪栅侧壁；去除所述伪栅，在所述介质层200内形成所述开口210。

本实施例中，形成所述伪栅后，且在形成所述介质层200前，还包括：在所述伪栅侧壁上形成侧墙220。去除所述伪栅后，保留所述侧墙220。所述侧墙220在后续形成高k栅介质层310的工艺过程中能够起到保护所述介质层200侧壁的作用。

本实施例中，所述侧墙220的材料为碳氮化硅。在其他实施例中，所述侧墙的材料还可以为氮化硅、碳化硅、碳氮氧化硅、氮氧化硅。

后续在所述开口210底部及部分侧壁上形成高k栅介质层。下面参考图8至图12，对所述高k栅介质层的形成过程进行详细的说明。

参考图8，在所述介质层200顶部、所述开口210(参考图7)底部及侧壁上形成高k栅介质膜300。

所述高k栅介质膜300的材料为高k介质材料(介电常数大于3.9)。本实施例中，所述高k栅介质膜300的材料为hfo2；在其他实施例中，所述高k栅介质膜的材料还可以为hfsio、hfsion、hftao、hftio、hfzro或zro2。

参考图9至图12，去除所述介质层200顶部及所述开口210(参考图7)部分侧壁上的所述高k栅介质膜300，剩余所述高k栅介质膜300作为所述高k栅介质层310。

以下将结合附图进行详细说明。

参考图9，形成覆盖所述高k栅介质膜300表面的第一有机涂膜400，所述第一有机涂膜400顶部高于所述介质层200顶部。

本实施例中，所述第一有机涂膜400的材料为抗反射涂层(barc，bottomanti-reflectioncoating)，包括含硅的碳氧化物。在其他实施例中，所述第一有机涂膜的材料还可以为先进图案化层(apf，advancedpatterningfilm)。

参考图10，去除部分厚度所述第一有机涂膜400(参考图9)，使剩余所述第一有机涂膜400顶部低于所述介质层200顶部，形成所述第一有机涂层410，所述第一有机涂层410露出位于所述介质层200顶部及所述开口210部分侧壁上的高k栅介质膜300。

所述第一有机涂层410的材料与所述第一有机涂膜400的材料相同。本实施例中，所述第一有机涂层410的材料为barc。在其他实施例中，所述第一有机涂层的材料还可以为apf。

参考图11，去除所述第一有机涂层410露出的所述高k栅介质膜300(参考图10)，剩余所述高k栅介质膜300作为所述高k栅介质层310。

本实施例中，采用干法刻蚀工艺去除所述第一有机涂层410露出的所述高k栅介质膜300(参考图10)。所述干法刻蚀工艺包括干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤，所述干法刻蚀工艺第一步骤和干法刻蚀工艺第二步骤交替循环进行，循环次数为8至15；所述干法刻蚀工艺第一步骤的工艺参数包括：刻蚀气体包括氩气、氢气及三氯化硼，其中，氩气的气体流量为100sccm至300sccm，氢气的气体流量为50sccm至100sccm，三氯化硼的气体流量为100sccm至300sccm，腔室压强为10mtorr至30mtorr，刻蚀气体通入时间为20s～40s，腔室温度为100℃至130℃，射频功率为400w至700w；所述干法刻蚀工艺第二步骤的工艺参数包括：刻蚀气体包括氩气，所述氩气的气体流量为100sccm至300sccm，腔室压强为30mtorr至80mtorr，刻蚀气体通入时间为5s～10s，腔室温度为100℃至130℃，射频功率为300w至700w。

去除所述第一有机涂层410露出的所述高k栅介质膜300(参考图10)的过程中，在所述第一有机涂层410露出的所述开口210(参考图7)侧壁上形成多聚物(图中未示出)。

本实施例中，所述多聚物还覆盖所述介质层200顶部及所述第一有机涂层410顶部。

所述多聚物为所述高k栅介质膜300(参考图10)与所述刻蚀气体反应形成的副产物。

所述高k栅介质层310露出的所述开口210(参考图7)侧壁高度影响后续形成的绝缘层厚度。若所述高k栅介质层310露出的所述开口210(参考图7)侧壁高度过小，则后续形成的绝缘层厚度过小，导致所述绝缘层的绝缘性能差。若所述高k栅介质层310露出的所述开口210(参考图7)侧壁高度过大，则去除的所述开口210(参考图7)部分侧壁上的高k栅介质膜300(参考图10)体积过大，导致生成的多聚物的含量过大，在去除所述开口210(参考图7)部分侧壁上的高k栅介质膜300(参考图10)过程中，随着形成的多聚物朝所述开口210(参考图7)侧壁方向逐渐积累，刻蚀气体与高k栅介质膜300(参考图10)反应逐渐困难，导致所述开口210(参考图7)侧壁上的高k栅介质层310顶部呈倾斜状。本实施例中，所述高k栅介质层310露出的所述开口210(参考图7)侧壁高度为

后续在所述高k栅介质层310表面形成功函数层，并在所述功函数层表面形成金属栅。在形成所述功函数层前，进行去除所述介质层200顶部及所述开口210(参考图7)部分侧壁上的所述高k栅介质膜300(参考图10)的工艺，所述工艺环境简单，有利于刻蚀气体与所述高k栅介质膜300(参考图10)反应，以保证位于所述开口210(参考图7)侧壁上的高k栅介质层310顶部平面与所述介质层200顶部平面平行，有助于避免开口210(参考图7)侧壁上的高k栅介质层310顶部倾斜导致天线效应的发生。

参考图12，去除所述第一有机涂层410(参考图11)。

去除所述第一有机涂层410(参考图11)的工艺中，还包括去除所述多聚物。去除所述多聚物的作用包括：一方面，保证所述介质层200顶部、所述高k栅介质层310露出的所述开口210(参考图7)侧壁以及所述高k栅介质层310表面清洁，后续在所述高k栅介质层310表面形成功函数层，有利于提高所述功函数层的形成质量。另一方面，去除所述多聚物有助于防止所述多聚物在所述高k栅介质层310露出的开口210(参考图7)侧壁上累积，避免所述多聚物妨碍后续去除位于高k栅介质层310露出的开口210(参考图7)侧壁表面的功函数膜，有助于保证后续形成的位于开口210(参考图7)侧壁上的功函数层510顶部与所述高k栅介质层310顶部齐平，从而可降低天线效应发生的几率。

本实施例中，采用灰化工艺去除所述第一有机涂层410(参考图11)。所述灰化工艺的工艺参数包括：灰化气体包括氢气和氮气，所述灰化气体的气体流量为2000sccm至9000sccm，腔室压强为0.8torr至2torr，灰化气体通入时间为60s～200s，腔室温度为200℃，射频功率为1000w至4000w。

所述第一有机涂层410(参考图11)的材料为barc或apf，容易去除，能够避免在去除所述第一有机涂层410(参考图11)的过程中对高k栅介质层310表面造成刻蚀。

后续在所述高k栅介质层310表面形成功函数层，且所述开口210(参考图7)侧壁上的所述功函数层顶部与所述开口210侧壁上的所述高k栅介质层310顶部齐平。下面参考图13至图17，对所述功函数层的形成过程进行详细的说明。

参考图13，在所述介质层200顶部、所述高k栅介质层310露出的所述开口210(参考图7)侧壁以及所述高k栅介质层310表面形成功函数膜500。

本实施例中，所述功函数膜500的材料为tin；在其他实施例中，所述功函数膜的材料还可以为tan、tisin、tasin、tial、taal、tialc或aln。

参考图14至图17，去除位于所述介质层200顶部、所述高k栅介质层310露出的开口210(参考图7)侧壁表面的功函数膜500，剩余所述功函数膜500作为所述功函数层510。

以下将结合附图进行详细说明。

参考图14，形成覆盖所述功函数膜500表面的第二有机涂膜600，所述第二有机涂膜600顶部高于所述介质层200顶部。

本实施例中，所述第二有机涂膜600的材料为barc。在其他实施例中，所述第二有机涂膜的材料还可以为apf。

参考图15，去除部分厚度所述第二有机涂膜600(参考图14)，使剩余所述第二有机涂膜600(参考图14)顶部与所述开口210(参考图7)侧壁上的所述高k栅介质层310顶部齐平，形成第二有机涂层610，所述第二有机涂层610露出位于所述介质层200顶部及所述开口210(参考图7)部分侧壁上的功函数膜500。

本实施例中，所述第二有机涂层610的材料与所述第二有机涂膜600(参考图14)的材料相同，为barc。在其他实施例中，所述第二有机涂层的材料还可以为apf。

参考图16，去除高于所述第二有机涂层610顶部表面的所述功函数膜500(参考图15)，剩余所述功函数膜500(参考图15)作为所述功函数层510。

本实施例中，采用干法刻蚀工艺去除高于所述第二有机涂层610顶部表面的所述功函数膜500(参考图15)。所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括氯气、三氯化硼及氦气，其中，氯气的气体流量为5sccm至15sccm，三氯化硼的气体流量为100sccm至400sccm，氦气的气体流量为200sccm至500sccm，腔室压强为30mtorr至80mtorr，刻蚀气体通入时间为40s～50s，腔室温度为100℃至130℃，射频功率为1000w至1500w。

去除高于所述第二有机涂层610顶部表面的功函数膜500(参考图15)的过程中，由于所述第二有机涂层610的顶部与所述开口210(参考图7)侧壁上的所述高k栅介质层310顶部齐平，因而所述功函数膜500(参考图15)一侧从所述第二有机涂层610顶部露出，另一侧从所高k栅介质层310顶部露出，便于所述刻蚀气体与所述功函数膜500(参考图15)反应，有助于使位于所述开口210(参考图7)侧壁上的功函数层510顶部与所述高k栅介质层310顶部齐平，从而防止发生天线效应。另外，前述去除所述第一有机涂层410(参考图11)的工艺中，去除在形成高k栅介质层310的过程中生成的多聚物，有利于保证位于开口210(参考图7)侧壁上的功函数层510顶部与所述高k栅介质层310顶部齐平。

去除高于所述第二有机涂层610顶部表面的所述功函数膜500(参考图15)的过程中，在所述第二有机涂层610露出的所述开口210(参考图7)侧壁上形成多聚物(图中未示出)。

本实施例中，所述多聚物还覆盖所述介质层200顶部及所述第二有机涂层610顶部。

参考图17，去除所述第二有机涂层610(参考图16)。

去除所述第二有机涂层610(参考图16)的工艺中，还包括去除在形成所述功函数层510的工艺中生成的所述多聚物，有助于清洁所述介质层200顶部、所述功函数层510露出的所述开口210(参考图7)侧壁以及所述功函数层510表面，后续在所述功函数层510表面形成金属栅，有利于提高所述金属栅的形成质量。

本实施例中，采用灰化工艺去除所述第二有机涂层610(参考图16)。所述灰化工艺的工艺参数包括：灰化气体包括氢气和氮气，所述灰化气体的气体流量为2000sccm至9000sccm，腔室压强为0.8torr至2torr，灰化气体通入时间为60s～200s，腔室温度为200℃，射频功率为1000w至4000w。

所述第二有机涂层610(参考图16)材料为易去除材料，能够防止去除所述第二有机涂层610(参考图16)的工艺使所述功函数层510表面受到损伤。

参考图18至图20，在所述功函数层510表面形成金属栅710，所述金属栅710顶部与所述开口210(参考图7)侧壁上的所述功函数层510顶部齐平。

以下将结合附图进行详细说明。

参考图18，在所述开口210(参考图7)露出的所述高k栅介质层310顶部及所述功函数层510表面形成填充满所述开口210的金属膜700，所述金属膜700顶部高于所述介质层200顶部。

所述金属膜700的材料为w、cu、al或ag。本实施例中，所述金属膜700的材料为w。

参考图19，对所述金属膜700进行平坦化，去除高于所述介质层200顶部的所述金属膜700。

本实施例中，采用化学机械研磨工艺对所述金属膜700进行平坦化。

参考图20，采用回刻蚀工艺去除部分厚度所述金属膜700(参考图19)，使剩余所述金属膜700(参考图19)顶部与所述开口210(参考图7)侧壁上的所述功函数层510顶部齐平，形成所述金属栅710。

采用回刻蚀工艺去除部分厚度所述金属膜700(参考图19)，从而为后续形成绝缘层提供空间位置。本实施例中，所述回刻蚀工艺的工艺参数包括：刻蚀气体包括四氟化碳及氧气，其中，四氟化碳的气体流量为15sccm至40sccm，氧气的气体流量为100sccm至300sccm，腔室压强为10mtorr至30mtorr，刻蚀气体通入时间为20s～40s，腔室温度为100℃至130℃，射频功率为1000w至1500w。

对所述金属膜700(参考图19)进行回刻蚀的过程中，刻蚀气体与所述金属膜700(参考图19)反应形成多聚物(图中未示出)。所述多聚物覆盖所述介质层200顶部、所述开口210(参考图7)侧壁以及所述开口210露出的高k栅介质层310顶部、功函数层510顶部以及金属栅710顶部。形成所述金属栅710后，还包括去除所述多聚物，有助于提高后续形成的绝缘层的质量。

本实施例中，采用灰化工艺去除回刻蚀所述金属膜700(参考图19)过程中形成的所述多聚物。所述灰化工艺的工艺参数包括：灰化气体包括氢气和氮气，所述灰化气体的气体流量为2000sccm至9000sccm，腔室压强为0.8torr至2torr，灰化气体通入时间为60s～200s，腔室温度为200℃，射频功率为1000w至4000w。

所述金属栅710的材料与所述金属膜700(参考图19)的材料相同。本实施例中，所述金属栅710的材料为w。在其他实施例中，所述金属栅的材料还可以为cu、al或ag。

参考图21，在所述金属栅710顶部、所述功函数层510顶部及所述高k栅介质层310顶部表面形成填充满所述开口210(参考图7)的绝缘层800。

后续在所述绝缘层800内形成露出所述金属栅710顶部的通孔，从而在所述金属栅710顶部形成导电插塞。

本实施例中，所述绝缘层800顶部与所述介质层200顶部齐平。

形成所述绝缘层800的工艺方法包括：形成填充满所述开口210(参考图7)的绝缘膜(图中未示出)，所述绝缘膜顶部高于所述介质层200顶部；去除高于所述介质层200顶部的所述绝缘膜，使剩余所述绝缘膜顶部与所述介质层200顶部齐平，形成所述绝缘层800。

本实施例中，采用化学机械研磨工艺去除高于所述介质层200顶部的所述绝缘膜。

所述绝缘层800的厚度与所述高k栅介质层310露出的所述开口210(参考图7)侧壁高度相等。本实施例中，所述绝缘层800的厚度为

综上，一方面，在开口210底部及部分侧壁上形成高k栅介质层310；形成所述高k栅介质层310后，在所述高k栅介质层310表面形成功函数层510，有助于避免形成所述高k栅介质层310的工艺环境受到形成所述功函数层510及金属栅710的工艺影响，从而使位于所述开口210侧壁上的高k栅介质层310顶部平面与所述介质层200顶部平面平行。另一方面，形成所述功函数层510后，在所述功函数层510表面形成金属栅710，可防止形成所述金属栅710的工艺影响形成所述功函数层510的工艺环境，有利于保证所述开口210侧壁上功函数层510顶部与高k栅介质层310顶部齐平。所述两方面均有利于降低天线效应的发生几率，从而能够改善半导体结构的性能。

参照图21，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：基底100，所述基底100上具有介质层200，所述介质层200内具有贯穿所述介质层200厚度的开口；位于所述开口底部及部分侧壁上的高k栅介质层310；位于所述高k栅介质层310表面的功函数层510，且所述开口侧壁上的所述功函数层510顶部与所述开口侧壁上的所述高k栅介质层310顶部齐平；位于所述功函数层510表面的金属栅710，所述金属栅710顶部与所述开口侧壁上的所述功函数层510顶部齐平；位于所述开口露出的所述金属栅710顶部、所述功函数层510顶部及所述高k栅介质层310顶部表面的绝缘层800，所述绝缘层800填充满所述开口。

本实施例中，所述绝缘层800的厚度为

本实施例中，位于所述开口侧壁上的高k栅介质层310顶部平面与所述介质层200顶部平面平行，且所述开口侧壁上的所述功函数层510顶部与所述开口侧壁上的所述高k栅介质层310顶部齐平，有助于降低天线效应发生的几率，从而可改善半导体结构的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。