本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅mosfet中集成esd多晶硅层的结构。本发明还涉及一种沟槽栅mosfet中集成esd多晶硅层的方法。
背景技术：
半导体集成电路中，静电释放(esd)会对器件产生破坏作用，所以在集成电路的输入输出端需要设置esd防护电路进行静电保护，现有esd防护电路中包括形成于栅极衬垫区中的esd多晶硅层，在esd多晶硅层中能够形成掺杂区，形成静电释放通路。
如图1a至图1b所示，是现有方法各步骤中的器件剖面结构示意图；图2是现有方法形成的器件的版图；现有方法包括如下步骤：
步骤一、如图1a所示，沟槽栅mosfet包括了器件单元区和栅极衬垫区，在图1a中采用虚线aa区分这两个区域，虚线aa左边的为器件单元区，虚线aa右边的为栅极衬垫区。图2则显示了沟槽栅mosfet的版图，在有源区201中形成有沟槽栅mosfet，其中标记202对应的为栅极衬垫，标记203对应的为源极衬垫。
首先在半导体衬底如硅衬底101的表面形成沟槽栅，沟槽栅包括形成沟槽，在沟槽的内侧表面和底部表面形成栅介质层如栅氧化层102以及填充多晶硅栅103。
步骤二、如图1a所示，依次形成氧化层104和多晶硅层105，氧化层104通常采用lto工艺，lto工艺是半导体集成电路制造领域中的一个场氧术语，为低温氧化(lowtemperatureoxide)工艺，形成氧化层的温度较低，如400℃左右，通常采用硅烷和氧气在较低的温度反应形成二氧化硅。
步骤三、如图1b所示，对多晶硅层105进行光刻刻蚀形成esd多晶硅层105，esd多晶硅层105设置在栅极衬垫区中，这样就不用占用器件单元区的面积，有利于器件的集成。
步骤四、如图1b所示，之后对esd多晶硅层105进行掺杂，图1b中显示了在esd多晶硅层105中掺入了多个横向排列的n型区和p型区，各n型区和p型区会组成横向结构的pnpn结构，pnpn结构的晶闸管可以直接用于静电泄放。
图1b所示的结构的特点是，esd多晶硅层105具有一个台阶，台阶的高度如图1b中的h1所示。台阶的存在会在后续工艺中在台阶的侧壁出产生金属残留。因为，后续需要形成层间膜，层间膜形成之后需要形成接触孔的开口，在填充金属层，填充接触孔的金属层通常为钨层，之后进行回刻将接触孔的开口外的金属钨都去除；但是由于esd多晶硅层105的周侧具有台阶，故在进行接触孔的金属层的回刻工艺中容易产生金属残留。如图3a至图3c，是现有方法各步骤中的器件的照片；图3a对应于步骤四完成后的照片，此时esd多晶硅层105已经形成并具有台阶；图3b对应于形成了层间膜106，层间膜106通常采用硼磷硅玻璃(bpsg)工艺实现即采用bpsg层；图3c则对应于在esd多晶硅层105的区域外中已经进行了接触孔的开口的刻蚀、在接触孔的开口中填充金属以及对金属进行回刻的工艺，由于在esd多晶硅层105的侧面形成有台阶，故在对接触孔的金属回刻中容易形成标记107所示的金属残留。回到图2所示可知，栅极衬垫区202的金属和源极衬垫区203的金属之间具有较小的间距，所以esd多晶硅层105的侧面和源极衬垫区203之间的间距也较小，esd多晶硅层105的侧面的金属残留容易造成栅极衬垫区202的金属和源极衬垫区203的金属之间的短路，即栅源短路。
技术实现要素：
本发明所要解决的技术问题是提供一种沟槽栅mosfet中集成esd多晶硅层的结构，能消除esd多晶硅层的台阶并进而消除由esd多晶硅层的台阶而产生的金属残留，防止栅源短路。为此，本发明还提供一种沟槽栅mosfet中集成esd多晶硅层的方法。
为解决上述技术问题，本发明提供的沟槽栅mosfet中集成esd多晶硅层的结构中沟槽栅mosfet包括器件单元区和栅极衬垫区。
沟槽栅mosfet的器件单元形成于所述器件单元区中，各所述沟槽栅mosfet的器件单元包括沟槽栅，所述沟槽栅穿过第二导电类型的体区，所述沟槽栅包括形成于第一沟槽的侧面和底部表面的栅介质层和填充于所述第一沟槽中的多晶硅栅，被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道；所述器件单元区中的所述多晶硅栅延伸到所述栅极衬垫区中。
esd多晶硅层设置在所述栅极衬垫区中，所述esd多晶硅层形成于第二沟槽中且所述esd多晶硅层和所述第二沟槽的侧面和底部表面之间隔离有第二氧化层，所述esd多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并从而形成周侧无台阶的所述esd多晶硅层；所述第二沟槽的深度浅于所述第一沟槽的深度。
第一导电类型重掺杂的源区形成于所述器件单元区中，所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫。
延伸到所述栅极衬垫区中的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极衬垫。
各所述接触孔穿过层间膜，周侧无台阶的所述esd多晶硅层使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述esd多晶硅层在进行所述接触孔的金属填充和回刻时产生的金属残留。
进一步的改进是，所述第二氧化层为lto层，所述esd多晶硅层的厚度由第一多晶硅回刻确定，该第一多晶硅回刻以延伸到所述第二沟槽外的所述第二氧化层为刻蚀终止层。
进一步的改进是，直接和所述esd多晶硅层接触的所述层间膜为bpsg层。
进一步的改进是，所述第二沟槽的深度为
进一步的改进使,esd多晶硅的厚度可按需通过调整第二沟槽的深度进行调整。
进一步的改进是，各所述接触孔中填充的金属包括钛、氮化钛和钨。
进一步的改进是，在所述esd多晶硅层中形成有注入区。
进一步的改进是，所述esd多晶硅层中的注入区包括多个n型区和多个p型区且多个n型区和多个p型区横向排列形成pnpn结构。
为解决上述技术问题，本发明提供的沟槽栅mosfet中集成esd多晶硅层的方法包括如下步骤：
步骤一、在半导体衬底表面形成第二沟槽；沟槽栅mosfet包括器件单元区和栅极衬垫区，所述第二沟槽位于所述栅极衬垫区中。
步骤二、形成第二氧化层，所述第二氧化层形成于所述第二沟槽的侧面和底部表面并延伸到所述第二沟槽外的所述半导体衬底表面。
步骤三、进行第一次多晶硅淀积形成esd多晶硅层；以所述第二氧化层为刻蚀终止层对所述esd多晶硅层进行第一多晶硅回刻使所述esd多晶硅层的顶部表面的位置低于或等于所述第二沟槽的顶部表面并消除所述第二沟槽外的所述esd多晶硅层，使所述esd多晶硅层为周侧无台阶的结构。
步骤四、形成硬质掩膜层，光刻打开沟槽栅的第一沟槽的形成区域，所述第一沟槽的形成区域的硬质掩膜层去除，以所述硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成所述第一沟槽；所述第一沟槽还延伸到所述栅极衬垫区中。
步骤五、形成在所述第一沟槽的侧面和底部表面形成栅介质层。
步骤六、进行第二次多晶硅淀积形成多晶硅栅，所述多晶硅栅将所述第一沟槽完全填充；进行第二多晶硅回刻将所述多晶硅栅回刻到和所述第一沟槽的内部。
步骤七、形成第二导电类型掺杂的体区，在所述体区表面形成第一导电类型重掺杂的源区；被所述多晶硅栅侧面覆盖的所述体区的表面用于形成沟道。
步骤八、形成层间膜，接触孔，正面金属层；对所述正面金属层进行光刻刻蚀形成源极衬垫和栅极衬垫；所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫；延伸到所述栅极衬垫区中的所述多晶硅栅的顶部通过接触孔连接到所述栅极衬垫。
所述接触孔通过先在所述层间膜上开口在填充金属并进行金属回刻形成，周侧无台阶的所述esd多晶硅层使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述esd多晶硅层在进行所述接触孔的金属填充和回刻时产生的金属残留。
进一步的改进是，步骤二中所述第二氧化层采用lto工艺形成。
进一步的改进是，步骤八中直接和所述esd多晶硅层接触的所述层间膜为采用bpsg工艺形成的bpsg层。
进一步的改进是，所述第二沟槽的深度为
进一步的改进是，各所述接触孔中填充的金属包括钛、氮化钛和钨。
进一步的改进是，在所述esd多晶硅层中形成有注入区。
进一步的改进是，所述esd多晶硅层中的注入区包括多个n型区和多个p型区且多个n型区和多个p型区横向排列形成pnpn结构。
进一步的改进是，所述半导体衬底为硅衬底；在所述体区的底部形成有第一导电类型掺杂的漂移区，漏区形成于所述漂移区的底部。
本发明对沟槽栅mosfet中集成esd多晶硅层的结构中esd多晶硅层的结构做了特别的设计，esd多晶硅层的结构不再放置在半导体衬底的表面上，而是形成于半导体衬底的沟槽即第二沟槽中，这样就能消除esd多晶硅层的台阶并进而消除由esd多晶硅层的台阶而产生的金属残留；并进而消除由于esd多晶硅层的侧面的金属残留而产生的栅源短路。
本发明的第二沟槽的深度仅需满足esd多晶硅层的厚度需求即可，故不需要较深的深度，和沟槽栅对应的第一沟槽相比，第二沟槽较浅，直接采用光刻刻蚀即可实现，不需要采用硬质掩膜层；后续，esd多晶硅层直接采用以延伸到第二沟槽外的第二氧化层作为刻蚀终止层进行回刻即可实现。与现有工艺相比，光刻层数，多晶硅填充次数均未增加，仅多增加一次沟槽刻蚀，所以本发明的工艺成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1a-图1b是现有方法各步骤中的器件剖面结构示意图；
图2是现有方法形成的器件的版图；
图3a-图3c是现有方法各步骤中的器件的照片；
图4是本发明实施例沟槽栅mosfet中集成esd多晶硅层的结构示意图；
图5a-图5c本发明实施例沟槽栅mosfet中集成esd多晶硅层的方法各步骤中的器件剖面结构示意图。
具体实施方式
如图4所示，是本发明实施例沟槽栅mosfet中集成esd多晶硅层的结构示意图；本发明实施例沟槽栅mosfet中集成esd多晶硅层的结构中沟槽栅mosfet包括器件单元区和栅极衬垫区。在图4中采用虚线bb区分这两个区域，虚线bb左边的为器件单元区，虚线bb右边的为栅极衬垫区。本发明实施例器件的版图结构也请参考图2所示，在有源区201中形成有沟槽栅mosfet，其中标记202对应的为栅极衬垫，标记203对应的为源极衬垫。
沟槽栅mosfet的器件单元形成于所述器件单元区中，各所述沟槽栅mosfet的器件单元包括沟槽栅，所述沟槽栅穿过第二导电类型的体区，所述沟槽栅包括形成于第一沟槽302的侧面和底部表面的栅介质层4和填充于所述第一沟槽302中的多晶硅栅5，被所述多晶硅栅5侧面覆盖的所述体区的表面用于形成沟道；所述器件单元区中的所述多晶硅栅5延伸到所述栅极衬垫区中。所述第一沟槽302形成由半导体衬底如硅衬底1中，所述第一沟槽302请参考图5b所示。
esd多晶硅层3设置在所述栅极衬垫区中，所述esd多晶硅层3形成于第二沟槽中且所述esd多晶硅层3和所述第二沟槽的侧面和底部表面之间隔离有第二氧化层2，所述esd多晶硅层3的顶部表面的位置低于或等于所述第二沟槽的顶部表面并从而形成周侧无台阶的所述esd多晶硅层3；所述第二沟槽的深度浅于所述第一沟槽302的深度。
第一导电类型重掺杂的源区形成于所述器件单元区中，所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫203。
在所述体区的底部形成有第一导电类型掺杂的漂移区，漏区形成于所述漂移区的底部。在所述漏区的背面形成有由背面金属层组成的漏极。
延伸到所述栅极衬垫区中的所述多晶硅栅5的顶部通过接触孔连接到由正面金属层组成的栅极衬垫202。
各所述接触孔穿过层间膜，周侧无台阶的所述esd多晶硅层3使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述esd多晶硅层3在进行所述接触孔的金属填充和回刻时产生的金属残留。
本发明实施例中，所述第二氧化层2为lto层，所述esd多晶硅层3的厚度由第一多晶硅回刻确定，该第一多晶硅回刻以延伸到所述第二沟槽外的所述第二氧化层2为刻蚀终止层。直接和所述esd多晶硅层3接触的所述层间膜为bpsg层。较佳为，所述第二沟槽的深度为
各所述接触孔中填充的金属包括钛、氮化钛和钨。
在所述esd多晶硅层3中形成有注入区。较佳为，所述esd多晶硅层3中的注入区包括多个n型区和多个p型区且多个n型区和多个p型区横向排列形成pnpn结构，图4中所述esd多晶硅层3中的n表示n型区，p表示p型区。
本发明实施例对沟槽栅mosfet中集成esd多晶硅层3的结构中esd多晶硅层3的结构做了特别的设计，esd多晶硅层3的结构不再放置在半导体衬底1的表面上，而是形成于半导体衬底1的沟槽即第二沟槽中，这样就能消除esd多晶硅层3的台阶并进而消除由esd多晶硅层3的台阶而产生的金属残留；并进而消除由于esd多晶硅层3的侧面的金属残留而产生的栅源短路。
本发明实施例的第二沟槽的深度仅需满足esd多晶硅层3的厚度需求即可，故不需要较深的深度，和沟槽栅对应的第一沟槽302相比，第二沟槽较浅，直接采用光刻刻蚀即可实现，不需要采用硬质掩膜层；后续，esd多晶硅层3直接采用以延伸到第二沟槽外的第二氧化层2作为刻蚀终止层进行回刻即可实现，所以本发明的工艺成本较低。
如图5a至图5c所示，本发明实施例沟槽栅mosfet中集成esd多晶硅层的方法各步骤中的器件剖面结构示意图，本发明实施例沟槽栅mosfet中集成esd多晶硅层的方法包括如下步骤：
步骤一、如图5a所示，在半导体衬底1表面形成第二沟槽；沟槽栅mosfet包括器件单元区和栅极衬垫区，所述第二沟槽位于所述栅极衬垫区中。
步骤二、如图5a所示，形成第二氧化层2，所述第二氧化层2形成于所述第二沟槽的侧面和底部表面并延伸到所述第二沟槽外的所述半导体衬底1表面。
较佳为，所述第二氧化层2采用lto工艺形成。
步骤三、如图5a所示，进行第一次多晶硅淀积形成esd多晶硅层3；以所述第二氧化层2为刻蚀终止层对所述esd多晶硅层3进行第一多晶硅回刻使所述esd多晶硅层3的顶部表面的位置低于或等于所述第二沟槽的顶部表面并消除所述第二沟槽外的所述esd多晶硅层3，使所述esd多晶硅层3为周侧无台阶的结构。
本发明实施例中，所述第二沟槽的深度为
较佳为，还包括进行离子注入在所述esd多晶硅层3中形成注入区的步骤，如图4所示，所述esd多晶硅层3中的注入区包括多个n型区和多个p型区且多个n型区和多个p型区横向排列形成pnpn结构。
步骤四、如图5b所示，形成硬质掩膜层301，本发明实施例方法中，所述硬质掩膜层301叠加在所述第二沟槽外的所述第二氧化层2的表面上且叠加后所述第二氧化层2作为所述硬质掩膜层301的一部分。光刻打开沟槽栅的第一沟槽302的形成区域，所述所述第一沟槽302的形成区域的所述硬质掩膜层301去除，以所述硬质掩膜层301为掩膜对所述半导体衬底1进行刻蚀形成所述第一沟槽302；所述第一沟槽302还延伸到所述栅极衬垫区中。
步骤五、如图5c所示，形成在所述第一沟槽302的侧面和底部表面形成栅介质层4。
步骤六、如图5c所示，进行第二次多晶硅淀积形成多晶硅栅5，所述多晶硅栅5将所述第一沟槽302完全填充；进行第二多晶硅回刻将所述多晶硅栅5回刻到和所述第一沟槽302的内部。
步骤七、形成第二导电类型掺杂的体区，在所述体区表面形成第一导电类型重掺杂的源区；被所述多晶硅栅5侧面覆盖的所述体区的表面用于形成沟道。
步骤八、形成层间膜，接触孔，正面金属层；对所述正面金属层进行光刻刻蚀形成源极衬垫和栅极衬垫；所述源区的顶部通过接触孔连接到由正面金属层组成的源极衬垫；延伸到所述栅极衬垫区中的所述多晶硅栅5的顶部通过接触孔连接到所述栅极衬垫。
所述接触孔通过先在所述层间膜上开口在填充金属并进行金属回刻形成，周侧无台阶的所述esd多晶硅层3使所述接触孔的开口形成后的金属填充是在无台阶的所述层间膜上进行，从而能消除周侧具有台阶的所述esd多晶硅层3在进行所述接触孔的金属填充和回刻时产生的金属残留。各所述接触孔中填充的金属包括钛、氮化钛和钨，所以本发明实施例方法能消除所述esd多晶硅层3周侧的钨残留。
较佳为，直接和所述esd多晶硅层3接触的所述层间膜为采用bpsg工艺形成的bpsg层。
在所述体区的底部形成有第一导电类型掺杂的漂移区，漏区形成于所述漂移区的底部。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。