本发明涉及电器元件领域，具体说是一种微型化高可靠性贴片型安规瓷介电容器及其加工方法。
背景技术：
随着科技的发展，电子产品的功能越来越多越完善，也越来越智能信息化，采用复杂的电子电路已经成为电子行业发展的方向。在复杂的电子电路中解决电子产品存在的触电、火灾、有害辐射、化学、爆炸及机械伤人等安全隐患，保护用户的生命财产安全，维护消费者利益，促进企业提高产品质量，确保电子电路安全可靠、高质量运行，显得十分重要的。在复杂的电子电路中，产品的安全性和电磁兼容性，既是行业关注的焦点，也是行业必须不断优化的重点问题。电子产品在使用过程中，如果安全性出现问题，将会造成人身伤害，引起财产损失及对周围环境的破坏等。电磁兼容性涉及电子产品在使用中对其他电子产品产生电磁干扰或辐射，同时其本身也受到其他电子产品的电磁干扰的问题，不仅影响到该电子产品本身的可靠性和安全性，也影响到其他电子产品的可靠性和安全性。为此，世界各国、不同使用领域的电子产品都制定了相应的安全标准和电磁兼容标准。面对电子行业对安全标准和电磁兼容标准如此纷繁、复杂的要求，如何通过开发性能优越的电容器，确保电子产品的安全性和电磁兼容性，既是电容器开发行业面临的紧迫而现实的问题，也是电容器开发行业应着力解决的技术难点问题。在电子元器件领域，电容器的种类很多，包括耦合电容、滤波电容、振荡电容、软启动电容、频率补偿电容、安规电容等。安规电容是最能兼顾产品的安全性和电磁兼容性的一种高性能的电容器，其放电方式和普通电容不同，普通电容在外部电源断开后电荷会保留很长时间，而安规电容在外部电源断开后电荷会马上消失。安规电容这种在外部电源断开后电荷马上消失的特征，既解决了断电后用手触摸会被电击的问题，也解决了电荷存在对其他电子产品产生电磁干扰或辐射的问题。在电子元器件领域，微型化、高性能是永远不变的趋势，这有助于实现设备紧凑化，增加电路设计自由度，带来全新功能和附加价值。陶瓷电容器作为电子产品中不可缺少的元件之一，研究开发具有高耐压、高介电常数、低介质损耗和低电容量变化率的微型化、高性能贴片型安规瓷介电容器是未来的发展方向，应用前景是广阔的。近年来，尽管随着介质材料、电极材料和制造技术的进步，安规瓷介电容器制备技术得到了一定的发展。但是，与行业发展的要求相比，与安规瓷介电容器制造技术的复杂性相比，研发微型化、高可靠性安规瓷介电容器是十分困难的。从本质上看，陶瓷芯片是提高安规瓷介电容效能的本质所在，安规瓷介电容还可以通过采用耐高温阻燃外壳，阻燃环氧树脂封装等方式，提高阻燃性能，提高承受外部线路受雷击或其他设备故障而引起的较高的脉冲电压冲击等能力，确保具有耐冲击电流大，抗电强度高，电性能优良，自愈性良好的特性。因此，如何通过科学配方，经压制成型、煅烧、烧结、化学沉积制备全对称无陶瓷留边铜电极芯片，采用引出端材料二次成型翘起和开孔封装实现适用于微型化片式化表面贴装型的高可靠性安规瓷介电容器，是实现电容器轻型化、微型化、片式化，依靠体积更小的电容器助推电子产品实现更小的体积、更高的性能的关键。技术实现要素：本发明公开一种微型化高可靠性贴片型安规瓷介电容器及其加工方法，涉及增强绝缘型y1类安规瓷介电容器和基本绝缘型y2类安规瓷介电容器领域。安规瓷介电容器国际标准iec60384‐14:2013edition4.0要求，y1类电容器必须能够承受8.0kvac的脉冲电压，y2类电容器必须能够承受5.0kvac的脉冲电压。现有技术生产的瓷介电容器芯片为了满足上述要求，一般通过增加陶瓷介质厚度的方法来提高耐压水平，但增加陶瓷体厚度的同时会增加瓷体电极面积，使陶瓷电容器直径、厚度均增大，不能满足客户pcb背贴产品高度不能超过2.5mm的尺寸要求，在实际使用时受到限制。本发明制备的陶瓷芯片在解决了传统安规电容器存在电极不完全对称、银离子易发生迁移、电致应变导致的瓷体破坏问题的基础上，解决了现有技术生产的安规瓷介电容器体积大，无法降低安规电容器成品厚度，不能满足客户超薄型pcb背贴尺寸要求的问题。在此基础上，采用更加合理的焊接、封装工艺实现了电容器成品的微型化，在满足该类产品相关国际标准性能要求的同时，满足了整机客户对于产品在pcb板背面安装的小尺寸要求。为更好实现上述目的，本发明采用的技术方案为：一种微型化高可靠性贴片型安规瓷介电容器及其加工方法，其技术要点是：该加工方法中采用batio3、srtio3、bi2o3、nb2o5、zno、mno2原料制备的陶瓷电容粉料经压制成型、煅烧、烧结制备高介电常数、高抗电强度、低介质损耗的陶瓷粉料，其中sl特性陶瓷粉料的介电常数300～330，介质损耗＜0.1％，抗电强度＞12kvac/mm，b特性陶瓷粉料的介电常数3500～4000，介质损耗＜2.5％，抗电强度＞10kvac/mm，e特性陶瓷粉料的介电常数9300～10000，介质损耗＜1.0％，抗电强度＞8kvac/mm。以此为基础制备电容器芯片，在保证芯片电性能满足安规电容器国际标准的前提下实现陶瓷芯片的微型化；进而采用化学沉积法或等离子真空溅射法制备无陶瓷留边铜电极，解决电极形状不规则易产生电压畸变、银离子迁移导致电极距离缩短、电致应变破坏瓷体的问题；通过采用引出端材料二次成型翘起和开孔等异形设计进一步保证和提高产品抗电强度，高压塑封环氧树脂后实现适用于微型化、片式化、高可靠性表面贴装型安规瓷介电容器。本发明的优点及有益效果是：本发明依靠batio3、srtio3、bi2o3、nb2o5、zno、mno2原料制备的高性能陶瓷电容粉料，具备高介电常数、低介质损耗、高抗电强度等特点，其中sl特性陶瓷粉料的介电常数300～330，介质损耗＜0.1％，抗电强度＞12kvac/mm，b特性陶瓷粉料的介电常数3500～4000，介质损耗＜2.5％，抗电强度＞10kvac/mm，e特性陶瓷粉料的介电常数9300～10000，介质损耗＜1.0％，抗电强度＞8kvac/mm。陶瓷粉料经压制、烧结工艺制备安规电容器陶瓷芯片，基于陶瓷粉料的高介电常数、高抗电强度性能，在满足安规电容器国际标准的前提下实现了陶瓷芯片的微型化。通过化学沉积法或等离子真空溅射法形成全对称无陶瓷留边铜电极芯片，解决了传统安规电容器存在的电极不完全对称、银离子在高压电场作用下发生迁移进入晶格空隙导致的抗电强度下降、陶瓷体在电场作用下电畴发生定向偏转导致的电致应变引起的瓷体破坏问题，实现了既满足客户超薄型pcb背贴尺寸要求，又满足安规瓷介电容器国际标准性能要求的双重目标，是适用于微型化片式化表面贴装型安规电容器的理想陶瓷芯片。采用异形引出端，在引出端焊接部位后方形成翘起，防止焊接过程中易出现焊锡沿引出端流淌至芯片电极边缘形成尖端放电，导致局部电压过高而引发产品失效的问题，进一步提高产品耐电压性能。在引出端非焊接部位开孔，使封装材料可以有效包裹产品，防止封装时由于引出端阻挡，导致封装材料有气泡出现而降低绝缘性能的问题，进而在保证产品微型化的同时满足产品相关电性能指标。具体实施方式陶瓷电容是安规电容的重要实现方式。陶瓷电容是指采用陶瓷介质的电容统称，陶瓷芯片作为陶瓷电容器的核心部件，是确保电容器具有高耐压、低介质损耗、低电容量变化率和微型化、片式化、高可靠性表面贴装型特点的基础。长期以来，陶瓷电容器大多采用在陶瓷芯片两面印刷银浆，然后还原烧成银质薄膜作极板制成电极芯片，在两极焊上引线构成，使其具备特定的容量值、介质损耗、绝缘电阻和耐电压。但是，这种传统技术存在如下不足：一是电极不完全对称，施加测试电压时电场不均匀，局部电压积聚，特别是边缘电场由于电极形状不规则易产生畸变，造成边缘电场强度过大导致耐电压击穿的问题。二是银电极在强电场作用下，会发生银离子不断向陶瓷介质晶格间隙进行迁移进入瓷体内部的问题，导致两侧电极间距离缩短，降低了陶瓷介质抗电强度。三是存在电致应变导致的瓷体破坏的问题。传统电容器陶瓷芯片电极与瓷体直径不同，有陶瓷留边，在交流电场下，由于瓷体电畴在电场作用下不断沿电场方向取向，电极覆盖部分的陶瓷体发生形变，而陶瓷留边无电致应变，导致内部形变被束缚，两者间的应力作用导致电极覆盖的瓷体部分发生挠性弯曲，在电极边缘发生破坏。因此，立足解决上述问题，开发一种适用于微型化、片式化、高可靠性表面贴装型安规电容器的陶瓷芯片，对于安规电容器行业的发展显得十分重要。目前陶瓷介质电容器陶瓷材料有主要使用tio2、batio3、cazro3、srtio3等原料，这些原料具有资源丰富、适合批量生产、结构简单、价格低廉、电容量范围较宽、损耗较小的特点。制备陶瓷电容器所使用的陶瓷材料的介电常数是陶瓷材料的固有属性，决定着相同体积时其电容量的高低。在采用相同陶瓷粉料的基础上，如何控制陶瓷电容介质层的厚度，是陶瓷电容制备的核心技术，本质在于陶瓷芯片的制备。对于陶瓷电容器的陶瓷材料batio3和srtio3来说，batio3的介电常数大、损耗大；srtio3的介电常数小、损耗小、耐压强度高。二者单独使用，均存在一定的缺陷。通过混合、掺杂、改性等办法形成的以batio3和srtio3为主料的固溶体，是一种理想的电容器制备原料。要获得高质量的安规电容器的陶瓷芯片，煅烧陶瓷芯片的方法很重要。前苏联学者merzhanov和borovinskaya于1967年发现的shs技术，该技术在无需外加热源的情况下，依靠加压，利用自身高放热化学反应制备了致密的陶瓷电容器陶瓷材料。该法具有粒径细小、活性高、均匀的显微结构、可调的化学组分、受外界污染较少、易于获得高性能的陶瓷材料的优点，具有广泛的应用前景。传统陶瓷烧结工艺，具有工艺、设备简单、制造成本低的特点。但存在烧结温度高、烧结时间长、晶粒异常、颗粒不均等问题。微波烧结具有烧结速度快、保温时间短、避免晶粒粗化的特点。热压烧结会增强新相成核的机会，能有效降低晶粒的最终尺寸。放电等离子烧结技术通过瞬时产生的放电等离子，能使烧结体内部每个颗粒均匀地自身发热，活化颗粒表面，热效率高，在短时间内使被烧结体达到致密程度。要获得高质量的安规电容器的陶瓷芯片，烧结工艺参数极为关键。烧结气氛对样品烧结的影响非常大，决定着产品的致密程度。在有氧条件下，晶体表面易形成正离子缺位型的非化学计量化合物，正离子空位增加。在氢气条件下，由于氢原子半径非常小，易于扩散和消除闭口气孔，使氧化铝等类型的材料在此条件下烧结可以得到接近于理论密度的烧结体样品。烧结保温时间对样品性能的影响是双向的。延长烧结保温时间会完善样品的显微结构，这对粘性流动机理的烧结影响尤为明显。值得强调的是，不合理地延长烧结温度下的保温时间，晶粒在此时间内会急剧长大，加剧二次重结晶作用，从而恶化样品的性能要求。烧结温度对样品在高温下的相转变、晶粒的生长速率、样品的质量要求以及样品的密度影响均较大。一般情况下，烧结温度与试样致密度呈正向关系。烧结温度高，晶粒的生长速率太快，其力学性能较差；烧结温度低，样品的致密度非常低，质量达不到要求。烧结压力的影响主要表现为素坯成型压力和烧结时的外压力上。烧结压力越大，样品颗粒堆积越紧密和致密度越高，能够有效的抑制晶粒长大。一般地，理想的烧结压力在30～50mpa之间。值得强调的是，在这一区间内，样品的致密度变化不大。烧结升温速率的影响表现在：加快升温速率，既有利于抑制晶粒的长大，得到大小均匀的细晶粒陶瓷，还能提高烧结设备和能源利用率。但是，升温速率过大，相当于缩短了保温时间，因而导致样品致密度的下降。安规电容分为x型和y型，x电容一般都标有安全认证标志和耐压ac250v或ac500v字样，但其真正的直流耐压高达2000v以上；y电容一般都标有安全认证标志(如ul、vde、cqc等标识)和耐压ac250v或ac400v字样。然而，其真正的交流耐压高达4000v。因此，安规电容作为一种高性能的电容，深受行业的欢迎，被广泛应用于各类电子设备、电机、电动工具、照明灯具、空调器、电冰箱、洗衣机等领域中，具有广泛的应用前景。本发明涉及如下技术方案：一种微型化高可靠性贴片型安规瓷介电容器及其加工方法，其中：该加工方法中采用batio3、srtio3、bi2o3、nb2o5、zno、mno2原料按一定比例混合均匀后，经砂磨机研磨至颗粒粒度d50在1.0μm以下，d90在1.5μm以下的精细陶瓷粉料，实现陶瓷粉料的高介电常数、低介质损耗和高抗电强度；制备的陶瓷电容粉料经压制成型、煅烧、烧结、化学沉积法或等离子真空溅射法制备全对称无陶瓷留边铜电极芯片，实现陶瓷芯片的微型化；进一步通过采用引出端材料二次成型翘起和开孔等异形设计保证和提高了产品抗电强度，高压塑封环氧树脂后实现微型化高可靠性贴片型安规瓷介电容器。进一步地，一种微型化高可靠性贴片型安规瓷介电容器，加工方法包括如下步骤：(1)将由batio3、srtio3、bi2o3、nb2o5、zno、mno2原料按一定比例混合均匀后，经砂磨机研磨至颗粒粒度d50在1.0μm以下，d90在1.5μm以下的精细陶瓷粉料，喷雾造粒或离心造粒形成高性能陶瓷粉料；(2)制备的安规电容器陶瓷粉料压制成型后的生坯片按3℃—5℃/min将温度升高至1200℃—1400℃；(3)将陶瓷电容生坯片在1200℃—1400℃下煅烧1小时至4小时；(4)将陶瓷芯片材料离开加热区，按5℃—8℃/min降温至80℃—100℃，然后在自然条件下降至常温形成陶瓷芯片；(5)将降至常温形成陶瓷芯片采用化学沉积法或等离子真空溅射法形成全对称无陶瓷留边铜电极芯片；(6)采用异形电极引出端，在引出端上形成二次成型翘起；(7)在引出端非焊接位置上设置孔洞，实现封装材料的致密封装；(8)形成封装后厚度尺寸小于2.5mm，满足整机客户pcb背贴限高要求，长度、宽度尺寸和相关电性能指标满足相关国际标准要求的微型化表面贴装型安规电容产品；进一步地，batio3、srtio3、bi2o3、nb2o5、zno、mno2原料的粒度均小于50μm，混合研磨后陶瓷粉料粒度小于2μm。实施例一生产工艺如下：1、将由batio3、srtio3、bi2o3、nb2o5、zno、mno2等原料按一定比例混合均匀后，经砂磨机研磨至颗粒粒度d50在1.0μm以下，d90在1.5μm以下的精细陶瓷粉料，喷雾造粒或离心造粒形成高性能陶瓷粉料，其中sl特性陶瓷粉料的介电常数300～330，介质损耗＜0.1％，抗电强度＞12kvac/mm，b特性陶瓷粉料的介电常数3500～4000，介质损耗＜2.5％，抗电强度＞10kvac/mm，e特性陶瓷粉料的介电常数9300～10000，介质损耗＜1.0％，抗电强度＞8kvac/mm。2、将1安规电容器陶瓷粉料压制成型后的生坯片按3℃—5℃/min将温度升高至1200℃—1400℃。3、将2陶瓷电容生坯片在1200℃—1400℃下煅烧1小时至4小时。4、将3陶瓷芯片材料离开加热区，按5℃—8℃/min降温至80℃—100℃，然后在自然条件下降至常温形成陶瓷芯片。5、将4陶瓷电容芯片采用化学沉积法或等离子真空溅射法在芯片表面形成全对称无陶瓷留边铜电极芯片。6、将5中电极芯片焊接在两个异形电极引出端上。7、将6中焊接后的电极芯片在高温高压下封装环氧树脂塑封料。8、按相关国际标准和客户要求对电极引出端进行加工，并对产品进行相关测试、分选。按此工艺路线实现的陶瓷电容芯片直径＜5.0mm，厚度＜1.2mm，封装后产品厚度＜2.5mm，满足整机客户pcb背贴高度尺寸要求，长度、宽度尺寸和电性能参数满足相关产品国际标准要求。本发明产品与传统产品实施例指标对标分别见表1、表2、表3。表1本发明产品实施例指标情况表表2传统产品1实施例指标情况表表3传统产品2实施例指标情况表本发明产品特点：1、陶瓷粉料高性能通过科学配方和混料研磨工艺，将由batio3、srtio3、bi2o3、nb2o5、zno、mno2等原料按一定比例混合均匀后，经砂磨机研磨至颗粒粒度d50在1.0μm以下，d90在1.5μm以下的精细陶瓷粉料，喷雾造粒或离心造粒形成高性能陶瓷粉料，其性能指标如表4。表4高性能陶瓷粉料技术指标温度特性组别介电常数介质损耗抗电强度sl300～330＜0.1％＞12kvac/mmb3500～4000＜2.5％＞10kvac/mme9300～10000＜1.0％＞8kvac/mm2、芯片全电极经压制成型、煅烧、烧结、化学沉积制备无陶瓷留边铜电极芯片，使电极与瓷片直径相同或极少陶瓷留边(＜0.5mm)，电极边缘整齐，两侧电极完全对称，各处电场强度均匀，大大提高了芯片抗电强度。而传统工艺通过印刷银电极方式生产的陶瓷芯片产品电极不完全对称，且必须留有一定的陶瓷留边，施加测试电压时电场强度不均匀，局部电压积聚，特别是边缘电场由于电极形状不规则易产生畸变，造成边缘电场强度过大导致电压击穿。3、电极材料无离子迁移传统电容器采用银作为电极材料，在强电场作用下会不断向陶瓷介质晶格间隙进行迁移，进入瓷体内部，随使用时间延长不断缩短两侧电极间距离，降低陶瓷介质抗电强度。本专利发明的产品使用铜作为电极材料，无离子迁移，不会发生产品远期失效。4、电极芯片无交流电场下电致应变导致的瓷体破坏传统电容器陶瓷芯片电极与瓷体直径不同，有陶瓷留边，在交流电场下，由于瓷体电畴在电场作用下不断沿电场方向取向，电极覆盖部分的陶瓷体发生形变，而陶瓷留边无电致应变，导致内部形变被束缚，两者间的应力作用导致电极覆盖的瓷体部分发生挠性弯曲，在电极边缘发生破坏。本专利发明的陶瓷芯片电极直径与瓷体直径一致，在交流电场下，陶瓷体整体伸缩，无外力束缚，不会破坏陶瓷体，导致抗电强度降低。5、引出端材料二次成型翘起防止局部电场积聚在芯片外接引出端上形成二次成型翘起，防止芯片与引出端焊接过程中焊锡沿引出端流淌至芯片边缘，导致电极边缘不规则，形成尖端，施加测试电压时形成尖端电场积聚，局部位置电压过高降低产品耐电压的问题。6、引出端开孔防止封装材料气泡在引出端非焊接位置开孔，有利于封装材料进入二次成型翘起部位，防止因引出端阻挡导致封装材料不能完全包裹在产品表面，在翘起下方形成气泡，从而降低封装材料的绝缘性能，导致产品电性能下降的问题，进而在保证产品微型化的同时满足产品相关电性能指标。当前第1页12