一种复合结构的槽栅二极管的制作方法

文档序号:16476918发布日期:2019-01-02 23:41阅读:206来源:国知局
一种复合结构的槽栅二极管的制作方法

本发明涉及功率半导体技术,特别涉及一种复合结构的槽栅二极管。



背景技术:

在电子电路中,二极管是最常用的电子元件之一,传统的整流二极管主要是肖特基整流器和pn结整流器。其中,pn结二极管能够承受较高的反向阻断电压,稳定性较好,但是其正向导通压降较大,反向恢复时间较长。肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的,通态压降较低。由于是单极载流子导电,肖特基二极管在正向导通时没有过剩的少数载流子积累,反向恢复较快。但是肖特基二极管的反向击穿电压较低,反向漏电流较大,温度特性较差。为了提高二极管的性能,国内外研究者们一直试图结合pn结二极管和肖特基二极管的优点,提出了p-i-n二极管、结势垒控制整流器jbs(junctionbarrierschottkyrectifier)、mos控制二极管mcd(moscontrolleddiode)、槽栅mos势垒肖特基二极管tmbs(trenchmosbarrierschottkydiode)等器件。快恢复二极管具有较好的开关特性、较短的反向恢复时间,它内部结构与普通的额pn结不同,属于p-i-n二极管,在p型材料和n型材料之间添加了i基区,由于基区很薄,反向恢复电荷很小,所以快恢复二极管的反向恢复时间较短,正向压降较低,反向击穿电压较高。

功率整流器通常应用于电力电子电路以控制电流方向,根据其导通特性及阻断能力,往往采取相应的器件来实现整流。用于高压领域时,传统p-i-n二极管的正向导通压降一般高于0.7v(通态电流密度为100a/cm2),且开启电压较高,反向恢复时间较长。在低压领域,平面肖特基二极管在高温下漏电较大,功耗较高,且击穿电压一般在200v以下。

tmbs整流器最初于1993年由b.j.baliga首次提出,如图1所示,该器件虽然有效改善了平面肖特基二极管的反向漏电和击穿电压两方面的问题,但肖特基结的高温可靠性不理想仍然是存在的一个问题,尤其在高温工作期间。



技术实现要素:

针对上述问题,本发明所要解决的问题是:获得更低的导通压降和更高的可靠性,提出一种利用积累层与p型埋层共同控制导电沟道的复合结构的槽栅二极管,使得槽栅二极管在保证较低正向导通压降的同时,实现较高的反向耐压。

为实现上述发明目的,本发明技术方案如下:

一种复合结构的槽栅二极管,包括n型半导体衬底7、位于n型半导体衬底7底部的阴极8、位于n型半导体衬底7上层的n型半导体漂移区6、位于n型半导体漂移区6上层的栅氧化层2和位于栅氧化层2上层的阳极1;所述栅氧化层2为槽栅结构;其特征在于,在沟槽两侧的栅氧化层2之间设置有第一n型半导体掺杂区5、第一p型半导体掺杂区3;所述第一n型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连;所述第一p型半导体掺杂区3位于沟槽两侧的第一n型半导体掺杂区5之间,其中第一p型半导体掺杂区3的顶部与阳极1相连;其特征还在于,沟槽的下表面有p型埋层4。

进一步地,所述第一p型半导体掺杂区3为轻掺杂p型半导体区域。

进一步地,所述第一n型半导体掺杂区5为轻掺杂n型半导体区域。

进一步地,器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。

本发明的有益效果为:本发明提供的一种积累层与p型埋层共同控制的槽栅二极管,利用mos和pn结结构,正向开启时由电子积累层导电,可在同样的电流密度下实现更低的正向压降;通过pn结耐压,器件在高温下的可靠性更好。本发明属于多数载流子器件,反向恢复时间短。

附图说明

图1是传统tmbs结构示意图及其沿肖特基接触处的纵向电场分布示意图;

图2是实施例1所提供的一种复合结构的槽栅二极管的示意图;

图3是实施例1所提供的一种复合结构的槽栅二极管的结构示意图及其内建电场示意图;

图4是实施例2所提供的一种复合结构的槽栅二极管的结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。

本发明的二极管有阴极和阳极两个控制电极,没有栅电极结构。

实施例1

一种复合结构的槽栅二极管,如图2所示,包括n型半导体衬底7、位于n型半导体衬底7底部的阴极8、位于n型半导体衬底7上层的n型半导体漂移区6、位于n型半导体漂移区6上层的栅氧化层2和位于栅氧化层2上层的阳极1;所述栅氧化层2为槽栅结构;其特征在于,在沟槽两侧的栅氧化层2之间设置有第一n型半导体掺杂区5、第一p型半导体掺杂区3;所述第一n型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连;所述第一p型半导体掺杂区3位于沟槽两侧的第一n型半导体掺杂区5之间,其中第一p型半导体掺杂区3的顶部与阳极1相连;其特征还在于,沟槽的下表面有p型埋层4。

本例的工作原理为:

本例提供的一种积累层与p型埋层共同控制的槽栅二极管,利用积累层大幅降低导通电阻,降低了同等电流密度下的正向压降。这里以一种积累层与p型埋层共同控制的复合结构的槽栅二极管为例(内建电场如图3所示)。

当阳极1加正电压时,在栅氧化层2与第一n型半导体掺杂区5之间形成一层较薄的积累层,电子通过该导电沟道由n型半导体漂移区6到达阳极1,由于积累层的电子浓度更高,迁移率更大,因而相比传统tmbs二极管可以实现更低的正向导通压降。当阳极1接地,阴极8加正压时,第一n型半导体掺杂区5与第一p型半导体掺杂区3之间形成了空间电荷区,构成了一个电子的势垒,电场方向为从第一n型半导体掺杂区5到第一p型半导体掺杂区3,因而阻挡了电子从阳极1到达n型半导体漂移区6,随着阴极8电压不断升高,耗尽区不断向轻掺杂的第一n型半导体掺杂区5一侧扩展,从而使器件能承受较高的耐压。同时p型埋层4可以辅助耗尽n型半导体漂移区6,进一步提高二极管的耐压。

实施例2

如图4所示,本例的结构为在实施例1的基础上,将p型埋层4拉伸,p型埋层4的下表面与n型半导体衬底7的上表面接触,本例的工作原理与实施例1相同,可以进一步提升槽栅二极管的反向耐压。

上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。



技术特征:

技术总结
本发明设计功率半导体技术,特别涉及一种复合结构的槽栅二极管。本发明的有益效果为:本发明提供的一种积累层与P型埋层共同控制的槽栅二极管,利用MOS和PN结结构,正向开启时由电子积累层导电,可在同样的电流密度下实现更低的正向压降;通过PN结耐压,器件在高温下的可靠性更好。本发明属于多数载流子器件,反向恢复时间短。

技术研发人员:李泽宏;杨梦琦;宋炳炎;任敏;张金平;高巍;张波
受保护的技术使用者:电子科技大学
技术研发日:2018.08.24
技术公布日:2019.01.01
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1