芯片子模组与凸台的匹配方法及压接型IGBT器件的封装方法与流程

本发明涉及功率半导体器件封装
技术领域：
，具体涉及一种芯片子模组与凸台的匹配方法及压接型igbt器件的封装方法。
背景技术：
：压接型igbt器件是通过采用压接封装形式对igbt器件进行封装，将芯片、钼片、金属电极、凸台等，通过机械压力压接在一起，从而保证组件间良好的电气和机械连接。其中芯片、钼片和金属电极构成了压接型igbt器件的芯片子模组，将芯片子模组安装在凸台上可完成整体封装。由于压接型igbt器件内部并联了多个芯片子模组，任意两个芯片子模组之间都会存在差异，包括由零部件加工几何尺寸差异导致的累计装配高度偏差，以及芯片电特性参数偏差等。因此，为了减小各种偏差，从而保证压接型igbt器件具有更好的机械性能和电气特性，有必要研究芯片子模组与凸台的匹配方式。目前，传统的芯片子模组与凸台的匹配方式，一般利用人工对压接型igbt器件的芯片子模组的高度参数或电气参数进行筛选，然后，随机匹配装入压接型igbt器件的管壳凸台中，造成芯片子模组与凸台之间存在较大的匹配偏差，进而导致压接型igbt器件封装后其压力仍分布不均匀，依然影响压接型igbt器件的电气性能，并且人工筛选的方式，显然，其效率较低，无法快速完成批量的压接型igbt器件的封装。技术实现要素：有鉴于此，本发明提供了一种芯片子模组与凸台的匹配方法，以解决现有技术中芯片子模组与凸台的匹配方式主要利用人工进行匹配，其匹配误差较大，匹配效率较低的问题。为此，本发明提供了如下技术方案：本发明实施例提供一种芯片子模组与凸台的匹配方法，包括如下步骤：s11、获取芯片子模组的高度偏差和数量；s12、根据所述芯片子模组的高度偏差和数量，对所述芯片子模组的高度偏差进行分组，相邻两组的所述芯片子模组的高度偏差的差值为第一预设阈值；s13、随机生成多个待匹配凸台的高度偏差，并对所述多个待匹配凸台的高度偏差进行分组，相邻两组的所述待匹配凸台的高度偏差的差值为所述第一预设阈值；s14、分别统计每组所述芯片子模组的高度偏差的对应数量和每组所述待匹配凸台的高度偏差的对应数量；s15、当每组所述待匹配凸台的高度偏差与每组所述芯片子模组的高度偏差相等时，判断每组所述待匹配凸台的高度偏差的对应数量与每组所述芯片子模组的高度偏差的对应数量的差值是否大于零；s16、当所述差值大于零，根据所述差值计算所述芯片子模组与所述待匹配凸台的整体数量匹配偏差值，并判断该所述整体数量匹配偏差值是否大于第二预设阈值；s17、当所述整体数量匹配偏差值大于所述第二预设阈值时，对存在所述差值的所述每组所述待匹配凸台的高度偏差的对应数量进行差值补偿；s18、循环所述步骤s13-步骤s17，直到所述整体数量匹配偏差值小于所述第二预设阈值使得所述芯片子模组与所述待匹配凸台匹配为止。可选地，所述的芯片子模组与凸台的匹配方法，还包括：当所述差值不大于零时，将所述差值清零。可选地，所述的芯片子模组与凸台的匹配方法，对存在所述差值的每组所述待匹配凸台的高度偏差的数量进行差值补偿的步骤包括：查找与所述存在所述差值的每组所述待匹配凸台的高度偏差最接近的每组所述芯片子模组的高度偏差；从所述最接近的每组所述芯片子模组的高度偏差中分配若干数量的所述芯片子模组补偿所述存在所述差值的每组所述待匹配凸台，所述若干数量等于所述差值。可选地，所述获取芯片子模组的高度偏差和数量的步骤包括：获取所述芯片子模组的高度参数和数量；从所述芯片子模组的高度参数中选取最小值；计算各所述芯片子模组的高度参数与所述最小值的差值得到所述芯片子模组的高度偏差。可选地，所述随机生成多个待匹配凸台的高度偏差的步骤包括：获取多个待匹配凸台的高度参数；从所述多个待匹配凸台的高度参数中选取最大值；计算所述最大值与各所述待匹配凸台的高度参数的差值；根据所述最大值与各所述待匹配凸台的高度参数的差值的特征，随机生成所述待匹配凸台的高度偏差。可选地，所述芯片子模组包括igbt芯片子模组和frd芯片子模组。本发明实施例提供一种压接型igbt器件的封装方法，包括：对芯片子模组的芯片、钼片和金属电极进行预封装；对所述芯片子模组的高度和电气特性以及待匹配凸台的高度进行测试，并将测试参数记录在电子表格中；按照所述的芯片子模组与凸台的匹配方法，对所述芯片子模组与所述待匹配凸台进行匹配得到匹配结果；根据所述匹配结果，将所述芯片子模组封装在与之对应的待匹配凸台中。可选地，所述并将测试参数记录在电子表格中的步骤包括；获取所述芯片子模组的电气参数、高度参数、所述芯片子模组在芯片托盘中的位置坐标以及所述芯片托盘的编号；将所述芯片子模组的所述高度参数、所述电气参数、所述位置坐标和所述芯片托盘的编号进行关联存入所述电子表格；获取所述待匹配凸台的高度参数，并按照预定编号将所述待匹配凸台的高度参数存入所述电子表格。可选地，所述匹配结果包括所述电子表格记录的所述测试参数及待匹配凸台的高度参数。本发明实施例一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时所述的芯片子模组与凸台的匹配方法的步骤；或所述的压接型igbt器件的封装方法的步骤。本发明实施例提供一种匹配设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现所述的芯片子模组与凸台的匹配方法的步骤。本发明实施例提供一种封装设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现所述的压接型igbt器件的封装方法的步骤。本发明技术方案，具有如下优点：本发明提供了一种芯片子模组与凸台的匹配方法及压接型igbt器件的封装方法，其中芯片子模组与凸台的匹配方法，通过将芯片子模组的高度偏差进行分组，然后将分组后的芯片子模组的高度偏差分别与随机生成的待匹配凸台的高度偏差进行叠加，计算待匹配凸台的整体数量匹配偏差值，然后与第二预设阈值进行比较，并对待匹配凸台的差值进行补偿直到整体数量匹配偏差小于第二预设阈值，进而实现芯片子模组与待匹配凸台一一对应的目的。本发明可以实现对批量的芯片子模组与待匹配凸台的快速匹配，即提高了匹配效率，且可以使得整体匹配误差较小，通过该匹配方式有利于压接型igbt器件的封装，进而保证了压接型igbt器件具有良好的电气特性。附图说明为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例的芯片子模组与凸台的匹配方法的第一流程图；图2是本发明实施例的芯片子模组与凸台的匹配方法的第二流程图；图3a是本发明实施例的igbt芯片子模组的高度偏差的条形图；图3b是本发明实施例的frd芯片子模组的高度偏差的条形图；图4是本发明实施例的芯片子模组与待匹配凸台的高度偏差叠加的条形图；图5是本发明实施例的芯片子模组与凸台的匹配方法的第三流程图；图6是本发明实施例压接型igbt器件的封装方法的流程图；图7是本发明实施例匹配设备的硬件示意图；图8是本发明实施例封装设备的硬件示意图。具体实施方式下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。实施例1本发明实施例提供了一种芯片子模组与凸台的匹配方法，如图1所示，包括如下步骤：s11、获取芯片子模组的高度偏差和数量。此处的芯片子模组包括igbt芯片子模组和frd芯片子模组，igbt芯片子模组与frd芯片子模组都分别需要与凸台匹配进而才能完成压接型igbt器件的封装。igbt芯片子模组与frd芯片子模组分别与各自的凸台进行匹配，二者的匹配方式相同。芯片子模组与凸台的匹配方式可代表igbt芯片子模组与frd芯片子模组分别与各自的凸台的匹配。压接型igbt器件的内部一般并联了多个芯片子模组，由于任意两个芯片子模组的高度都存在一定差异，所以，将差异不同的芯片子模组装配在凸台上，将导致整体高度也会存在一定差异，这将影响压接型igbt器件的电气特性，所以，研究芯片子模组与凸台的匹配方式很重要。具体地，如图2所示，获取芯片子模组的高度偏差和数量的步骤s11包括：s111、获取芯片子模组的高度参数和数量。此处的芯片子模组的高度参数通过数显千分尺或螺旋测微仪进行测量，并且该数显千分尺与螺旋测微仪的测量精度达到1微米。例如：所获取的芯片子模组的高度参数为4.204、4.198、4.195、4.199、4.196。芯片子模组作为与待匹配凸台匹配的供应方，所以，需要获取很多个芯片子模组的高度参数。s112、从芯片子模组的高度参数中选取最小值。例如：上述步骤s111中的芯片子模组的高度参数为4.204、4.198、4.195、4.199、4.196，从这些芯片子模组的高度参数中选取最小值4.195。当然，芯片子模组的数量并不限定为5个，还可以为更多的数量。s113、计算各芯片子模组的高度参数与最小值的差值得到芯片子模组的高度偏差。从上述步骤s112中得到芯片子模组的最小值为4.195，计算该各芯片子模组的高度参数与该最小值的差值得到高度偏差。第1个高度偏差为：4.204-4.195＝9，第2个高度偏差为：4.198-4.195＝3，第3个高度偏差为：4.195-4.195＝0，第4个高度偏差为：4.199-4.195＝4，第5个高度偏差为：4.196-4.195＝1，所以，得到5个芯片子模组的高度偏差。如果存在更多的芯片子模组，同理，也分别计算各芯片子模组的高度参数与最小值的差值得到各芯片子模组的高度偏差。s12、根据芯片子模组的高度偏差和数量，对芯片子模组的高度偏差进行分组，相邻两组的芯片子模组的高度偏差的差值为第一预设阈值。根据已获取的芯片子模组的高度偏差和数量，将这些高度偏差按照预设间距进行分组，并分别统计每组高度偏差的数量，预设间距为相邻两组的芯片子模组的高度偏差的差值为第一预设阈值。例如：如图3a所示，为igbt芯片子模组的条形分组统计图，该条形分组统计图的横坐标为igbt芯片子模组的高度偏差，该条形分组统计图的纵坐标为igbt芯片子模组的数量，在横坐标上可以看出高度偏差是按照从小至大的顺序进行排列，相邻两条形图的间距相同，每个条形图代表一组igbt芯片子模组的高度偏差，每组igbt芯片子模组的高度偏差分别对应一个数量，故通过该条形图可以对每组igbt芯片子模组的高度偏差的数量进行统计。相邻两条形图的间距代表相邻两组igbt芯片子模组的高度偏差的差值为第一预设阈值，通常该第一预设阈值为1微米，所以，可实现更多数量的igbt芯片子模组的高度偏差的精细分组。在图3a中，当igbt芯片子模组的高度偏差为10时，其对应的igbt芯片子模组的数量为15。例如：如图3b所示，为frd芯片子模组的条形图分组统计图，该条形分组统计图的纵坐标为frd芯片子模组的高度偏差，该条形分组统计图的纵坐标为frd芯片子模组的数量，在横坐标上可以看出frd芯片子模组的高度偏差也是按照从小至大的顺序进行排列，相邻两条形图的间距相同，每个条形图代表一组frd芯片子模组的高度偏差，每组frd芯片子模组的高度偏差分别对应一个数量，故通过该条形图可以对每组frd芯片子模组的高度偏差的数量进行统计。相邻两条形图的间距代表相邻两组frd芯片子模组的高度偏差的差值为上述中的第一预设阈值，通常该第一预设阈值也为1微米，所以，可实现更多数量的rfd芯片子模组的高度偏差的精细分组。在图3b中，当frd芯片子模组的高度偏差为20时，其对应的frd芯片子模组的数量为13。通过对芯片子模组的高度偏差进行分组便于将批量的芯片子模组与待匹配凸台同时进行匹配，即便于在同一高度偏差下分别对每组芯片子模组与每组待匹配凸台同时进行匹配。s13、随机生成多个待匹配凸台的高度偏差，并对多个待匹配凸台的高度偏差进行分组，相邻两组的待匹配凸台的高度偏差的差值为第一预设阈值。随机生成多个待匹配凸台的高度偏差的目的为了验证出与芯片子模组匹配的合适数值，从而为了快速使得随机生成的数值达到验证目的。例如：如图4所示，为待匹配凸台的高度偏差与芯片子模组的高度偏差叠加的条形条形图，该条形图的横坐标为高度偏差，该条形分组统计图的纵坐标为数量，在横坐标上可以看出高度偏差是按照从小至大的顺序进行排列，相邻两条形图的间距相同，每个条形图代表一组待匹配凸台的高度偏差，每组待匹配凸台的高度偏差分别对应一个数量，故通过该条形图可以对每组待匹配凸台的高度偏差的数量进行统计。相邻两条形图的间距代表相邻两组待匹配凸台的高度偏差的差值为第一预设阈值，通常该第一预设阈值也为1微米，所以，可实现更多数量的待匹配凸台的高度偏差或芯片子模组的高度偏差的精细分组。由此可以看出，待匹配凸台的分组方式与芯片子模组的分组方式相同。具体地，如图5所示，该随机生成多个待匹配凸台的高度偏差的步骤s13包括：s131、获取多个待匹配凸台的高度参数。此处的待匹配凸台的高度参数也通过数显千分尺或螺旋测微仪进行测量，并且该数显千分尺或螺旋测微仪的测量精度达到1微米。例如；所获取的待匹配凸台的高度参数为21.946、21.947、21.948、21.944。待匹配凸台作为与芯片子模组匹配的需求方。s132、从多个待匹配凸台的高度参数中选取最大值。例如：上述步骤s132中的待匹配凸台的高度参数为：21.946、21.947、21.948、21.944、21.950，从这些待匹配凸台的高度参数中选取最大值21.948。s133、计算最大值与各待匹配凸台的高度参数的差值。从上述步骤中得到待匹配凸台的最大值为21.948，第1个高度偏差为；21.948-21.946＝2，第2个高度偏差为：21.948-21.947＝1，第3个高度偏差为：21.948-21.948＝0，第4个高度偏差为21.948-21.944＝5，第5个高度偏差为：21.948-21.950＝3。如果存在n个待匹配凸台，就对这n个待匹配凸台按照上述方式计算n个高度偏差。s134、根据最大值与各待匹配凸台的高度参数的差值的特征，随机生成待匹配凸台的高度偏差。此处的差值特征为根据上述计算待匹配凸台的高度偏差的数值的分布情况，然后根据该分布情况随机生成多个用于校验芯片子模组与待匹配凸台的匹配结果的数值，可快速得到合适的校验结果。通过图3a或图3b可观察芯片子模组的高度偏差，通过图4可观察待匹配凸台的高度偏差与芯片子模组的高度偏差叠加情况。芯片子模组的高度偏差的计算方式与待匹配凸台的计算方式不同，利用芯片子模组的实际高度参数与最小值作差得到不同的芯片子模组的高度偏差，利用待匹配凸台的实际高度参数的最大值与待匹配凸台的实际高度参数作差得到不同的待匹配凸台的高度偏差，然后将不同的芯片子模组的高度偏差与不同的待匹配凸台的高度偏差进行匹配，为了使得较高的芯片子模组匹配上较低的待匹配凸台，较低的芯片子模组匹配上较高的待匹配凸台，从而保证整体匹配误差较小。s14、分别统计每组芯片子模组的高度偏差的对应数量和每组待匹配凸台的高度偏差的对应数量。根据图3a和3b可以分别实现对每组igbt芯片子模组的高度偏差对应数量的统计和每组frd芯片子模组的高度偏差对应数量的统计，根据图4可以实现对每组待匹配凸台的高度偏差对应数量的统计。s15、当每组待匹配凸台的高度偏差与每组芯片子模组的高度偏差相等时，判断每组待匹配凸台的高度偏差的对应数量与每组芯片子模组的高度偏差的对应数量的差值是否大于零。具体地，由于芯片子模组的高度偏差与待匹配凸台的高度偏差的分组方式相同，故可以将图3a或3b中的任一种芯片子模组与图4进行叠加，所谓的叠加即将芯片子模组高度偏差的分组情况与待匹配凸台的分组情况放在一个条形图中进行展示，即图4，在同一高度偏差下对应一组芯片子模组和一组待匹配凸台，在图4中，当每组的待匹配凸台的高度偏差与每组芯片子模组的高度偏差相等时，可观察同一坐标下的每组待匹配凸台的高度偏差与每组芯片子模组的高度偏差的差值。通过图4，可判断每组待匹配凸台的高度偏差的对应数量与每组芯片子模组的高度偏差的对应数量的差值是否大于零,在图4中，在同一高度偏差下，当每组待匹配凸台的高度偏差的对应数量小于每组芯片子模组的高度偏差的对应数量，需要对待匹配凸台进行差值补偿，而补偿数量即为图4中挨着横坐标的条纹部分。s16、当差值大于零，根据差值计算芯片子模组与待匹配凸台的整体数量匹配偏差值，并判断该整体数量匹配偏差值大于第二预设阈值。差值大于零，意味着每组待匹配凸台的数量比每组芯片子模组的数量多，显然，作为需求方的待匹配凸台得不到匹配要求，此时，对分组后的芯片子模组与待匹配凸台进行整体分析，实现整体数量匹配偏差值最小达到匹配要求。具体地，计算芯片子模组与待匹配凸台的整体数量匹配偏差值，在图4中，在同一坐标下分别对应一组芯片子模组和一组待匹配凸台，即此时该组的芯片子模组的高度偏差与该组待匹配凸台的高度偏差相同，但是，在同一坐标下其二者分别对应的纵坐标并不相同，即同一高度偏差值下对应的芯片子模组与待匹配凸台的数量并不相同，由于待匹配凸台作为需求方，芯片子模组作为供应方，在同一高度偏差下，当每组的待匹配凸台的数量小于每组芯片子模组的数量时，不能满足匹配需求，故需要计算不满足需求的差值。在图4中，统计在同一高度偏差下，每组待匹配凸台的高度偏差的对应数量与每组芯片子模组的高度偏差的对应数量的差值和，将该差值和作为整体数量偏差值。当差值不大于零时，将差值清零。此时，表示当每组的待匹配凸台的数量大于或等于每组芯片子模组的数量时，供应方的数量大于需求方，满足匹配需求，故将差值清零。s17、当整体数量匹配偏差值大于第二预设阈值时，对存在差值的每组待匹配凸台的高度偏差的对应数量进行差值补偿。第二预设阈值作为批量匹配芯片子模组与待匹配凸台的参考值，最终目的为了得到芯片子模组与待匹配凸台的匹配结果。上述步骤s17对存在差值的每组待匹配凸台的高度偏差的数量进行差值补偿的步骤包括：首先，查找与存在差值的每组待匹配凸台的高度偏差最接近的每组芯片子模组的高度偏差。例如：在图4中，当高度偏差为20时，待匹配凸台的数量为15，芯片子模组的数量为10(在图4中，当高度偏差为10时，芯片子模组的数量小于待匹配凸台的数量，故芯片子模组在图4中被待匹配凸台遮住)，此时待匹配凸台的数量比芯片子模组的数量多5个，因此，需要对高度偏差为20的待匹配凸台的数量进行差值补偿，补偿5个高度偏差的芯片子模组给该组高度偏差下的待匹配凸台。从最接近的每组芯片子模组的高度偏差中分配若干数量的芯片子模组补偿存在差值的每组待匹配凸台，若干数量等于差值。而匹配的方式是通过与存在差值的每组待匹配凸台最接近的每组芯片子模组的高度偏差中分配若干个芯片子模组，这样可保证匹配偏差最小，使得每组较低的待匹配凸台匹配上每组较高的芯片子模组。s18、循环步骤s13-步骤s17，直到整体数量匹配偏差值小于第二预设阈值使得芯片子模组与待匹配凸台匹配为止。当每组待匹配凸台存在数量匹配差值，对该差值进行补偿后循环验证是否满足匹配要求，进而使得批量的芯片子模组与待匹配凸台的整体的匹配误差最小。匹配是建立在将批量的芯片子模组与待匹配凸台分组后的基础上，因为分组的目的是为了保证较高的待匹配凸台与较低的芯片子模组匹配，然后利用整体数量匹配偏差值，与第二预设阈值比较，通过补偿实现最终整体匹配偏差最小的目的。本发明实施例中的芯片子模组与凸台的匹配方法，预先通过对芯片子模组的高度偏差进行分组，与随机生成的待匹配凸台进行整体匹配，通过差值补偿使得分组后的芯片子模组与待匹配凸台的整体数量匹配偏差最小，进而保证芯片子模组与待匹配凸台的整体高度偏差最小，实现快速匹配批量芯片子模组与待匹配凸台的目的，并且，通过高度偏差分组进行匹配芯片子模组与待匹配凸台，可提高匹配精度。实施例2本发明实施例提供一种压接型igbt器件的封装方法，如图6所示，包括：s61、对芯片子模组的芯片、钼片和金属电极进行预封装。此处的预封装是指将芯片的上下两个金属电极分别与钼片进行烧结，对烧结后的子单元，除上下两个接触面外，其余所有其他面采用耐高温的高绝缘材料进行塑封，完成芯片子模组的预封装。芯片与钼片进行双面烧结，一方面可以大幅减小界面的接触热阻和接触电阻，提高散热效率，降低功耗；另一方面可以提高芯片抗弯强度等机械性能，防止芯片受压状态下发生碎裂。芯片侧面采用耐高温的高绝缘材料进行塑封，一方面可以提高绝缘性能，防止子模组发生高压打火击穿，另一方面可以将芯片与外部环境进行隔绝，防止水汽和离子等杂质进入内部污染芯片，提高器件的可靠性。s62、对芯片子模组的高度和电气特性以及待匹配凸台的高度进行测试，并将测试参数记录在电子表格中。芯片子模组的高度与待匹配凸台的高度通过数显千分尺或螺旋测微仪进行测量，并且该数显千分尺与螺旋测微仪的测量精度达到1微米。而芯片子模组的电气特性通常为芯片子模组的集射极漏电流ice或漏电流ir，通过晶体管图示仪测量该芯片子模组的集射极漏电流ice或漏电流ir，并且该晶体管图示仪的测量精度也达到1微米。将测量出芯片子模组的高度、芯片子模组的电气特性以及待匹配凸台的高度的测试参数记录在电子表格中，一方面便于数据统计，另一方面便于芯片子模组与待匹配凸台的匹配。具体地，上述步骤s72包括：首先，获取芯片子模组的电气参数、高度参数、芯片子模组在芯片托盘中的位置坐标以及芯片托盘的编号。芯片子模组的电气参数为通过晶体管图示仪测量芯片子模组的集射极漏电流ice、漏电流ir，芯片子模组的高度参数为通过数显千分尺或螺旋测微仪测量的参数，芯片子模组在芯片托盘中位置为该芯片子模组位于芯片凸台中的位置，一般测量完一个芯片子模组按照顺序依次放入带有编号的芯片托盘中，该芯片托盘具有芯片子模组所属位置的坐标。然后，将芯片子模组的高度参数、电气参数、位置坐标和芯片托盘的编号进行关联存入电子表格。此处的关联就是将芯片子模组的高度参数、电气参数、位置坐标和芯片图片的编号进行绑定。例如：在下表1和表2中，该电子表格为4列10行，当然还可以为4列多行，第1列为芯片子模组的托盘编号、第2列为芯片子模组位于托盘的位置，第3列为芯片子模组的高度，第4列为芯片子模组的电气参数。下表1代表igbt芯片子模组的电子表格，下表2代表frd芯片子模组的电子表格。表1表2最后，获取待匹配凸台的高度参数，并按照预定编号将待匹配凸台的高度参数存入电子表格。如下表3所示，编号底座高度(μm)上盖高度(μm)凸台总高(μm)114.4627.48421.946214.4617.48521.946314.4637.48721.950414.4607.48721.947514.4617.48921.950614.4637.48921.952714.4647.48821.952814.4657.48721.952914.4657.48721.9521014.4637.48421.9471114.4647.48321.947表3将测量出的待匹配凸台的高度参数也可存入上述电子表格，但此时无需与芯片子模组的测试参数关联，将其放在芯片子模组的同张电子表格上即可。s63、按照芯片子模组与凸台的匹配方法，对芯片子模组与待匹配凸台进行匹配得到匹配结果。此处对芯片子模组与凸台的匹配方法可参见实施例1，按照实施例1中的方法快速完成芯片子模组与待匹配凸台的匹配。s64、根据匹配结果，将芯片子模组封装在与之对应的待匹配凸台中。利用芯片子模组与凸台的匹配方法完成了批量的芯片子模组与待匹配凸台的匹配，按照匹配结果可快速将芯片子模组安装在与之对应的待匹配凸台上。匹配结果包括电子表格记录的测试参数及待匹配凸台的高度参数，如下表4和表5所示。表4表5下表6为芯片子模组在托盘上的位置与待匹配凸台的对应关系。表6实施例3本发明实施例提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现实施例1中芯片子模组与凸台的匹配方法的方法的步骤，或实施例2压接型igbt器件的封装方法的步骤。该存储介质上还存储有芯片子模组的高度偏差、数量、待匹配凸台的高度偏差、数量、芯片子模组的高度参数、待匹配凸台的高度参数等。其中，存储介质可为磁碟、光盘、只读存储记忆体(read-onlymemory，rom)、随机存储记忆体(randomaccessmemory，ram)、快闪存储器(flashmemory)、硬盘(harddiskdrive，缩写：hdd)或固态硬盘(solid-statedrive，ssd)等；所述存储介质还可以包括上述种类的存储器的组合。本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，存储介质可为磁碟、光盘、只读存储记忆体(rom)或随机存储记忆体(ram)等。实施例4本发明实施例提供一种匹配设备，如图7所示，包括存储器720、处理器710及存储在存储器720上并可在处理器710上运行的计算机程序，处理器710执行程序时实现实施例1中芯片子模组与凸台的匹配方法的步骤。图7是本发明实施例提供的执行列表项操作的处理方法的匹配设备的硬件结构示意图，如图7所示，该匹配设备包括一个或多个处理器710以及存储器720，图7中以一个处理器710为例。执行列表项操作的处理方法的设备还可以包括：获取装置730。处理器710、存储器720、获取装置730可以通过总线或者其他方式连接，图7中以通过总线连接为例。处理器710可以为中央处理器(centralprocessingunit，cpu)。处理器710还可以为其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现场可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。实施例5本发明实施例提供一种封装设备，如图8所示，包括存储器820、处理器810及存储在存储器820上并可在处理器810上运行的计算机程序，处理器810执行程序时实现实施例2中压接型igbt器件的封装方法的步骤。图8是本发明实施例提供的执行列表项操作的处理方法的一种封装设备的硬件结构示意图，如图8所示，该封装设备包括一个或多个处理器810以及存储器820，图8中以一个处理器810为例。执行列表项操作的处理方法的设备还可以包括：获取装置830。处理器810、存储器820、获取装置830可以通过总线或者其他方式连接，图8中以通过总线连接为例。处理器810可以为中央处理器(centralprocessingunit，cpu)。处理器810还可以为其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现场可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。当前第1页12