瞬态电压抑制器及其制备方法与流程

本发明涉及一种半导体器件的技术领域，尤其涉及瞬态电压抑制器及其制备方法。

背景技术：

瞬态电压抑制器(transientvoltagesuppressor，tvs)是一种钳位过压保护器件，它能够在短时间内将浪涌电压固定在较低的电压水平，使后端电路免受过压损坏，其主要应用于手机、平板、电视机、电脑主板等各类接口电路中。瞬态电压抑制器按照保护方向可以分为单向瞬态电压抑制器和双向瞬态电压抑制器，单向瞬态电压抑制器主要应用于电源、耳机等端口的保护，而双向瞬态电压抑制器普遍应用于信号线之间以及交流环境下的保护。随着电子产品的不断发展，双向瞬态电压抑制器器件在信号传输接口中使用的愈加频繁，然而随着应用端传输速率的不断提升，相应的对瞬态电压抑制器的电学特性要求也越高，尤其对双向瞬态电压抑制器的电压的对称性提出了更高的要求。

现有的双向瞬态电压抑制器为了保证双向击穿电压的对称性，通常采用平面工艺的方法，将两个n型区通过一次光刻、注入形成，然后将两个pn结用同一p型区来保证两个pn结的反向耐压基本一致。但这种方法存在明显的缺陷，由于硅片表面有两块相同的n型区域，且必须分开，导致每个方向的pn结面积都受到制约，使得瞬态电压抑制器在两个方向上的防浪涌能力都被弱化，如果要保证瞬态电压抑制器的浪涌能力，则需要增大整个瞬态电压抑制器的面积，而增大单个器件的面积，不仅意味着成本的增加，而且会影响器件在电路板上的正常使用。

技术实现要素：

有鉴于此，本发明提供一种具有极佳的双向击穿电压对称性、未额外增加单个器件的面积，同时也增强了防浪涌能力和可靠性的双向瞬态电压抑制器，来解决上述存在的问题，一方面，本发明采用以下方案来实现。

一种双向瞬态电压抑制器，其包括结结构相同的第一器件及第二器件，所述第一器件包括第一导电类型的衬底、形成在所述衬底的上表面的第一导电类型的外延层、形成在所述外延层两侧且延伸至所述外延层内的第二导电类型的第一注入区、形成在所述第一注入区的上表面的第一氧化层及形成在所述外延层的上表面且位于所述第一注入区之间的第二导电类型的第二注入区，所述第一器件的衬底的下表面与所述第二器件的衬底的下表面相粘接。

本发明提供一种双向瞬态电压抑制器的有益效果为：通过在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层的两侧且延伸至所述外延层内形成第二导电类型的第一注入区，在所述第一注入区的上表面形成第一氧化层，在所述第一氧化层之间的所述外延层的上表面形成第二导电类型的第二注入区，在垂直于所述衬底的上表面的方向上，所述第一注入区与所述外延层之间的击穿电压大于所述第二注入区与所述外延层之间的击穿电压，所述第二器件与所述第一器件结构相同，所述第一器件的衬底的下表面与所述第二器件的衬底的下表面相粘接，形成结构对称的双向瞬态电压抑制器，在所述双向瞬态电压抑制器击穿导通时，电流沿着垂直于所述衬底的上表面的方向上流动，防止了所述双向瞬态电压抑制器的边缘击穿，提高了所述双向瞬态电压抑制器的耐压性能和可靠性。所述双向瞬态电压抑制器由结构对称的所述第一器件与所述第二器件组成，具有较强的双向对称性，从而提高了所述双向瞬态电压抑制器的稳定性。

另一方面，本发明还提供一种双向瞬态电压抑制器的制备方法，其包括以下工艺步骤：

s1：提供一个第一导电类型的衬底，在所述衬底的上表面形成第一导电类型的外延层；

s2：对所述外延层的两侧进行光刻，注入第二导电类型形成第一注入区，在所述第一注入区的上表面形成第一氧化层及在所述第一衬底的下表面形成第二氧化层；

s3：在所述外延层的上表面且位于所述第一注入区之间注入第二导电类型形成第二注入区；

s4：向所述衬底的上表面涂覆光刻胶，去除所述衬底的下表面的所述第二氧化层，之后得到第一器件；

采用上述s1～s4的步骤还得到与所述第一器件结构相同的第二器件，将所述第一器件的衬底的下表面与所述第二器件的衬底的下表面进行键合工艺，最后形成双向瞬态电压抑制器。

本发明将结构相同的所述第一器件与所述第二器件通过键合工艺得到所述双向瞬态电压抑制器，所述双向瞬态电压抑制器在未增加面积的前提下，将所述第一器件的衬底的下表面与所述第二器件的衬底的下表面粘粘接，使得所述双向瞬态电压抑制器在各方向形成的pn结面积增大，提高了所述双向瞬态电压抑制器的防浪涌电流的能力和电学特性。所述双向瞬态电压抑制器与同等面积下单向瞬态电压抑制器的防浪涌电流的能力相同，但比单向瞬态电压抑制器具有更好的负向浪涌特性。由于在同时工艺形成的所述第一器件和所述第二器件，尤其在形成所述外延层和所述第一注入区注入时，所述第一器件与所述第二器件同时制备形成，其掺杂注入量和外延生长状态几乎一致，因此所述双向瞬态电压抑制器在各方向的pn结浓度、结深、面积大小及制备过程基本相同，故在所述双向瞬态电压抑制器的两个方向击穿电压全一致，具有极强的双向对称性，从而提高所述双向瞬态电压抑制器的稳定性。在所述外延层的两侧增加了所述第一注入区和所述第一氧化层，所述第一注入区与所述外延层的导电类型不同，所述第一注入区与所述外延层之间的击穿电压远大于所述第二注入区与所述外延层之间的击穿电压，所述双向瞬态电压抑制器在击穿导通时，电流路径完成在所述第一器件与所述第二器件内，防止了所述双向瞬态电压抑制器的边缘击穿，降低了漏电流，同时提高了所述双向瞬态电压抑制器的可靠性。将所述第一器件与所述第二器件合二为一制得，未额外增加单个所述第一器件及所述第二器件的面积，所以实际并未增加成本，从而降低了所述双向瞬态电压抑制器的制备成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

图1为本发明双向瞬态电压抑制器的结构示意图；

图2至图6为本发明双向瞬态电压抑制器的制备过程图；

图7为本发明双向瞬态电压抑制器的制备流程图；

图8为本发明双向瞬态电压抑制器的等效电路图。

图中：双向瞬态电压抑制器1；第一器件2；第二器件3；衬底10；外延层20；第一注入区21；第一氧化层22；第二氧化层23；第二注入区24。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

参阅图1，本发明提供一种双向瞬态电压抑制器1，其包括结构相同的第一器件2及第二器件3，所述第一器件2包括第一导电类型的衬底10、形成在所述衬底10的上表面的第一导电类型的外延层20、形成在所述外延层20两侧且延伸至所述外延层20内的第二导电类型的第一注入区21、形成在所述第一注入区21的上表面的第一氧化层22及形成在所述外延层20的上表面且位于所述第一注入区21之间的第二导电类型的第二注入区24，所述第一器件2的衬底10的下表面与所述第二器件3的衬底10的下表面相粘接。

本发明通过在第一导电类型的衬底10上形成第一导电类型的外延层20，在所述外延层20的两侧且延伸至所述外延层20内形成第二导电类型的第一注入区21，在所述第一注入区21的上表面形成第一氧化层22，在所述第一氧化层22之间的所述外延层20的上表面形成第二导电类型的第二注入区24，在垂直于所述衬底10的上表面的方向上，所述第一注入区21与所述外延层20之间的击穿电压大于所述第二注入区24与所述外延层20之间的击穿电压，所述第二器件3与所述第一器件2结构相同，所述第一器件2的衬底10的下表面与所述第二器件3的衬底10的下表面相粘接，形成结构对称的双向瞬态电压抑制器1，在所述双向瞬态电压抑制器1击穿导通时，电流沿着垂直于所述衬底10的上表面的方向上流动，防止了所述双向瞬态电压抑制器1的边缘击穿，提高了所述双向瞬态电压抑制器1的耐压性能和可靠性。所述瞬态电压抑制器1由结构相同的所述第一器件2与所述第二器件3组成，具有较强的双向对称性，从而提高了所述双向瞬态电压抑制器1的稳定性。

进一步地，所述衬底10的掺杂浓度大于所述外延层20的掺杂浓度，在本实施方式中，所述衬底10的导电类型与所述外延层20的导电类型相同，所述衬底10为p型重掺杂，所述外延层20为p型轻掺杂，便于后续制备形成所述第一注入区21及所述第二注入区24，并形成多个pn结，从而提高所述双向瞬态电压抑制器1的击穿电压。

进一步地，所述第一注入区21的浓度小于所述第二注入区24的浓度。在本实施方式中，在垂直于所述衬底10的上表面的方向上，所述第一注入区21与所述外延层20之间形成pn结，所述第二注入区24与所述外延层20之间形成pn结，在所述双向瞬态电压抑制器1导通时实现分压，并决定所述双向瞬态电压抑制器1的电流路径，提高所述双向瞬态电压抑制器1的耐压性能，从而防止集成电路的大浪涌的能力。

参阅图2至图7及图8，另一方面，本发明还提供一种双向瞬态电压抑制器1的制备方法，所述双向瞬态电压抑制器1包括结构相同的第一器件2及第二器件3，以所述第一器件2为例，其制备方法包括以下步骤s1～s4：

s1：提供一个第一导电类型的衬底10，在所述衬底10的上表面形成第一导电类型的外延层20；

具体的，参阅图2，提供一个第一导电类型的衬底10，所述衬底10的材料可以是硅或锗，在本实施方式中，选用高纯度硅作为所述衬底10的材料，如此，便于实现，且可以降低制造成本。外延生长可以是同质外延层，生长外延层20和衬底10是同一种材料，也可以是异质外延层，外延生长的薄膜材料和衬底10材料不同，或者说生长化学组分、甚至是物理结构和衬底完全不同的所述外延层20，实现外延生长也有很多方法，包括分子束外延，超高真空化学气相沉积，常压及减压外延等，本实施方式中优选同质外延，即化学气相沉积法得到满足要求的所述外延层20。这种方法设备简单，外延层的各种参数容易控制，重复性好。化学气相沉积法是反应物质在气态条件下与基体表面相互作用，并在基体表面形成一种金属或化合物固态薄膜或镀层。其中所述衬底10为重掺杂的第一导电类型，所述外延层20为轻掺杂的第一导电类型，在其他实施方式中，所述衬底10也可以为第二导电类型，所述外延层20为第一导电类型，所述衬底10的厚度为150～180微米的薄片，所述外延层20的厚度为8～12微米，电阻率为4～7欧姆-厘米。

s2：对所述外延层20的两侧进行光刻，注入第二导电类型形成第一注入区21，在所述第一注入区21的上表面形成第一氧化层22及在所述衬底10的下表面形成第二氧化层23；

具体的，参阅图3，先在所述外延层20的上表面采用化学气相沉积形成一层薄氧化层(图未示)和一层氮化硅层(图未示)，接着在所述外延层20的两侧进行光刻，注入第一导电类型离子形成第一注入区21。在本实施方式中，所述第二导电类型为n型磷离子，注入的剂量为1e13～5e13，注入的能量为120kev(千电子伏特)，所述薄氧化层的厚度为200埃，所述氮化硅层的厚度为1500埃，在所述外延层20的两侧通过湿法腐蚀去除对应位置的所述氮化硅层，再进入炉管通过湿氧生长的方式，在所述第一注入区21的上表面形成第一氧化层22，同时在所述衬底10的下表面形成第二氧化层23，所述第一氧化层22和所述第二氧化层23的厚度为5000埃，优选形成所述第一氧化层22及所述第二氧化层23的工艺条件为975℃，时间为120分钟，通入气体为氢气和氧气，形成所述第一氧化层22及所述第二氧化层23之后，采用湿法腐蚀去除剩余的所述氮化硅层及所述薄氧化层，用于降低所述外延层20的表面应力及玷污。

s3：在所述外延层20的上表面且位于所述第一注入区21之间注入第二导电类型形成第二注入区24；

具体的，参阅图4，在本实施方式中，由于在所述第一注入区21的上表面形成一层厚的所述第一氧化层22，因此采用普通离子注入的方法，在所述第一氧化层22之间的所述外延层20的上表面注入n型重掺杂磷离子，注入的剂量为2e15～8e15，用能量为100kev量级的磷离子束入射到所述外延层20中，离子束与所述外延层20中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在所述外延层20中，可以提高所述第一器件2的集成度、提高所述双向瞬态电压抑制器1和集成电路的工作频率。

s4：向所述衬底10的上表面涂覆光刻胶，去除所述衬底10的下表面的所述第二氧化层23，之后得到第一器件2；

具体的，参阅图5，在本实施方式中，采用配比为10:1的缓冲氧化物刻蚀液(boe)去除所述衬底10的下表面的所述第二氧化层23，之后采用超声波进行清洗。适用于工业清洗的清洗方式一般为人工清洗、有机溶剂清洗、蒸汽气相清洗、高压水射流清洗和超声波清洗，超声波效率达到98％以上，清洗洁净度达到了最高级别。超声波清洗效果好、清洗成本低和避免劳动损伤，以便后续得到满足要求的第一器件2，提高所述第一器件2的制备效率。

采用上述s1～s4的步骤还得到与所述第一器件2结构相同的第二器件3，将所述第一器件2的衬底10的下表面与所述第二器件3的衬底10的下表面进行键合工艺，最后形成双向瞬态电压抑制器1。

具体的，参阅图6，在本实施方式中，硅片结合技术包括共熔键合、静电键合、直接键合及焊烧键合，优选直接结合，两硅片通过高温处理可以直接键合在一起，不需要任何粘结剂和外加电场，工艺简单。这种键合技术称为硅与硅直接键合技术。将所述第一器件2的衬底10的下表面与所述第二器件3的衬底10的下表面粘相粘接，键合工艺的过程为：将两片硅片浸泡在含氢的溶液中，在室温下将两片硅片贴合在一起，在纯氮气的环境中经过5～8小时的高温(最高温度为1050℃)处理，使硅片与硅之片间通过共价键连接，其键合强度可达12mpa以上，便于后续制备形成所述双向瞬态电压抑制器1，从而提高所述双向瞬态电压抑制器1的制备效率，降低了制备成本，同时也增强了所述双向瞬态电压抑制器1的可靠性。

在本实施方式中，第一导电类型为p型，第二导电类型为n型，所述第一氧化层22、第二氧化层23及所述第三氧化层42的材料均为二氧化硅，所述衬底10为重掺杂的p型，所述外延层20为轻掺杂的p型，所述第一注入区21为轻掺杂的n型，所述第二注入区24为重掺杂的n型。

本发明将结构相同的所述第一器件2与所述第二器件3通过键合工艺得到所述双向瞬态电压抑制器1，所述双向瞬态电压抑制器1在未增加面积的前提下，将所述第一器件2的衬底10的下表面与所述第二器件3的衬底10的下表面相粘接，使得所述双向瞬态电压抑制器1在各方向形成的pn结面积增大，提高了所述双向瞬态电压抑制器1的防浪涌电流的能力和电学特性。所述双向瞬态电压抑制器1与同等面积下的单向瞬态电压抑制器的防浪涌电流的能力相同，但比单向瞬态电压抑制器具有更好的负向浪涌特性。

此外，在本实施方式中，由于所述第一器件2与所述第二器件3的结构相同，因此，所述第一器件2与所述第二器件3的制备过程也相同，所述第一器件2与所述第二器件3可以同时制备，也可以分别制备，优选同时制备，这样可以提高所述双向瞬态电压抑制器1的制备效率和精度。需要说明的是，在形成所述外延层20和所述第一注入区21注入时，所述第一器件2与所述第二器件3同时制备形成，其掺杂注入量和外延生长状态几乎一致，因此所述双向瞬态电压抑制器1在各方向的pn结浓度、结深、面积大小及制备过程基本相同，故在所述双向瞬态电压抑制器1的两个方向击穿电压全一致，具有极强的双向对称性，从而提高所述双向瞬态电压抑制器1的稳定性。在所述外延层20的两侧增加了所述第一注入区21和所述第一氧化层22，所述第一注入区21与所述外延层20的导电类型不同，所述第一注入区21与所述外延层20之间的击穿电压远大于所述第二注入区24与所述外延层20之间的击穿电压，所述双向瞬态电压抑制器1在击穿导通时，电流路径完成在所述第一器件2与所述第二器件3内，防止了所述双向瞬态电压抑制器1的边缘击穿，降低了漏电流，同时提高了所述双向瞬态电压抑制器1的可靠性。将所述第一器件2与所述第二器件3合二为一制得，未额外增加单个所述第一器件2及所述第二器件3的面积，所以实际并未增加成本，从而降低了所述双向瞬态电压抑制器1的制备成本。

以上所述实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形、改进及替代，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。