单向TVS结构及其制造方法与流程

本发明涉及TVS领域，具体涉及一种单向TVS结构及其制造方法。

背景技术：

TVS(Transient Voltage Suppressor，瞬态电压抑制)二极管的两极受到反向瞬态高能量冲击时，它能以极快的速度，将其两极间的高阻抗变为低阻抗，吸收电源和信号线上的浪涌功率，使两极间的电压箝位于一个预定值。

传统的单向TVS只有一个PN结，器件具有单项导电性，控制衬底的电阻率和掺杂浓度来控制器件的击穿电压。作为保护器件，抗浪涌能力是其关键指标，通常情况下，器件的芯片面积越大，抗浪涌能力就越强。但是考虑到成本，芯片封装和需要保护的电路的物理尺寸，增大芯片面积受到严格的限制。

传统的单向TVS如图1所示，102是掺杂有P型杂质或N型杂质的掺杂层，104是掺杂有P型杂质和N型杂质的另一种杂质的掺杂层。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以极快的速度，将其两极间的高阻抗变为低阻抗，吸收电源和信号线上的浪涌功率，使两极间的电压箝位于一个预定值。

然而，上面的TVS结构具有以下缺点：抗浪涌能力受到芯片大小的严重的制约；改变掺杂浓度和衬底浓度对抗浪涌能力提升有限，而且受到器件工作电压的限制；减少硅片的厚度可以增加抗浪涌能力，但是受到产线处理薄片能力的限制。

技术实现要素：

本发明的目的在于提供了一种TVS结构，以提高TVS的抗浪涌能力。

为实现以上目的，本发明提供了一种单向TVS结构，包括：

衬底，掺杂有第一类型杂质；

第一掺杂区，设置在该衬底的顶面上并掺杂有第二类型杂质；

第二掺杂区，设置在该衬底的底面下方并掺杂有第一类型杂质；

至少一个第三掺杂区，设置在该衬底的底面下方并掺杂有第二类型杂质；以及

导电层，设置在该第三掺杂区下方并将该第二掺杂区和第三掺杂区电性连接。

优选地，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。

优选地，该第三掺杂区的横向截面中的最大内切圆的直径大于等于100μm。

优选地，该第二掺杂区的掺杂浓度大于该衬底的掺杂浓度。

优选地，在第二掺杂区表面的第一类型杂质的浓度为1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，该衬底中的第一类型杂质的浓度为5×10¹³atom/cm³-1×10¹⁸atom/cm³；在第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³；和/或在第三掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，该衬底的厚度为150μm～350μm；该第一掺杂区的结深为10-60μm；该第二掺杂区的结深为10-100μm；和/或该第三掺杂区的结深为10-100μm。

优选地，该向TVS结构还包括第四掺杂区，该第四掺杂区设置在第一掺杂区和衬底之间并掺杂有第一类型杂质。

优选地，在第四掺杂区中的第一类型杂质的浓度是5×10¹³atom/cm³-1×10¹⁹atom/cm³。

更优选地，在第四掺杂区中的第一类型杂质的浓度是5×10¹⁴atom/cm³。

优选地，该第四掺杂区的扩散深度为20-60μm。

本发明还提供了一种制造上面所述的TVS结构的方法，包括：

在一掺杂有第一类型杂质的衬底的底面光刻出至少一个第三掺杂区；

将第二类型杂质掺杂到该第三掺杂区中；

在衬底的底面光刻出第二掺杂区；

将第一类型杂质掺杂到该第二掺杂区中；

将第二类型杂质掺杂到衬底的顶面以形成第一掺杂区；以及

在第三掺杂区下方生长导电层以将该第二掺杂区和第三掺杂区进行电性连接。

优选地，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质；或该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。

优选地，在步骤将第二类型杂质掺杂到该第三掺杂区中之后，还包括进行高温推进，推进温度为1200-1300℃，使得第三掺杂区的结深为10-100μm。

优选地，该第二掺杂区的掺杂浓度大于该衬底的掺杂浓度。

优选地，在第二掺杂区表面的第一类型杂质的浓度为1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³；和/或第三掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

优选地，在将第二类型杂质掺杂到衬底的顶面以形成第一掺杂区的步骤之后，还包括进行高温推进，推进温度为1200-1300℃，使得第三掺杂区的结深为10-100μm。

优选地，第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

本发明还提供了一种制造TVS结构的方法，包括：

在一掺杂有第一类型杂质的衬底的底面光刻出至少一个第三掺杂区；

将第二类型杂质掺杂到该第三掺杂区中；

将第一类型杂质掺杂到衬底的顶面以形成第四掺杂区；

在衬底的底面光刻出第二掺杂区；

将第一类型杂质掺杂到该第二掺杂区中；

将第二类型杂质掺杂到第四掺杂区上方以形成第一掺杂区；以及

在第三掺杂区下方生长导电层以将该第二掺杂区和第三掺杂区进行电性连接。

本发明提供的TVS结构，衬底下方设置有具有第二掺杂区和第三掺杂区，并且通过导电层将第二掺杂区和第三掺杂区电性连接，可实现PN结的正向电流注入，调制衬底电导，从而增强器件的抗浪涌能力，在正常工作范围内，正向通流能力可以满足保护需求。

附图说明

图1是现有的TVS结构的示意图；

图2是本发明的TVS结构的没有画出导电层的仰视图；

图3是本发明的TVS结构沿图2中的A-A线的剖面图；

图4是本发明的TVS结构的另一实施例的剖面图；

图5是本发明的TVS结构的另一实施例的剖面图；以及

图6是本发明的TVS结构的另一实施例的剖面图。

图7是本发明的TVS结构的另一实施例的剖面图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，在附图或说明书描述中，相似或相同的特征都使用相同的标号。

本文中提及的方位词“顶面”、“底面”、“上”、“下”等，仅参考附图的方向进行描述，是为了技术人员更好地了解本发明中的各个特征的位置关系，仅仅作为说明目的，而不能理解为对本发明的限制。

另外，虽然本文给出了特征的参数的范围，应当了解，范围两端的值无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。

参见图2和图3，根据本发明的某些实施例，TVS结构包括：衬底202，第一掺杂区204，第二掺杂区206，第三掺杂区208和导电层210。衬底202掺杂有第一类型杂质。第一掺杂区204设置在该衬底的顶面上并掺杂有第二类型杂质。第二掺杂区206设置在该衬底下方并掺杂有第一类型杂质；第三掺杂区208设置在该衬底下方并掺杂有第二类型杂质。导电层210设置在该第三掺杂区208下方并将该第二掺杂区206和第三掺杂区208电性连接。在图2的实施例中，第三掺杂区208的数量为4个，但是在其他实施例中，第三掺杂区的数量不限于四个，一个或一个以上均可。

本发明提供的TVS结构，衬底下方设置有具有第二掺杂区和第三掺杂区，并且通过导电层将第二掺杂区和第三掺杂区电性连接，可实现PN结的正向电流注入，调制衬底电导，从而增强器件的抗浪涌能力，在正常工作范围内，正向通流能力可以满足保护需求。

在图2的实施例中，第三掺杂区的形状为圆柱体，该圆柱体的横向截面的直径大于等于100μm。在其他实施例中，第三掺杂区208的形状可以为正方体、长方体、或其他规则或不规则形状。对不同形状的第三掺杂区208，该第三掺杂区208的横向截面中的最大内切圆的直径大于等于100μm。例如，参见图4，当第三掺杂区208的横向截面为五角星形时，五角星内的最大内切圆的直径D大于等于100μm。

在某些实施例中，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质。在某些实施例中，该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。在某些实施例中，该导电层210为金属层或其他可导电的薄膜。

在某些实施例中，该第二掺杂区的掺杂浓度大于该衬底的掺杂浓度。在一些实施例中，在第二掺杂区表面的第一类型杂质的浓度为1×10¹⁹atom/cm³-1×10²¹atom/cm³。在一些实施例中，该衬底中的第一类型杂质的浓度为5×10¹³ atom/cm³-1×10¹⁸atom/cm³。在一些实施例中，在第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。在一些实施例中，在第三掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

在某些实施例中，该衬底的厚度为150μm～350μm。在某些实施例中，该第一掺杂区的结深为10-60μm。在某些实施例中，该第二掺杂区的结深为10-100μm。在某些实施例中，该第三掺杂区的结深为10-100μm。

在图3的实施例中，该TVS结构为凸台型。然而，在某些实施例中，该TVS结构还可以为平板型，如图5所示。

参见图6和图7，为了实现不同的工作电压，该向TVS结构还包括第四掺杂区212，该第四掺杂区212设置在第一掺杂区和衬底之间并掺杂有第一类型杂质。在一些实施例中，在第四掺杂区212中的第一类型杂质的浓度是5×10¹³atom/cm³-1×10¹⁹atom/cm³。在某个实施例中，在第四掺杂区212中的第一类型杂质的浓度是5×10¹⁴atom/cm³。在某些实施例中，该第四掺杂区212的扩散深度为20-60μm。该TVS结构的工作电压可取决于该第四掺杂区212的扩散深度，可以根据TVS的工作电压选择第四掺杂区212的扩散深度。

本发明还提供了一种制造上面所述的TVS结构的方法，包括：在一掺杂有第一类型杂质的衬底的底面光刻出至少一个第三掺杂区；将第二类型杂质掺杂到该第三掺杂区中；在衬底的底面光刻出第二掺杂区；将第一类型杂质掺杂到该第二掺杂区中；将第二类型杂质掺杂到衬底的顶面以形成第一掺杂区；以及在第三掺杂区下方生长导电层以将该第二掺杂区和第三掺杂区进行电性连接。在某些实施例中，该导电层210优选为金属层。在某些实施例中，该导电层210还可以为可导电的薄膜，该导电层的材料不限特定的材料，只要能够将该第二掺杂区和第三掺杂区进行电性连接即可。

在某些实施例中，该第一类型杂质为N型杂质以及该第二类型杂质为P型杂质。在某些实施例中，该第一类型杂质为P型杂质以及该第二类型杂质为N型杂质。

在某些实施例中，在步骤将第二类型杂质掺杂到该第三掺杂区中之后，还包括进行高温推进，推进温度为1200-1300℃，使得第三掺杂区的结深为10-100μm。

在某些实施例中，该第二掺杂区的掺杂浓度大于该衬底的掺杂浓度。在一些实施例中，第二掺杂区进行掺杂后，在第二掺杂区表面的第一类型杂质的浓度为1×10¹⁹atom/cm³-1×10²¹atom/cm³。在一些实施例中，对衬底表面进行掺杂后，第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。在一些实施例中，对第三掺杂区进行掺杂后，第三掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

在某些实施例中，在将第二类型杂质掺杂到衬底的顶面以形成第一掺杂区的步骤之后，还包括进行高温推进，推进温度为1200-1300℃，使得第三掺杂区的结深为10-100μm。优选地，第一掺杂区表面的第二类型杂质的浓度是1×10¹⁹atom/cm³-1×10²¹atom/cm³。

本发明还提供了另一种制造TVS结构的方法，包括：在一掺杂有第一类型杂质的衬底的底面光刻出至少一个第三掺杂区；将第二类型杂质掺杂到该第三掺杂区中；将第一类型杂质掺杂到衬底的顶面以形成第四掺杂区；在衬底的底面光刻出第二掺杂区；将第一类型杂质掺杂到该第二掺杂区中；以及将第二类型杂质掺杂到第四掺杂区上方以形成第一掺杂区；以及在第三掺杂区下方生长导电层以将该第二掺杂区和第三掺杂区进行电性连接。该制造方法还可以包括其他的步骤，这些步骤与上面提及的方法的步骤相同或类似，在此不再赘述。

以上提及的制造方法，除了特别指明先后顺序，方法中的步骤的顺序可以调整，某些步骤可以按不同顺序进行及/或与其它步骤同时进行，说明书中描述步骤的先后不应被解释为本发明的限制。本文提及每一个步骤可以包含数个子步骤。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。