半导体装置的制造方法与流程

本发明涉及半导体装置的制造方法。

背景技术：

以往，对于用于将与半导体基板的表面(第一主面)的表面元件结构对应的电路图案形成在半导体基板(半导体晶片)的背面(第二主面)或背面上的材料膜的对准(位置对齐)而言，公知使用与表面元件结构一起形成在半导体基板的表面的对准标记(以下称为背面用对准标记)。

作为使用红外光的对准方法，提出了在硅晶片的切割线等无效区域的内部形成son(silicon-on-nothing，空洞层上的硅)结构的背面用对准标记，并利用红色激光(透射型激光)的反射光的变化来识别该背面用对准标记的方法(例如，参照下述专利文献1(第[0041]～[0047]段、图5、图7))。在下述专利文献1中，通过热处理使配置在形成背面用对准标记的区域的多个孔槽(holetrench)连结而成为1个空洞，从而形成son结构的背面用对准标记。

现有技术文献

专利文献

专利文献1：日本特开2012-089540号公报

技术实现要素：

技术问题

本发明的目的在于提供一种在具有大致平行的第一主面和第二主面的半导体基板中，在与形成了对准标记的第一主面不同的第二主面使用该对准标记进行图案化，能够提高对准精度的半导体装置的制造方法。

技术方案

为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的第一主面形成上述表面元件结构，并且与表面元件结构分开地形成预定标记。接下来，进行第二工序，在上述半导体基板的第二主面上形成抗蚀剂膜。接下来，进行第三工序，从上述半导体基板的第二主面向上述半导体基板照射预定波长区域的光，并利用配置在与上述半导体基板的第二主面对向的位置的检测器检测上述预定波长区域的光的反射光而确定上述预定标记的位置。接下来，进行第四工序，将在上述第三工序中确定出的上述预定标记的位置作为基准进行位置对齐，并将与上述表面元件结构相应的预定图案转印在上述抗蚀剂膜上并进行曝光。接下来，进行第五工序，将上述抗蚀剂膜作为掩模进行蚀刻或杂质离子注入，在上述半导体基板的第二主面侧形成上述预定图案的背面元件结构。在上述第一工序中，以如下布局形成从上述半导体基板的第一主面起到达预定深度的多个沟槽，所述布局是：在利用上述检测器检测的上述预定波长区域的光的反射光的与上述半导体基板的第一主面平行的第一方向的检测波形以及与上述半导体基板的第一主面平行且与上述第一方向正交的第二方向的检测波形中分别检测到2个以上的峰的布局。并且，将通过多个上述沟槽在上述半导体基板的第一主面所形成的阶梯差作为上述预定标记。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，以上述沟槽在上述第一方向上被并列配置3个以上且在上述第二方向上被并列配置3个以上的布局来形成多个上述沟槽。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，形成第一沟槽、第二沟槽作为上述沟槽。上述第一沟槽配置成十字状的布局。上述第二沟槽与上述第一沟槽分开，且配置成沿着上述第一沟槽以呈十字状的方式包围该第一沟槽的周围的布局。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，作为上述第一沟槽，形成4个平面形状为直线状的沟槽部，该4个平面形状为直线状的沟槽部相互分开地配置成以预定位置为中心且一端位于该中心的十字状的布局。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一工序中，在上述沟槽的内部埋入多晶硅膜。

为了解决上述的课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行第一工序，在半导体基板的第一主面形成上述表面元件结构，并且与表面元件结构分开地形成预定标记。接下来，进行第二工序，在上述半导体基板的第二主面上形成抗蚀剂膜。接下来，进行第三工序，从上述半导体基板的第二主面向上述半导体基板照射预定波长区域的光，并利用配置在与上述半导体基板的第二主面对向的位置的检测器检测上述预定波长区域的光的反射光而确定上述预定标记的位置。接下来，进行第四工序，将在上述第三工序中确定出的上述预定标记的位置作为基准而进行位置对齐，并将与上述表面元件结构相应的预定图案转印在上述抗蚀剂膜上并进行曝光。接下来，进行第五工序，将上述抗蚀剂膜作为掩模而进行蚀刻或杂质离子注入，在上述半导体基板的第二主面侧形成上述预定图案的背面元件结构。在上述第一工序中，在上述半导体基板的第一主面上形成依次层叠氧化膜、多晶硅膜和层间绝缘膜而成的层叠膜。形成在深度方向上贯穿上述层叠膜的槽。并且，将通过上述槽在上述层叠膜所形成的阶梯差作为上述预定标记。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一工序中，形成平面形状为十字状的上述槽。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一工序中，以上述层叠膜的一部分的平面形状呈十字状残留的方式形成包围该层叠膜的一部的周围的上述槽。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一工序中，用金属膜覆盖上述预定标记。

另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述预定波长区域的光为红外光。

发明效果

根据本发明的半导体装置的制造方法，是在具有大致平行的第一主面和第二主面的半导体基板中，在与形成了对准标记的第一主面不同的第二主面使用该对准标记而进行图案化的半导体装置的制造方法，由于能够提高对准标记的检测精度，所以起到能够提高对准精度的效果。

附图说明

图1是表示实施方式1的半导体装置的制造过程中的状态的截面图。

图2是表示实施方式1的半导体装置的制造过程中的状态的截面图。

图3是表示实施方式1的半导体装置的制造过程中的状态的截面图。

图4是表示实施方式1的半导体装置的制造过程中的状态的截面图。

图5是表示从半导体基板的表面侧看实施方式1的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图6是表示图5的剖切线a-a’处的截面结构的截面图。

图7是表示从半导体基板的表面侧看实施方式1的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图8是表示从半导体基板的表面侧看实施方式1的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图9是表示图8的剖切线b-b’处的截面结构的截面图。

图10是表示从半导体基板的表面侧看实施方式1的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图11是表示从半导体基板的表面侧看实施方式1的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图12是表示图11的剖切线c-c’处的截面结构的截面图。

图13是表示从半导体基板的表面侧看实施方式2的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。

图14是表示实施方式2的半导体装置的制造过程中的状态的截面图。

图15是放大地表示图4的背面用对准标记附近的截面图。

图16是表示实施方式3的半导体装置的结构的截面图。

图17是表示实施方式3的半导体装置的制造方法的概要的流程图。

图18是表示实施方式4的半导体装置的结构的截面图。

图19是表示实施方式4的半导体装置的制造方法的概要的流程图。

图20是表示在实施方式5的半导体装置的制造方法中从半导体基板的背面向半导体基板照射的红外光的反射光的检测波形的说明图。

图21是图20的背面用对准标记的变形例，是表示从半导体基板的表面侧看的布局的一个例子的俯视图。

图22是表示实施例1的背面用对准标记的检测结果的图。

图23是表示实施例2的背面用对准标记的检测结果的图。

图24是实施例3的半导体基板的厚度的优选范围的图。

图25是表示比较例的半导体装置的制造过程中的状态的截面图。

图26是表示比较例的半导体装置的制造过程中的状态的截面图。

图27是表示比较例的半导体装置的制造过程中的状态的截面图。

图28是表示比较例的对准方法的一个例子的截面图。

图29是表示比较例的对准方法的一个例子的截面图。

图30是表示从半导体基板的表面侧看比较例的背面用对准标记的布局的一个例子的俯视图。

图31是表示从半导体基板的表面侧看比较例的背面用对准标记的周边的布局的俯视图。

图32是表示从半导体基板的表面侧看比较例的背面用对准标记的周边的布局的俯视图。

符号说明

1：半导体基板(背面磨削后)

1’：半导体基板(背面磨削前)

1a：半导体基板的表面

1b：半导体基板的背面(背面磨削后)

1b’：半导体基板的背面(背面磨削前)

2：表面元件结构

3、3’、40a、40a’、40b、51、100、100’：背面用对准标记

4：抗蚀剂膜

5：半导体基板的有效区域

6：切割线

10：曝光装置

11：卡盘工作台

21：红外光的入射光

22、22a～22c：红外光的反射光

23：检测器

31a～31c、33、34、36、121a～121d、121a’～121d’、122a～122d、122a’～122d’、123a、123b、123a’、123b’、124a、124b、124a’、124b’：背面用对准标记所使用的沟槽

32：由背面用对准标记所使用的4个沟槽形成的十字状的布局的中心

35：多晶硅膜

41：场氧化膜

42：多晶硅膜

43：层间绝缘膜

44、44’、46：背面用对准标记所使用的槽

45、45’、47：背面用对准标记所使用的层叠膜

50：图案禁止带

52：金属膜

61：n^-型漂移区

62：p型基区

63：n⁺型发射区

64：p⁺型接触区

65：栅极沟槽

66：栅极绝缘膜

67：栅电极

68：发射极

69：n型fs区

70：p⁺型集电区

71、93：n⁺型阴极区

72：集电极

81：igbt区

82：fwd区

91：n^-型漂移区

92：p⁺型阳极区

94：p型浮动区

95：n型fs区

96：阳极

97：阴极

101、101’、102、102’、103、103’、104：构成背面用对准标记的标记部

110、120a、120a’、120b、120b’：背面用对准标记的中心

111、112、132～138：红外光的反射光的检测波形

111a、111b、112a、112b：红外光的反射光的检测波形的峰

x：与半导体基板的表面平行的方向(第一方向)

x1’、x2’、y1’、y2’：红外光的反射光的检测波形的峰间的中心线

y：与半导体基板的表面平行且与第一方向正交的方向(第二方向)

z：深度方向

w1、w2：使用沟槽的背面用对准标记的最小宽度(沟槽的最小宽度)

w3：背面用对准标记所使用的沟槽间的宽度(台面宽度)

w4、w5：使用槽的背面用对准标记的最小宽度(槽的最小宽度)

w4’、w5’：使用槽的背面用对准标记的最小宽度(层叠膜的最小剩余宽度)

w11、w12、w14、w14’、w15、w15’：背面用对准标记的最大宽度

w21、w22：金属膜的宽度

w31：切割线的宽度

具体实施方式

以下，参照附图详细说明本发明的半导体装置的制造方法的优选实施方式。在本说明书和附图中，前缀有n或p的层、区域分别表示电子或空穴为多数载流子。另外，n、p上标注的+和-分别表示比未标注的层、区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的构成标注相同符号，省略重复的说明。

(比较例)

图25～27是表示比较例的半导体装置的制造过程中的状态的截面图。图28、图29是表示比较例的对准方法的一个例子的截面图。图30是表示从半导体基板的表面(第一主面)侧看比较例的背面(第二主面)用对准标记的布局的一个例子的俯视图。

对比较例的对准方法进行说明。首先，在半导体基板201’的表面201a侧形成预定的表面元件结构202。此时，与表面元件结构202一起，利用与通常的图案化(形成半导体基板201的对准标记的主面与使用该对准标记进行图案化的主面为同一主面的图案化)中使用的对准标记的形成方法同样的方法，在半导体基板201’的表面201a的任意位置形成由沟槽204所形成的阶梯差构成的背面用对准标记203(图25)。在图25中，简化地用1个层表示表面元件结构202(在图26～图29中也是同样)。

接下来，从背面201b’侧对半导体基板201’进行磨削，制作用作半导体装置的产品厚度的半导体基板201(图26)。接下来，在半导体基板201的磨削后的背面201b上形成抗蚀剂膜205。接下来，使用能够进行半导体基板201的表面和背面的对齐的曝光装置210，检测半导体基板201的表面201a的背面用对准标记203，将该背面用对准标记203作为基准进行对准，将预定的掩模图案曝光(转印)并显影于抗蚀剂膜205。由此，将抗蚀剂膜205图案化成与表面元件结构202相应的预定的电路图案(图27)。然后，通过将抗蚀剂膜205用作掩模而进行蚀刻、离子注入等，从而在半导体基板201的磨削后的背面201b形成背面元件结构(未图示)。其后，通过将半导体基板201沿着切割线207切割而单片化成单个的芯片状，从而完成半导体装置。

作为形成于半导体基板201的表面201a的背面用对准标记203(在图28中未图示)的检测方法，已知介由贯穿曝光装置210的卡盘工作台211的开口窗211a，使用配置在与半导体基板201的表面201a对向的位置的照相机(以下称为背面照相机)212来检测背面用对准标记203的方法(图28)。在图28中，用上箭头表示利用背面照相机212对形成在半导体基板201的表面201a的与背面照相机212对向的位置203a的背面用对准标记203进行拍摄的状态。

另外，作为形成于半导体基板201的表面201a的背面用对准标记203(在图29中未图示)的其它检测方法，已知使用配置在与半导体基板201的背面201b对向的位置的检测器223来测量从背面201b向半导体基板201照射的红外(ir：infrared)光的反射光222的反射强度，基于该反射光222的反射强度来检测背面用对准标记203的方法(图29)。在图29中，将背面用对准标记203简化，用包围背面用对准标记203的形成位置的矩形框来表示。符号221是红外光的入射光。

这样，使用背面照相机212或红外光的反射光222，例如在半导体基板201的有效区域(成为半导体芯片的区域)206间的切割线207等处检测由沟槽204所形成的阶梯差形成的背面用对准标记203(图30)。在图30中，用直线表示在半导体基板201的一部分的平面形状呈十字状的沟槽204。背面用对准标记203由沟槽204的底面与半导体基板201的被沟槽204包围的平面形状为十字状的部分的表面(表面201a)的阶梯差构成。符号208是沿着有效区域206的外周而形成的场氧化膜。

然而，在使用了上述的背面照相机212的对准(参照图28)中，存在下述问题：在半导体基板201，背面用对准标记203的形成位置受到曝光装置210的背面照相机212的位置203a限定，因此布局设计的自由度低。另外，背面照相机212固定于曝光装置210，无法改变与半导体基板201’之间的距离d201。因此，存在利用背面照相机212以低倍率测量背面用对准标记203的位置、形状，对准精度低的问题。

在使用红外光的反射光222的背面用对准标记203的检测(参照图29)中，在背面用对准标记203的周边的图案密集的情况下(未图示)和/或在背面用对准标记203的周边存在具有与背面用对准标记203类似的平面形状的其它图案231的情况下(图32)，存在背面用对准标记203的检测精度低的问题。该问题可以通过增大背面用对准标记203的尺寸，或者扩大背面用对准标记203的周边的图案禁止带(由虚线的矩形框包围的部分)230来消除。

图案禁止带230是指不配置其它图案231(背面用对准标记203以外的图案)的区域。图31、图32是表示从半导体基板的表面侧看比较例的背面用对准标记的周边的布局的俯视图。在图31中示出扩大了背面用对准标记203的周边的图案禁止带230的状态。在图32中示出平面形状与背面用对准标记203类似，通过检测器223容易误检测为背面用对准标记203的其它图案231存在于图案禁止带230内的状态。

然而，在增大背面用对准标记203的尺寸和扩大背面用对准标记203的周边的图案禁止带230中的任一情况下，都会导致在半导体基板201的表面201a，背面用对准标记203所占据的区域的表面积(占据面积)变大。由于背面用对准标记203所占据的区域是半导体基板201的不形成元件结构的无效区域，所以存在能够从半导体基板201切割出的芯片数(半导体芯片的获得数)减少的问题。

(实施方式1)

对实施方式1的半导体装置的制造方法进行说明。图1～图4是表示实施方式1的半导体装置的制造过程中的状态的截面图。图5、图7、图8、图10、图11是表示从半导体基板的表面(第一主面)侧看实施方式1的半导体装置的制造方法中使用的背面(第二主面)用对准标记的布局的一个例子的俯视图。图6是表示图5的剖切线a-a’处的截面结构的截面图。图9是表示图8的剖切线b-b’处的截面结构的截面图。图12是表示图11的剖切线c-c’处的截面结构的截面图。

实施方式1的半导体装置的制造方法包括：对于具有大致平行的表面(第一主面)1a和背面(第二主面)1b的半导体基板(半导体晶片)1，使用形成于半导体基板1的表面1a的对准标记(背面用对准标记：在图4中未图示)3在半导体基板1的背面1b进行图案化(以下称为背面图案化)的工序。通过使用配置在与半导体基板1的背面1b对向的位置的检测器23，检测从半导体基板1的背面1b向半导体基板1照射的预定波长区域的光的反射光22的反射强度，从而背面用对准标记3的位置被确定。向半导体基板1照射的预定波长区域的光是指例如红外(ir)光。以下，以使用通常的曝光装置10的红外显微镜的红外光来确定背面用对准标记3的位置的情况为例进行说明。

具体而言，首先，如图1所示，在半导体基板1’的表面1a侧形成预定的表面元件结构2。此时，通过与通常的图案化中使用的对准标记的形成方法同样的方法，在半导体基板1’的表面1a的任意的位置形成背面用对准标记3。在用于形成表面元件结构2的对准中，使用由通常的图案化形成的对准标记(未图示)。通常的图案化是指半导体基板1的形成有对准标记的主面与使用该对准标记进行图案化的主面为同一主面，是利用ccd(chargecoupleddevice：电荷耦合器件)照相机等从半导体基板1的形成有对准标记的主面侧辨识该对准标记而进行的图案化。

背面用对准标记3由形成于半导体基板1’的表面1a的阶梯差构成。具体而言，背面用对准标记3例如可以由形成于半导体基板1’的表面1a的沟槽所形成的阶梯差(凹部：半导体基板1’的表面1a与沟槽的底面的高低差)构成。另外，背面用对准标记3还可以由形成于层叠在半导体基板1’的表面1a上的层叠膜(例如依次层叠了场氧化膜、多晶硅膜和层间绝缘膜等而得的层叠膜)的槽所形成的阶梯差(凹部：层叠膜的表面与半导体基板1’的表面的高低差)、由包围该层叠膜的一部分(凸部：层叠膜的表面与半导体基板1’的表面的高低差)的周围的槽所形成的阶梯差构成。背面用对准标记3例如与表面元件结构2的各部同时形成。对于背面用对准标记3的详细说明，在后文叙述。

接下来，如图2所示，从背面1b’侧对半导体基板1’进行磨削，形成用作半导体装置的产品的厚度t1的半导体基板1。接下来，如图3所示，在半导体基板1的磨削后的背面1b上涂布抗蚀剂而形成抗蚀剂膜4。接下来，通过使用通常的曝光装置(未图示)，使预定的掩模图案曝光(转印)并显影于抗蚀剂膜4，从而使抗蚀剂膜4图案化(背面图案化)成与表面元件结构2相应的预定的电路图案。针对用于向半导体基板1的背面1b上的抗蚀剂膜4转印预定的掩模图案的对准，参照图4进行说明。在图4中，简化背面用对准标记3而用包围背面用对准标记3的形成位置的矩形框表示。

在用于向半导体基板1的背面1b上的抗蚀剂膜4转印预定的掩模图案的该掩模图案与半导体基板1的对准(位置对齐)中，使用半导体基板1的表面1a的背面用对准标记3。因此，首先，使用通常的曝光装置10的红外显微镜检测半导体基板1的表面1a的背面用对准标记3。具体而言，如图4所示，在能够进行半导体基板1的表面和背面对齐的通常的曝光装置10的卡盘工作台11上，使表面1a成为卡盘工作台11侧而载置半导体基板1。

接下来，利用检测器23对从背面1b向半导体基板1照射的红外光的反射光22的反射强度进行测量，基于该反射光22的反射强度检测背面用对准标记3。红外光是红外的波长区域的激光。红外光以不将半导体基板1加热的程度的输出密度(w(瓦特)/cm²)进行照射。对于背面用对准标记3的检测方法，在后文叙述。检测器23隔着半导体基板1在卡盘工作台11的上方与半导体基板1的背面1b对置地配置。在图4中，为了明确红外光的入射光21和反射光22的路径，与卡盘工作台11分开地图示了半导体基板1，但是实际上半导体基板1是在使表面1a与卡盘工作台11接触的状态下载置的。

红外光的入射光21在半导体基板1的内部从半导体基板1的背面1b朝向表面1a侧行进。红外光的反射光22在半导体基板1的内部从半导体基板1的表面1a侧朝向背面1b侧行进。检测器23配置在隔着半导体基板1与半导体基板1的表面1a的背面用对准标记3对向的位置。检测器23在与半导体基板1的背面1b平行的方向上是可动的。因此，在半导体基板1的表面1a，背面用对准标记3的形成位置的布局的自由度高。背面用对准标记3的形成位置例如是切割线等无效区域(不用作半导体芯片的区域)。

以该背面用对准标记3为基准进行对准(位置对齐)，将预定的掩模图案曝光并显影于抗蚀剂膜4。由此，能够使抗蚀剂膜4图案化成与表面元件结构2相应的预定的电路图案。接下来，通过将抗蚀剂膜4用作掩模而进行蚀刻、离子注入等，从而在半导体基板1的磨削后的背面1b形成背面元件结构(未图示)。其后，通过将半导体基板1沿着切割线切割(切断)而单片化成单个的芯片状，从而完成具备预定的元件结构的半导体装置。

如图5、图6所示，背面用对准标记3使用由半导体基板1的表面1a和形成于半导体基板1的表面1a的沟槽的底面形成的阶梯差(凹部)而构成。背面用对准标记3具有成为在与半导体基板1的表面1a平行的方向上并列3个以上的沟槽的布局的平面形状。具体而言，例如，背面用对准标记3具有成为在与半导体基板1的表面1a平行的方向上并列3个沟槽31a～31c的布局的平面形状。

此时，从半导体基板1的表面1a侧看，背面用对准标记3例如由沟槽(以下称为第一沟槽)33以及1个沟槽(以下称为第二沟槽)34构成，所述沟槽33配置成十字状的布局，所述1个沟槽34配置成与该第一沟槽33分开且沿着该第一沟槽33以呈十字状的方式包围该第一沟槽33的周围的布局。在第一沟槽33、第二沟槽34的内部埋入有多晶硅(poly-si)膜35。

例如，在表面元件结构2为沟槽栅极结构的情况下，第一沟槽33、第二沟槽34与栅极沟槽(埋入栅电极的沟槽)同时形成，多晶硅膜35与栅电极同时形成。优选第一沟槽33由例如4个平面形状为直线状的沟槽部构成，该4个平面形状为直线状的沟槽部相互分开地配置成以预定位置为中心32且一端位于该中心32的十字状的布局。即，优选构成第一沟槽33的4个平面形状为直线状的沟槽部在该十字状的布局的中心32处不接触。其理由如下。

在使构成第一沟槽33的4个平面形状为直线状的沟槽部在十字状的布局的中心32处交叉的情况下，在该中心32处，沟槽的宽度比其他位置变宽。因此，在该十字状的布局的中心32处，无法用多晶硅膜35完全埋入第一沟槽33，由于在多晶硅膜35的内部产生空洞，所以基于红外光的反射光22进行的背面用对准标记3的检测精度有可能降低。这样，在用第一沟槽33、第二沟槽34构成背面用对准标记3的情况下，在与半导体基板1的表面1a平行的方向上并列的3个沟槽31a～31c中，正中间的沟槽31b由第一沟槽33构成，两侧的沟槽31a、31c由第二沟槽34构成。

例如，在切割锯的刃宽程度(例如100μm左右)的宽度的切割线处形成了背面用对准标记3的情况下，优选背面用对准标记3的第一方向x的最大宽度w11、第二方向y的最大宽度w12(参照图5)例如为30μm以上且80μm以下的程度。第一方向x、第二方向y是指与半导体基板1的表面1a平行且相互正交的方向。即，背面用对准标记3可以是收入到80μm见方程度的表面积的区域的程度的大小。第一沟槽33的最小宽度w1、第二沟槽34的最小宽度w2(参照图6)可以是蚀刻的加工极限的最小值(例如0.3μm)以上的程度，例如为0.8μm以上。第一沟槽33、第二沟槽34间(台面区)的宽度(台面宽度)w3可以是第一沟槽33的最小宽度w1、第二沟槽34的最小宽度w2的6倍以上，例如可以为16μm以下的程度。

如图7所示，背面用对准标记3’可以采用在与半导体基板1的表面平行的方向上并列5个沟槽的构成。此时，图7的背面用对准标记3’只要是在图5、图6的背面用对准标记3的相邻的第一沟槽33与第二沟槽34间(即沟槽31a与31b间、沟槽31b与31c间)，与该第一沟槽33、第二沟槽34分开地还配置有沟槽(以下称为第三沟槽)36的构成即可。从半导体基板1的表面1a侧看，第三沟槽36配置成例如l字状的布局，该l字状的布局沿着配置成大致直角的布局的2个第一沟槽33。从半导体基板1的表面1a侧看，第二沟槽34配置成例如沿着第三沟槽36以呈十字状的方式包围该第三沟槽36的周围的布局。

另外，如图8、图9所示，背面用对准标记40a可以使用由半导体基板1的表面1a上的层叠膜45的表面和在深度方向z上贯穿该层叠膜45的槽44的底面(半导体基板1的表面1a)形成的阶梯差(凹部)构成。层叠膜45例如是通过依次层叠场氧化膜41、多晶硅膜42和层间绝缘膜43而成。场氧化膜41例如是初始氧化膜。层间绝缘膜43例如是bpsg(borophosphosilicateglass：硼磷硅玻璃)膜。深度方向z是指从半导体基板1的表面1a朝向背面1b的方向。槽44的平面形状例如可以是使与第一方向x、第二方向y分别平行的2个直线部交叉而成的十字状。

形成槽44(槽44所贯穿)的层叠膜45的层叠数越多，则由槽44形成的阶梯差越大，因此在槽44的底面(半导体基板1的表面1a：从半导体基板1的背面1b侧看的阶梯差的上层)反射的红外光的反射光22与在层间绝缘膜43的表面(从半导体基板1的背面1b侧看的阶梯差的下层)反射的红外光的反射光22的对比度(明暗差)越大，背面用对准标记40a的检测精度越高。背面用对准标记40a成为从层间绝缘膜43的表面向半导体基板1侧凹陷的截面形状。

图10的背面用对准标记40a’与图8、图9的背面用对准标记40a的不同之处在于，在沿深度方向z贯穿层叠膜45(场氧化膜41、多晶硅膜42和层间绝缘膜43)的槽44’的内部，选择性地残留有层叠膜45’。槽44’包围层叠膜45’的周围。层叠膜45’是被槽44’分开的层叠膜45的一部分。即，图10的背面用对准标记40a’是使用由层叠膜45、45’的表面和槽44’的底面(半导体基板1的表面1a)形成的阶梯差而构成。槽44’的平面形状例如可以是使与第一方向x、第二方向y分别平行的2个直线部交叉而成的十字状。层叠膜45’的平面形状例如可以是使与第一方向x、第二方向y分别平行的2个直线部交叉而成的十字状。

形成槽44’(槽44’所贯穿)的层叠膜45的层叠数和在槽44’的内部残留的层叠膜45’的层叠数越多，则由槽44’形成的阶梯差越大。因此，与图8、图9的背面用对准标记40a同样地，由红外光的反射光22产生的对比度变大，能够提高背面用对准标记40a’的检测精度。层叠膜45’的平面形状例如可以为十字状。背面用对准标记40a’成为在中心部向从半导体基板1的表面1a离开的方向突出，在外周部从层间绝缘膜43的表面向半导体基板1侧凹陷的截面形状(未图示)。

如图11、图12所示，背面用对准标记40b可以是使用由槽46的底面(半导体基板1的表面1a)和被该槽46包围周围的层叠膜47的表面形成的阶梯差而构成。槽46在深度方向z上贯穿层间绝缘膜43、多晶硅膜42和场氧化膜41。层叠膜47是被槽46分开的场氧化膜41、多晶硅膜42和层间绝缘膜43的一部分。

即，背面用对准标记40b成为向从半导体基板1的表面1a离开的方向突出的截面形状。层叠膜47的平面形状例如可以是使与第一方向x、第二方向y分别平行的2个直线部交叉而成的十字状。与图8、图9的背面用对准标记40a同样地，层叠膜47的层叠数越多，则由槽46形成的阶梯差越大，因此由红外光的反射光22产生的对比度越大，能够提高背面用对准标记40b的检测精度。

利用这样的构成形成背面用对准标记3、3’、40a、40a’、40b。由此，在基于从半导体基板1的背面1b照射的红外光的反射光22的反射强度检测在半导体基板1的表面1a形成的背面用对准标记3、3’、40a、40a’、40b时，能够提高背面用对准标记3、3’、40a、40a’、40b的检测精度。

如上所说明，根据实施方式1，由阶梯差形成背面用对准标记，所述阶梯差是：由在半导体基板的表面以在第一方向和第二方向上分别并列有3个以上的布局配置的多个沟槽形成的阶梯差，或者由在深度方向上贯穿层叠在半导体基板的表面上的层叠膜的槽形成的阶梯差。由此，能够使用通常的曝光装置的红外显微镜，利用从半导体基板的背面照射的红外光的反射光，提高半导体基板的表面的背面用对准标记的检测精度。因此，能够提高对准精度。

另外，根据实施方式1，由于背面用对准标记的检测精度提高，所以可以在不增大背面用对准标记的尺寸和/或不增大不配置背面用对准标记以外的图案的区域(图案禁止带)的情况下检测背面用对准标记。因此，能够维持可从半导体基板(半导体晶片)切割出的芯片数(半导体芯片的获得数)。另外，根据实施方式1，由于利用红外光来检测背面用对准标记，所以背面用对准标记的形成位置不受限定。因此，布局设计的自由度高。

(实施方式2)

接下来，对实施方式2的半导体装置的结构进行说明。图13是表示从半导体基板的表面侧看实施方式2的半导体装置的制造方法中使用的背面用对准标记的布局的一个例子的俯视图。在图13中，符号5是外周被场氧化膜41包围的半导体基板1的有效区域(要成为半导体芯片的区域)。实施方式2的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，以覆盖背面用对准标记51的方式在半导体基板1的表面1a上设置有金属膜52。

背面用对准标记51是实施方式1的背面用对准标记3、3’、40a、40a’、40b(图5～图12)。背面用对准标记51的第一方向x的最大宽度w11、第二方向y的最大宽度w12例如可以为70μm以下的程度。金属膜52例如具有矩形状的平面形状。共享金属膜52的1个顶点的2条边的长度的最小值分别是背面用对准标记51的第一方向x的最大宽度w11、第二方向y的最大宽度w12。金属膜52的第一方向x的宽度w21、第二方向y的宽度w22为背面用对准标记51的第一方向x的最大宽度w11、第二方向y的最大宽度w12以上，比切割线6的宽度w31窄。

金属膜52的金属材料可以进行各种改变。具体而言，金属膜52例如可以通过将为了形成表面电极(例如后述的发射极68：参照图16)而堆积(形成)在半导体基板1的表面1a上的金属膜的一部分残留在背面用对准标记51的表面而形成。即，金属膜52的金属材料可以是与表面电极相同的金属材料，具体而言，例如可以是铝(al)或含有铝的例如铝-硅(al-si)等铝合金。

对于实施方式2的半导体装置的制造方法而言，只要在实施方式1的半导体装置的制造方法中，在背面用对准标记51的形成之后且背面图案化之前用金属膜52覆盖背面用对准标记51的表面即可。图14是表示实施方式2的半导体装置的制造过程中的状态的截面图。图14是背面用对准标记51为图5、图6的背面用对准标记3的情况的一个例子。图15是放大地表示图4的背面用对准标记附近的截面图。

如图14、图15所示，在进行用于背面图案化的对准时，如上所述，从半导体基板1的背面1b，与半导体基板1的背面1b大致垂直地向半导体基板1照射红外光。由于红外光的入射光21不透过沟槽31a～31c的内部的多晶硅膜35，所以在沟槽31a～31c的底部反射。在沟槽31a～31c的底部反射后的红外光的反射光22a从半导体基板1的背面1b与半导体基板1的背面1b大致垂直地向半导体基板1的外侧行进，被与半导体基板1的背面1b对置的检测器23检测到。

如图15所示，在背面用对准标记3没有被金属膜52覆盖的情况下，从半导体基板1的背面1b向半导体基板1照射的红外光的入射光21在沟槽31a～31c的配置位置以外的位置，穿透半导体基板1而与半导体基板1的表面1a大致垂直地从半导体基板1的表面1a向外侧行进。因此，半导体基板1的厚度t1越厚，照射到沟槽31a～31c的配置位置以外的位置的红外光的反射光22b的反射强度越小，难以被与半导体基板1的背面1b对置的检测器23检测到。

另一方面，在如图14所示背面用对准标记51被金属膜52覆盖的情况下，从半导体基板1的背面1b起在半导体基板1内行进而到达半导体基板1的表面1a的红外光的入射光21不透过金属膜52，所以在金属膜52(金属膜52与半导体基板1的界面)处反射。因此，在金属膜52反射的红外光的反射光22c的反射强度的降低小，从半导体基板1的背面1b与半导体基板1的背面1b大致垂直地向半导体基板1的外侧行进，容易被与半导体基板1的背面1b对置的检测器23检测到。

因此，通过用金属膜52覆盖背面用对准标记51，从而与不设置该金属膜52的情况相比，能够提高基于红外光的反射光22的背面用对准标记51的检测精度。另外，由于能够利用金属膜52可靠地反射从半导体基板1的背面1b起在半导体基板1内行进而到达半导体基板1的表面1a的红外光的入射光21，所以与不设置金属膜52的情况相比，能够增加半导体基板1的厚度t1。具体而言，在半导体基板1为硅基板的情况下，半导体基板1的厚度t1的上限值例如为400μm左右。

另外，通过提高背面用对准标记51的检测精度，与比较例的构成(图31、图32)相比，能够减小图案禁止带50(图13的由虚线的矩形框包围的部分)的表面积。具体而言，图案禁止带50的表面积能够减小到例如与金属膜52几乎相同程度的表面积(＝宽度w21×宽度w22)。因此，不会在图案禁止带50内配置容易被检测器23误检测为背面用对准标记51的其他图案(例如平面形状与背面用对准标记51类似的图案)53。

另外，背面用对准标记51可以是与比较例的背面用对准标记203(参照图31)相同的构成。即使背面用对准标记51是与比较例的背面用对准标记203相同的构成，通过用金属膜52覆盖背面用对准标记51，也能够提高背面用对准标记51的检测精度。

如上所说明，根据实施方式2，能够得到与实施方式1同样的效果。另外，根据实施方式2，以覆盖背面用对准标记的方式在半导体基板的表面上设置金属膜。由此，可以利用在半导体基板的表面上覆盖背面用对准标记的金属膜使从半导体基板的背面向半导体基板照射并在半导体基板内行进而到达半导体基板的表面的红外光的入射光反射。因此，与没有用金属膜覆盖背面用对准标记的情况相比，红外光的反射光的反射强度的降低小，能够提高背面用对准标记的检测精度。

另外，根据实施方式2，能够在不扩大背面用对准标记的尺寸和/或不扩大不配置背面用对准标记以外的图案的区域(图案禁止带)的情况下仅检测想要利用红外光的反射光测量的背面用对准标记。

(实施方式3)

接下来，作为实施方式3的半导体装置，对通过实施方式1、2的半导体装置的制造方法制造的半导体装置的结构的一个例子进行说明。图16是表示实施方式3的半导体装置的结构的截面图。

图16所示的实施方式3的半导体装置是在同一半导体基板(半导体芯片)1上使沟槽栅极结构的igbt(insulatedgatebipolartransistor：绝缘栅双极型晶体管)和与该igbt反向并联连接的fwd(freewheelingdiode：续流二极管)一体化而成的反向导通igbt(rc-igbt：reverseconductingigbt)。

在同一n^-型的半导体基板1上，在有源区，igbt区81和fwd区82在与半导体基板1的表面1a平行的方向上并列设置。igbt区81是配置igbt而成为igbt的工作区域的区域。fwd区82是配置fwd而成为fwd的工作区域的区域。有源区是在导通状态时主电流流通的区域。

在图16中仅示出有源区，省略包围有源区的周围的边缘终止区。边缘终止区是有源区与半导体基板1的侧面之间的区域，是用于缓和n^-型漂移区61的芯片表面侧的电场且保持耐压(耐电压)的区域。耐压是指不会引起元件误动作、破坏的极限的电压。在边缘终止区可以设置有保护环、场板等耐压结构。

在半导体基板1的表面1a的表面层设置有igbt的p型基区62。p型基区62从igbt区81到fwd区82设置于整个有源区。p型基区62在fwd区82中兼做p型阳极区。在p型基区62的内部，仅在igbt区81分别选择性地设置有n⁺型发射区63和p⁺型接触区64。

n⁺型发射区63只要配置在相邻的后述的栅极沟槽65间(台面区)的至少1个台面区即可，可以存在未配置n⁺型发射区63的台面区。半导体基板1的p型基区62以及后述的n型场截止(fs：fieldstop)区69、p⁺型集电区70和n⁺型阴极区71以外的部分为n^-型漂移区61。

从半导体基板1的表面1a起在深度方向z上设置有贯穿n⁺型发射区63和p型基区62而到达n^-型漂移区61的栅极沟槽65。从半导体基板1的表面1a侧看，栅极沟槽65配置成例如沿着与igbt区81和fwd区82并列的方向正交的方向(图的进深方向)延伸的条纹状的布局。

栅极沟槽65从igbt区81到fwd区82以相同的布局被配置有多个。即，从半导体基板1的表面1a侧看，fwd区82的栅极沟槽65与igbt区81的栅极沟槽65平行地配置。在fwd区82中，栅极沟槽65贯穿p型基区62(p型阳极区)并到达n^-型漂移区61。

在栅极沟槽65的内部，隔着栅极绝缘膜66设置有栅电极67。场氧化膜41(参照图6、图9、图11)在边缘终止区中覆盖半导体基板1的表面1a。层间绝缘膜43设置在场氧化膜41上和有源区中的半导体基板1的表面1a上，覆盖栅电极67。在层间绝缘膜43上设置有发射极68。

发射极68在igbt区81中，介由作为层间绝缘膜43的开口部的接触孔与n⁺型发射区63以及p⁺型接触区64接触。另外，发射极68在fwd区82中介由层间绝缘膜43的接触孔与p型基区62接触，作为阳极发挥功能。表面保护膜(未图示)在边缘终止区中覆盖半导体基板1的表面1a。

在半导体基板1的背面1b的表面层，从igbt区81到fwd区82设置有n型fs区69。n型fs区69可以以距离半导体基板1的背面1b不同的深度被配置有多个。另外，在半导体基板1的背面1b的表面层，在比n型fs区69浅的位置，在igbt区81中设置有p⁺型集电区70，在fwd区82中设置有n⁺型阴极区71。

p⁺型集电区70在igbt区81与fwd区82并列的方向上与n⁺型阴极区71接触。p⁺型集电区70和n⁺型阴极区71在深度方向z上可以与n型fs区69接触。在半导体基板1的背面1b上设置有集电极72。集电极72与p⁺型集电区70接触，且与n⁺型阴极区71接触而兼做阴极。

接下来，对实施方式3的半导体装置的制造方法(即实施方式1的半导体装置的制造方法的具体例)进行说明。图17是表示实施方式3的半导体装置的制造方法的概要的流程图。首先，准备要成为n^-型漂移区61的n^-型的半导体基板(半导体晶片)1’。接下来，利用通常的图案化在半导体基板1’的表面1a侧形成表面元件结构2的各部和背面用对准标记3(步骤s1：参照图1、图5、图6)。

在步骤s1中，表面元件结构2形成在有源区。可以与表面元件结构2一起在边缘终止区形成耐压结构。有源区和边缘终止区是半导体基板1’的有效区域(要成为半导体芯片的区域)。背面用对准标记3例如形成在作为半导体基板1’的无效区域的切割线处。可以形成图7的背面用对准标记3’来代替图5、图6的背面用对准标记3。

在图16所示的rc-igbt中，表面元件结构2的各部是指p型基区62、n⁺型发射区63、p⁺型接触区64、栅极沟槽65、栅极绝缘膜66、栅电极67、层间绝缘膜43、发射极68、场氧化膜(未图示)和表面保护膜(未图示)等。具体而言，例如，表面元件结构2如下形成。

首先，在半导体基板1’的表面1a的表面层形成p型基区62。接下来，将半导体基板1’的表面1a热氧化，在边缘终止区形成覆盖半导体基板1’的表面1a的场氧化膜。接下来，通过光刻法和蚀刻，形成在深度方向z上贯穿p型基区62而到达n^-型漂移区61的栅极沟槽65。

此时，与栅极沟槽65一起，形成第一沟槽33、第二沟槽34(沟槽31a～31c：参照图6)作为背面用对准标记3。可以形成图7的背面用对准标记3’来代替图5、图6的背面用对准标记3。此时，只要与栅极沟槽65一起形成第一沟槽～第三沟槽33、34、36即可。

接下来，通过将栅极沟槽65的内壁热氧化，从而沿着栅极沟槽65的内壁形成栅极绝缘膜66。接下来，以埋入到栅极沟槽65的内部和第一沟槽33、第二沟槽34(或第一沟槽～第三沟槽33、34、36)的内部的方式在半导体基板1’的表面1a上堆积(形成)多晶硅膜。接下来，对该多晶硅膜进行蚀刻，在栅极沟槽65的内部隔着栅极绝缘膜66残留成为栅电极67的多晶硅膜。并且在第一沟槽33、第二沟槽34(或第一沟槽～第三沟槽33、34、36)的内部残留多晶硅膜35。

接下来，在igbt区81中，在p型基区62的内部分别选择性地形成n⁺型发射区63和p⁺型接触区64。接下来，以覆盖栅电极67的方式在半导体基板1’的表面1a上形成层间绝缘膜43。接下来，使层间绝缘膜43图案化而形成在深度方向z上贯穿层间绝缘膜43的多个接触孔。

可以形成使用了由槽44、44’构成的阶梯差的背面用对准标记40a、40a’(参照图8～图10)来代替背面用对准标记3、3’，所述槽44、44’在深度方向z上贯穿层间绝缘膜43、多晶硅膜42和场氧化膜41(层叠膜45)。

或者，还可以形成使用了由槽46构成的阶梯差的背面用对准标记40b(参照图11、图12)来代替背面用对准标记3、3’，所述槽46包围层间绝缘膜43、多晶硅膜42和场氧化膜41的一部分(层叠膜47)的周围。

接下来，以埋入接触孔的方式在层间绝缘膜43上形成由例如包含铝(al)的例如铝-硅(al-si)等构成的金属膜。接下来，使该金属膜图案化，将要成为发射极68的部分残留在预定区域(例如仅为有源区)。接下来，在半导体基板1的表面1a上形成覆盖边缘终止区的表面保护膜。通过至此为止的工序而完成表面元件结构2。

接下来，从背面1b’侧磨削半导体基板1’(背面磨削)，制成用作半导体装置的产品的厚度t1的半导体基板1(步骤s2：参照图2)。

接下来，通过n型杂质的离子注入，在半导体基板1的背面1b的表面层，在半导体基板1的整个背面1b形成n型fs区69(步骤s3)。接下来，通过p型杂质的离子注入，在半导体基板1的背面1b的表面层的比n型fs区69浅的位置，在半导体基板1的整个背面1b形成p⁺型集电区70(步骤s4)。

接下来，在半导体基板1的背面1b上涂布抗蚀剂而形成抗蚀剂膜4(参照图3)。接下来，通过使用通常的曝光装置(未图示)，在抗蚀剂膜4曝光(转印)并显影预定的掩模图案，从而使抗蚀剂膜4图案化(背面图案化)成与表面元件结构2相应的预定的电路图案，由此形成与n⁺型阴极区71的形成区域相对应的部分开口的抗蚀剂掩模(步骤s5)。步骤s5的处理相当于实施方式1的半导体装置的制造方法的背面图案化(参照图4)。

接下来，通过将该抗蚀剂掩模作为离子注入用掩模而进行n型杂质的离子注入，将p⁺型集电区70的一部分改变成n⁺型，从而形成n⁺型阴极区71(步骤s6)。在步骤s4的处理中，在仅在p⁺型集电区70的形成区域进行了p型杂质的离子注入的情况下，在步骤s6的处理中，在半导体基板1的背面1b的在抗蚀剂掩模的开口部露出的n^-型的部分形成n⁺型阴极区71。

另外，可以更换p⁺型集电区70和n⁺型阴极区71的形成顺序。此时，在步骤s4的处理中，在半导体基板1的整个背面1b形成n⁺型阴极区71，在步骤s5的处理中，形成与p⁺型集电区70的形成区域相对应的部分开口的抗蚀剂掩模。然后，在步骤s6的处理中，只要将抗蚀剂掩模作为离子注入用掩模而形成p⁺型集电区70即可。可以在p⁺型集电区70和n⁺型阴极区71的形成之后形成步骤s3的n型fs区69。

接下来，通过灰化处理(灰化)除去抗蚀剂掩模。接下来，进行用于使以离子方式注入到了半导体基板1的杂质活化的退火(热处理)(步骤s7)。接下来，在半导体基板1的整个背面1b形成集电极72(步骤s8)。其后，通过将半导体基板1切割(dicing)而单片化成单个的芯片状，从而完成图16所示的rc-igbt芯片(半导体芯片)。

可以通过实施方式2的半导体装置的制造方法来形成实施方式3的半导体装置。此时，在步骤s1中，只要将为了形成发射极68而堆积(形成)在半导体基板1的表面1a上的金属膜的、覆盖背面用对准标记3、3’、40a、40a’、40b的表面的部分残留作为金属膜52即可(参照图13、图14)。

如上所说明，根据实施方式3，可以使用实施方式1、2的半导体装置的制造方法来制作。

(实施方式4)

接下来，作为实施方式4的半导体装置，对通过实施方式1、2的半导体装置的制造方法制造的半导体装置的结构的另一个例子进行说明。图18是表示实施方式4的半导体装置的结构的截面图。图18所示的实施方式4的半导体装置是在n^-型的半导体基板(半导体芯片)1的距背面1b比n⁺型阴极区93深的位置具有浮置(电浮动)的p型区域(以下称为p型浮动区)94的fwd。

在图18中仅示出有源区，省略包围有源区的周围的边缘终止区的图示。另外，在图18中虽然示出fwd的1个单位单元，但是可以在有源区配置邻接的多个单位单元。边缘终止区是有源区与半导体基板1的侧面之间的区域，是用于缓和n^-型漂移区91的芯片表面侧的电场且保持耐压的区域。可以在边缘终止区设置有保护环、场板等耐压结构。

在半导体基板1的表面1a的表面层选择性地设置有p⁺型阳极区92。p⁺型阳极区92在有源区中可以设置于半导体基板1的整个表面。在半导体基板1的背面1b的表面层，从有源区到边缘终止区设置有n⁺型阴极区93。另外，在半导体基板1的背面的表面层，在距离半导体基板1的背面1b比n⁺型阴极区93深的位置选择性地设置有p型浮动区94。

p型浮动区94在与半导体基板1的背面1b平行的方向上隔开预定的间隔配置有多个。p型浮动区94与后述的阴极97分开地配置，成为浮置(电浮动)。p型浮动区94可以与n⁺型阴极区93接触。半导体基板1的除了p⁺型阳极区92、n⁺型阴极区93和p型浮动区94以外的部分是n^-型漂移区91。

在n^-型漂移区91的内部，从有源区到边缘终止区设置有n型fs区95。n型fs区95在n^-型漂移区91的内部靠近n⁺型阴极区93配置。另外，n型fs区95配置在距离半导体基板1的背面1b比p型浮动区94深的位置。n型fs区95可以与n⁺型阴极区93和/或p型浮动区94接触。n型fs区95可以以距离半导体基板1的背面1b不同的深度配置有多个。

在边缘终止区中，半导体基板1的表面1a被场氧化膜41(参照图6、图9、图11)覆盖。在场氧化膜41上依次层叠有多晶硅膜42和层间绝缘膜43。在作为层间绝缘膜43的开口部的接触孔露出有p⁺型阳极区92。

阳极96介由层间绝缘膜43的接触孔与p⁺型阳极区92接触。表面保护膜(未图示)在边缘终止区中覆盖半导体基板1的表面1a。层间绝缘膜43、场氧化膜41和表面保护膜包围有源区的周围。阴极97设置于半导体基板1的整个背面1b而与n⁺型阴极区93接触。

接下来，对实施方式4的半导体装置的制造方法(即实施方式1的半导体装置的制造方法的具体例)进行说明。图19是表示实施方式4的半导体装置的制造方法的概要的流程图。首先，准备要成为n^-型漂移区91的n^-型的半导体基板(半导体晶片)1’。

接下来，通过通常的图案化在半导体基板1’的表面1a侧形成表面元件结构2的各部和背面用对准标记40a(步骤s11：参照图1、图8、图9)。在步骤s11中，表面元件结构2的各部的结构和背面用对准标记40a的结构以外的条件与实施方式3相同。

可以形成图10的背面用对准标记40a’、图11、图12的背面用对准标记40b来代替背面用对准标记40a。表面元件结构2的各部在图18所示的fwd中是指p⁺型阳极区92、层间绝缘膜43、阳极96、场氧化膜41(参照图8、图9)和表面保护膜(未图示)等。

具体而言，例如表面元件结构2如下形成。首先，将半导体基板1’的表面1a热氧化，在边缘终止区形成覆盖半导体基板1’的表面1a的场氧化膜41。接下来，在有源区，在半导体基板1’的表面1a的表面层形成p⁺型阳极区92。接下来，在半导体基板1’的表面1a上形成层间绝缘膜43。

接下来，使层间绝缘膜43图案化，形成在深度方向z上贯穿层间绝缘膜43的多个接触孔。此时，在层间绝缘膜43形成接触孔，并且形成使用了由槽44构成的阶梯差的背面用对准标记40a(参照图8、图9)，所述槽44在深度方向z上贯穿层间绝缘膜43、多晶硅膜42和场氧化膜41(层叠膜45)。

可以形成以在内部残留层叠膜45’(层叠膜45的一部分)的方式形成槽44’并使用了由该槽44’构成的阶梯差的背面用对准标记40a’(参照图10)来代替背面用对准标记40a。

另外，可以形成使用了由槽46构成的阶梯差的背面用对准标记40b(参照图11、图12)代替背面用对准标记40a，所述槽46包围层间绝缘膜43、多晶硅膜42和场氧化膜41的一部分(层叠膜47)的周围。

接下来，以埋入接触孔的方式在层间绝缘膜43上形成由例如铝-硅等铝合金构成的金属膜。接下来，使该金属膜图案化，将要成为阳极96的部分残留在预定区域(例如仅为有源区)。接下来，在半导体基板1的表面1a上形成覆盖边缘终止区的表面保护膜。通过至此为止的工序，完成表面元件结构2。

接下来，与实施方式3的步骤s2同样地从背面1b’侧磨削半导体基板1’(背面磨削)，制作用作半导体装置的产品的厚度t1的半导体基板1(步骤s12：参照图2)。与实施方式3的步骤s3同样地在半导体基板1的背面1b的表面层形成n型fs区95(步骤s13)。

接下来，在半导体基板1的背面1b上涂布抗蚀剂而形成抗蚀剂膜4(参照图3)。接下来，通过使用通常的曝光装置(未图示)，在抗蚀剂膜4曝光(转印)并显影预定的掩模图案，从而使抗蚀剂膜4图案化(背面图案化)成与表面元件结构2相应的预定的电路图案，由此形成与p型浮动区94的形成区域相对应的部分开口的抗蚀剂掩模(步骤s14)。步骤s14的处理相当于实施方式1的半导体装置的制造方法的背面图案化(参照图4)。

接下来，将该抗蚀剂掩模作为离子注入用掩模而进行p型杂质的离子注入，形成p型浮动区94(步骤s15)。接下来，除去抗蚀剂掩模。接下来，通过n型杂质的离子注入，在半导体基板1的背面1b的表面层的距离半导体基板1的背面1b比p型浮动区94浅的位置，在半导体基板1的整个背面1b形成n⁺型阴极区93(步骤s16)。

应予说明，可以在步骤s16的n⁺型阴极区93的形成后形成步骤s15的p型浮动区94。可以在p型浮动区94和n⁺型阴极区93的形成后形成步骤s13的n型fs区95。

接下来，进行用于使以离子方式注入到了半导体基板1的杂质活化的退火(热处理)(步骤s17)。接下来，在半导体基板1的整个背面1b形成阴极97(步骤s18)。其后，通过将半导体基板1切割(dicing)而单片化成单个的芯片状，从而完成图18所示的fwd芯片(半导体芯片)。

在通过实施方式2的半导体装置的制造方法形成实施方式4的半导体装置的情况下，在步骤s1中，只要在使成为阳极96的金属膜图案化时，以覆盖背面用对准标记40a、40a’、40b的方式使该金属膜残留即可。

如上所说明，根据实施方式4，能够使用实施方式1、2的半导体装置的制造方法来制作。

(实施方式5)

接下来，作为实施方式5的半导体装置的制造方法，使用对从半导体基板1的表面1a侧看到的布局进行了简化的背面用对准标记100来说明背面图案化(参照图4)时的背面用对准标记3、3’、40a、40a’、40b(图5～图12)的检测方法。图20是表示在实施方式5的半导体装置的制造方法中从半导体基板的背面向半导体基板照射的红外光的反射光的检测波形的说明图。

在图20中示出背面用对准标记100的1组标记部(以下称为第一标记部)101、102的与第一方向x平行的方向的检测波形(以下称为第一检测波形)111以及另1组2个以上的标记部(以下称为第二标记部)103、104的与第二方向y平行的方向的检测波形(以下称为第二检测波形)112。

如图20所示，背面用对准标记100以如下布局配置：在从半导体基板1的背面1b向半导体基板1照射的红外光的反射光22的与第一方向x、第二方向y分别平行的方向的第一检测波形111、第二检测波形112中，能够分别检测到2个以上的峰。具体而言，背面用对准标记100具有：在第一方向x上相互分开配置且对置的1组2个以上的第一标记部(这里，以由符号101、102表示的2个第一标记部为例进行说明)以及在第二方向y上分开配置且对置的1组第二标记部(这里，以由符号103、104表示的2个第二标记部为例进行说明)。

从半导体基板1的表面1a侧看，1组第一标记部101、102均是例如配置成与第二方向y平行的直线状的布局的直线部。从半导体基板1的表面1a侧看，另1组第二标记部103、104均是例如配置成与第一方向x平行的直线状的布局的直线部。从半导体基板1的表面1a侧看，背面用对准标记100配置成以该1组的第一标记部101、102为对边，且以该另1组的第二标记部103、104为对边的矩形状的布局。

由配置成这样的布局的第一标记部101、102和第二标记部103、104构成背面用对准标记100。由此，在红外光的反射光22的与第一方向x平行的第一检测波形111中，在配置有第一标记部101、102的位置分别检测到峰111a、111b。并且，在红外光的反射光22的与第二方向y平行的第二检测波形112中，在配置有第二标记部103、104的位置分别检测到峰112a、112b。

并且，将中心线y1’与中心线x1’的交点作为背面用对准标记100的中心110，该中心线y1’是穿过第一检测波形111的由1组第一标记部101、102形成的峰111a、111b间的中心且与第二方向y平行的中心线y1’，该中心线x1’是穿过第二检测波形112的由另1组的第二标记部103、104形成的峰112a、112b间的中心且与第一方向x平行的中心线x1’。可以将该背面用对准标记100的中心110的位置作为基准，在背面图案化时进行对准。

这样，由具有与第二方向y平行的2个以上的直线部的1组第一标记部和具有与第一方向x平行的2个以上的直线部的另1组的第二标记部构成背面用对准标记100。并且，通过基于从红外光的反射光22的第一检测波形111、第二检测波形112分别检测到的2个以上的峰来测量背面用对准标记100的中心110的位置，从而能够确定背面用对准标记100的位置。

在红外光的反射光22的第一检测波形111、第二检测波形112中分别检测到的峰的个数越多，则背面用对准标记100的中心110的位置的误测量越低，背面用对准标记100的尺寸越大。因此，优选背面用对准标记100配置成在红外光的反射光22的第一检测波形111、第二检测波形112中分别将检测到3个峰的布局(参照例如图5、图6)。

例如，1组的第一标记部101、102中的一个第一标记部101由配置成在第二方向y上呈条纹状延伸的布局的沟槽和埋入到该沟槽的内部的多晶硅膜构成。利用从半导体基板1的背面1b起到沟槽的底面为止的深度与从半导体基板1的背面1b起到半导体基板1的表面1a为止的深度的高低差，在沟槽的配置位置形成红外光的反射光22的第一检测波形111的1个峰111a。

例如，1组的第一标记部101、102中的另一个第一标记部102由配置成在第二方向y上呈条纹状延伸的布局的沟槽和埋入到该沟槽的内部的多晶硅膜构成。利用从半导体基板1的背面1b起到沟槽的底面为止的深度与从半导体基板1的背面1b起到半导体基板1的表面1a为止的深度的高低差，在沟槽的配置位置形成红外光的反射光22的第一检测波形111的1个峰111b。

例如，另1组的第二标记部103、104中的一个第二标记部103由配置成在第一方向x上呈条纹状延伸的布局的沟槽和埋入到该沟槽的内部的多晶硅膜构成。利用从半导体基板1的背面1b起到沟槽的底面为止的深度与从半导体基板1的背面1b起到半导体基板1的表面1a为止的深度的高低差，在沟槽的配置位置形成红外光的反射光22的第二检测波形112的1个峰112a。

例如，另1组的第二标记部103、104中的另一个第二标记部104由配置成在第一方向x上呈条纹状延伸的布局的沟槽和埋入到该沟槽的内部的多晶硅膜构成。利用从半导体基板1的背面1b起到沟槽的底面为止的深度与从半导体基板1的背面1b起到半导体基板1的表面1a为止的深度的高低差，在沟槽的配置位置形成红外光的反射光22的第二检测波形112的1个峰112b。

图21是图20的背面用对准标记100的变形例，是表示从半导体基板的表面侧看的布局的一个例子的俯视图。作为图20的背面用对准标记100的变形例，在图21的(a)～图21的(d)中分别示出背面用对准标记100a、100a’、100b、100b’。

如图21的(a)所示，背面用对准标记100a在以预定的位置为中心的正交坐标xy中，可以将配置成在第二方向y上呈条纹状延伸的布局的沟槽121a、122a配置在第一方向x的正侧，将配置成在第二方向y上呈条纹状延伸的布局的沟槽121b、122b配置在第一方向x的负侧。并且，对于背面用对准标记100a而言，在以预定的位置为中心的正交坐标xy中，可以将配置成在第一方向x上呈条纹状延伸的布局的沟槽121c、122c配置在第二方向y的负侧，将配置成在第一方向x上呈条纹状延伸的布局的沟槽121d、122d配置在第二方向y的正侧。

这样，通过配置沟槽121a～121d、122a～122d，从而背面用对准标记100a成为以包围正交坐标xy的中心的方式双重配置由沟槽121a～121d构成的平面形状为矩形状的内周侧沟槽以及由沟槽122a～122d构成的平面形状为矩形状的外周侧沟槽而成的构成。因此，在背面用对准标记100a中，在红外光的反射光22的第一检测波形、第二检测波形中分别检测到4个峰。因此，只要将穿过第一检测波形的4个峰的中心且与第二方向y平行的中心线y1’和穿过第二检测波形的4个峰的中心且与第一方向x平行的中心线x1’的交点(即正交坐标xy的中心)作为背面用对准标记100a的中心120a即可。应予说明，图21的(a)的背面用对准标记100a的中心120a的位置与图20的背面用对准标记100的中心110在同一位置处被测量到。

构成外周侧沟槽的平面形状为矩形状的各沟槽121a～121d的位于同一顶点的端部彼此可以相互接触(图21的(a))，也可以分开。构成内周侧沟槽的平面形状为矩形状的各沟槽122a～122d的位于同一顶点的端部彼此可以相互接触(图21的(a))，也可以分开。图21的(b)所示的背面用对准标记100a’是构成外周侧沟槽的沟槽121a’～121d’的位于同一顶点的端部彼此分开，且构成内周侧沟槽的沟槽122a’～122d’的位于同一顶点的端部彼此分开的例子。即，从半导体基板1的表面1a侧看，背面用对准标记100可以配置成封闭的矩形状的布局(图21的(a)所示的背面用对准标记100a)，也可以配置在各个顶点处开放的布局(图21的(b)所示的背面用对准标记100a’)。应予说明，图21的(b)的背面用对准标记100a’的中心120a’的位置与图21的(a)的背面用对准标记100a的中心120a在同一位置处被测量到。

如图21的(c)所示，背面用对准标记100b可以配置成从半导体基板1的表面1a侧看，呈沿着第二方向y延伸的直线状且平行配置的沟槽123a、124a和呈沿着第一方向x延伸的直线状且平行配置的沟槽123b、124b形成l字状的布局。在图21的(c)的背面用对准标记100b中，在背面用对准标记100b的中心120b，在与第一方向x平行的方向的线xa的第一检测波形中，由沟槽123a、124a产生2个峰，在与第二方向y平行的方向的线ya的第二检测波形中，由沟槽123b、124b产生2个峰。

配置成l字状的布局的沟槽123a、123b的位于l字状的角部的端部彼此可以相互接触(图21的(c))，也可以分开。沟槽124a、124b与配置成l字状的布局的沟槽123a、123b邻接，并以与这些沟槽123a、123b成为双重的方式配置成l字状的布局。这些沟槽124a、124b的位于l字状的角部的端部彼此可以相互接触(图21的(c))，也可以分开。图20的(c)所示的背面用对准标记100b是沟槽123a、123b的端部彼此接触，且沟槽124a、124b的端部彼此接触的例子。图21的(d)所示的背面用对准标记100b’是沟槽123a’、123b’的端部彼此分开，且沟槽124a’、124b’的端部彼此分开的例子。应予说明，图21的(d)的背面用对准标记100b的中心120b’的位置与图21的(c)的背面用对准标记100b的中心120b可以为同一位置。

应予说明，在图21中，用直线图示各沟槽，但是当然，在图21所示的变形例的各沟槽的内部埋入多晶硅膜(未图示)。这样，利用从半导体基板1的背面1b到沟槽的底面为止的深度与从半导体基板1的背面1b到半导体基板1的表面1a为止的深度的高低差，可在沟槽的配置位置检测出红外光的反射光22的峰。

另外，图21的(a)、图21的(b)的背面用对准标记100a、100a’和图21的(c)、图21的(d)的背面用对准标记100b、100b’可以由槽44(参照图8、图9)，或者残留在槽46间的层叠膜47(参照图11、图12)构成来代替沟槽和其内部的多晶硅膜。

(实施例1)

接下来，对背面用对准标记3、3’的检测精度进行验证。图22是表示实施例1的背面用对准标记的检测结果的图。使用曝光装置的ir显微镜对由形成于半导体基板的沟槽所形成的的阶梯差构成的4个背面用对准标记(以下称为标记1～4)进行测量，将结果示于图22。标记2～4是实施方式1的背面用对准标记(以下称为实施例1)。关于标记2～4而言，均将半导体基板1的厚度(硅厚度)t1设为140μm，并为了容易比较辨识性和识别率，将第一方向x的最大宽度w11、第二方向y的最大宽度w12设为80μm。

具体而言，标记2是图5、图6的背面用对准标记3。即，标记2成为配置第一沟槽33和第二沟槽34并将3个沟槽31a～31c并列而成的构成，所述第一沟槽33配置成十字状的布局，所述第二沟槽34以呈十字状的方式包围该第一沟槽33的周围。在第一沟槽33、第二沟槽34的内部埋入有多晶硅膜35。另外，关于标记2而言，将第一沟槽33的最小宽度w1、第二沟槽34的最小宽度w2均设为0.8μm，并将第一沟槽33、第二沟槽34间的宽度(台面宽度)w3设为5.2μm。

标记3是图7的背面用对准标记3’。即，标记3成为配置与标记2相同的第一沟槽33、第二沟槽34以及与该第一沟槽33、第二沟槽34分开的第三沟槽36，在与半导体基板1的表面1a平行的方向上并列5个沟槽而成的构成。在第一沟槽～第三沟槽33、34、36的内部埋入有多晶硅膜35。另外，关于标记3而言，将第一沟槽～第三沟槽33、34、36的宽度均设为0.8μm，并将第一沟槽33、第三沟槽36间的宽度(台面宽度)和第二沟槽34、第三沟槽36间的宽度(台面宽度)均设为2.2μm。

标记4是对图7的背面用对准标记3’中应用了实施方式2而得到的标记。即，标记4成为与标记3同样地配置第一沟槽～第三沟槽33、34、36，用多晶硅膜35埋入该第一沟槽～第三沟槽33、34、36的内部，且用金属膜52覆盖该第一沟槽～第三沟槽33、34、36而成的构成。金属膜52是铝-硅膜。另外，关于标记4而言，将第一沟槽～第三沟槽33、34、36的宽度均设为0.8μm，并将第一沟槽33、第三沟槽36间的宽度(台面宽度)和第二沟槽34、第三沟槽36间的宽度(台面宽度)均设为2.8μm。

标记1是比较例的背面用对准标记203(参照图25、图30)。标记1由在半导体基板201的一部分的平面形状呈十字状的沟槽204所形成的阶梯差构成。即，标记1成为在与半导体基板201的表面201a平行的方向上并列2个沟槽而成的构成。在沟槽204的内部埋入有多晶硅膜。另外，关于标记1而言，将沟槽204的最小宽度w201设为0.8μm，将沟槽204间的宽度(台面宽度)w202设为11.2μm，将第一方向x的宽度w211、第二方向y的宽度w212与标记2～4同样地设为80μm，并将半导体基板201的厚度t201设为140μm。

另外，在图22中示出从半导体基板的背面照射红外光(参照图29)，利用检测器223从半导体基板的背面测量半导体基板的表面的标记1而得到的ir图像。并且，还示出从半导体基板的背面照射红外光(参照图4)，利用检测器223从半导体基板的背面测量半导体基板的表面的标记2～4而得到的图像(以下称为ir图像)。确认了平面形状呈十字状的沟槽204、34的内部的沟槽(标记1：无，标记2：第一沟槽33，标记3：第一沟槽33、第三沟槽36)的密度越高，则ir图像的对比度越低，且在标记3中难以辨识。在具有用金属膜52覆盖标记3的构成的标记4中，确认了与标记1～3相比，ir图像的对比度高，所有的第一沟槽～第三沟槽33、34、36都成为黑的，能够清晰辨识。

另外，图22的ir图像中图示有与比较例(标记1)的ir图像相对应的红外光的反射光222的检测波形241以及与标记2～4的各ir图像相对应的红外光的反射光22的检测波形132、133、134。检测波形241、132、133、134相当于图20的第一检测波形111、第二检测波形112。用红外光的反射光222的检测波形241确认标记1。分别用红外光的反射光22的检测波形132、133确认标记2、3。在沟槽间的台面宽度窄的标记3中，由于无法从检测波形133中分离出由各第一沟槽～第三沟槽33、34、36形成的峰，所以红外光的反射光22的反射强度整体上降低，由此推测为半导体基板1的表面1a与沟槽的底面的对比度降低。

确认了对于标记2，能够从检测波形132中分离出由第一沟槽33、第二沟槽34形成的峰。对于标记1，也确认了能够从检测波形241中分离出由沟槽204形成的峰。另外，确认了标记1的识别率(检测率)为80％，相对于此，标记2的识别率高达90％。推测其理由为如下2点。第一个理由是因为如上所述能够从标记2的检测波形132中分离出由第一沟槽33、第二沟槽34形成的峰。第二个理由是因为在标记2中，与标记1相比，提高了第二沟槽34的内部的第一沟槽33的密度这一点有助于ir图像的对比度提高。在具有用金属膜52覆盖的构成的标记4中，识别率比标记2进一步提高。应予说明，为了实施稳定的对准，背面用对准标记的识别率需要为65％以上。

(实施例2)

接下来，对背面用对准标记40a、40b的检测精度进行验证。图23是表示实施例2的背面用对准标记的检测结果的图。使用曝光装置的ir显微镜对由形成于半导体基板1的表面上的层叠膜的槽所形成的阶梯差构成的4个背面用对准标记(以下称为标记5～8)进行测量，将结果示于图23。标记5～8是实施方式1的背面用对准标记(以下称为实施例2)。关于标记5～8而言，均将半导体基板1的厚度t1设为400μm，并为了容易比较辨识性和识别率，将第一方向x的最大宽度w11、第二方向y的最大宽度w12设为80μm。

具体而言，标记5是图8、图9的背面用对准标记40a。即，标记5成为配置在深度方向z上贯穿层叠膜45且具有平面形状为十字状的槽44而成的构成。作为用于形成标记5的膜种(以下称为标记形成膜种)，即层叠膜45的膜种，从半导体基板1的表面1a侧起依次层叠场氧化膜41(初始氧化膜)、多晶硅膜42(poly-si膜)和层间绝缘膜43(bpsg膜)。另外，关于标记5而言，将第一方向x的最大宽度w14、第二方向y的最大宽度w15(槽44的最大宽度)均设为4.2μm，并将第一方向x的最小宽度w4、第二方向y的最小宽度(槽44的最小宽度)w5均设为1.6μm。

标记6是图11、图12的背面用对准标记40b。即，标记6成为配置包围层叠膜47的周围的槽46而成的构成。作为用于形成标记6的标记形成膜种，即层叠膜47的膜种，与标记5同样地从半导体基板1的表面1a侧起依次层叠场氧化膜41(初始氧化膜)、多晶硅膜42(poly-si膜)和层间绝缘膜43(bpsg膜)。另外，关于标记6而言，将第一方向x的最大宽度w14’、第二方向y的最大宽度(层叠膜47的最大剩余宽度)w15’均设为4.2μm，并将第一方向x的最小宽度w4’、第二方向y的最小宽度(层叠膜47的最小剩余宽度)w5’均设为1.6μm。

标记7是对图8、图9的背面用对准标记40a应用了实施方式2而得到的标记。即，标记7成为配置与标记5同样地在深度方向z上贯穿层叠膜45的槽44且在该槽44中埋入并覆盖金属膜52而成的构成。作为用于形成标记7的标记形成膜种，在与标记5同样的层叠膜45(场氧化膜41(初始氧化膜)、多晶硅膜42(poly-si膜)和层间绝缘膜43(bpsg膜))上层叠有铝-硅膜作为金属膜52。标记7的第一方向x的最大宽度w14、第二方向y的最大宽度w15和第一方向x的最小宽度w4、第二方向y的最小宽度w5与标记5相同。

标记8是对图11、图12的背面用对准标记40b应用了实施方式2而得到的标记。即，标记8成为配置与标记6同样地包围层叠膜47的周围的槽46且用金属膜52覆盖该层叠膜47而成的构成。作为用于形成标记8的标记形成膜种，在与标记6相同的层叠膜47(场氧化膜41(初始氧化膜)，多晶硅膜42(poly-si膜)和层间绝缘膜43(bpsg膜))上层叠有铝-硅膜作为金属膜52。标记8的第一方向x的最大宽度w14’、第二方向y的最大宽度w15’和第一方向x的最小宽度w4’、第二方向y的最小宽度w5’与标记6相同。

根据图23所示的结果，在按照实施方式1的半导体装置的制造方法，从半导体基板的背面照射红外光(参照图4)并利用检测器23从半导体基板1的背面1b测量半导体基板1的表面1a的标记5～8而得到的图像(ir图像)中，确认了标记7、8的识别率比标记5、6高。即使在用图23的最下行与标记5～8的ir图像一起示出的检测波形135～138的峰强度(用虚线的圆包围的部分)进行确认的情况下，也确认了标记7、8的检测波形137、138的峰强度比标记5、6的检测波形135、136的峰强度大。即，确认了在使用由层叠膜45、47和槽44、46形成的阶梯差的背面用对准标记40a、40b中，通过用金属膜52覆盖背面用对准标记40a、40b，从而也能够提高检测精度。

(实施例3)

接下来，对半导体基板1的厚度(用作半导体装置的产品厚度)t1的优选范围进行验证。图24是表示实施例3的半导体基板的厚度的优选范围的图。根据实施方式3的半导体装置的制造方法，对半导体基板1的厚度(si厚)t1进行各种改变而制作rc-igbt(参照图16)，将结果示于图24(无金属膜覆盖：rc-igbt)。根据实施方式4的半导体装置的制造方法，对半导体基板1的厚度t1进行各种改变而制作fwd(参照图18)，将结果示于图24(无金属膜覆盖：fwd)。

另外，对实施方式3的半导体装置的制造方法应用实施方式2(即用金属膜52覆盖背面用对准标记3)，并对半导体基板1的厚度t1进行各种改变而制作rc-igbt(参照图16)，将结果示于图24(有金属膜覆盖：rc-igbt)。对实施方式4的半导体装置的制造方法应用实施方式2(即用金属膜52覆盖背面用对准标记40a)，并对半导体基板1的厚度t1进行各种改变而制作fwd(参照图18)，将结果示于图24(有金属膜覆盖：fwd)。

根据图24的“无金属膜覆盖：rc-igbt”的结果，确认了在形成使用了由沟槽形成的阶梯差的背面用对准标记3、3’的情况下，半导体基板1的厚度t1的上限为150μm。另外，根据图24的“有金属膜覆盖”的结果，确认了通过采用“有金属膜覆盖”，从而与“无金属膜覆盖”的情况相比，使用了由沟槽形成的阶梯差的背面用对准标记3、3’以及使用了由贯穿层叠膜的槽形成的阶梯差的背面用对准标记40a、40a’、40b的检测精度均高，能够加厚半导体基板1的厚度t1。在“有金属膜覆盖”的情况下，半导体基板1的厚度t1的上限为400μm。

以上，本发明不限于上述的实施方式，在不脱离本发明的主旨的范围内可以进行各种改变。例如，在上述的实施方式3、4中，以制造rc-igbt和fwd的情况为例进行说明，但本发明能够适用于在与形成有对准标记的第一主面不同的第二主面使用该对准标记进行图案化而制作的半导体装置。另外，在实施方式3、4中，使导电型(n型、p型)反转也同样成立。

产业上的可利用性

如上，本发明的半导体装置的制造方法对在与形成了对准标记的第一主面不同的第二主面使用该对准标记进行图案化而制作(制造)的半导体装置有用，特别是适用于rc-igbt或在半导体基板的距离背面比n⁺型阴极区深的位置具有p型浮动区的fwd。