一种半导体结构及其形成方法与流程

本发明实施例涉及一种半导体结构及其形成方法。

背景技术：

例如，随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(finfet)的三维设计的发展。finfet器件通常包括具有高高宽比的半导体鳍并且在半导体鳍中形成沟道和源极/漏极区域。在鳍结构上方以及沿着鳍结构的侧面(例如，包裹)形成栅极，利用沟道的增大的表面积的优势，以产生更快，更可靠和更易控制的半导体晶体管器件。然而，随着按比例缩小，出现了新的挑战。

技术实现要素：

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：使用原子层沉积(ald)工艺形成层；以及在氮环境中退火所述层，包括：在将退火温度从第一温度增加至第二温度的同时退火所述层第一时间段；在第二温度下退火所述层第二时间段；以及在将退火温度从所述第二温度减小的同时退火所述层第三时间段。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：使用原子层沉积(ald)工艺形成层，所述原子层沉积工艺包括：对于所述原子层沉积的一个循环：流动硅源前体；流动碳和氮源前体；和流动氧源前体；以及退火所述层以减少所述层中碳的量和氮的量。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：有源区，位于所述衬底上，所述有源区包括源极/漏极区域；栅极结构，位于所述有源区上方；以及栅极间隔件，沿着所述栅极结构的侧壁，所述栅极间隔件横向设置在所述栅极结构和所述源极/漏极区域之间，所述栅极间隔件包括：第一间隔件层；以及第二间隔件层，形成在所述第一间隔件层上方，其中，所述第二间隔件层的碳浓度在从0原子百分比(at.％)至5at.％的范围内，并且所述第二间隔件层具有比所述第一间隔件层更低的k值。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a至图1c、图2a至图2b、图3a至图3b、图4a至图4b、图5a至图5b以及图6a至图6b是根据一些实施例的处于形成半导体器件的示例性工艺中的中间阶段的相应的中间结构的各个视图。

图7a至图7b以及图8a至图8b是根据一些实施例的处于形成半导体器件的另一示例性工艺中的中间阶段的相应的中间结构的截面图。

图9是根据一些实施例的用于形成栅极间隔件的工艺流程。

图10是根据一些实施例的用于形成和处理材料的工艺流程。

图11a至图11h是根据一些实施例的示出在图10中形成的材料的形成和处理期间的反应的示意图。

图12示出了根据一些实施例的退火工艺期间的温度变化的曲线图。

图13是根据一些实施例的图8a的中间结构的部分的截面图以示出根据图10的工艺流程形成的栅极间隔件层的额外细节。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

本文描述了具有低k部件的半导体器件结构和形成低k部件的方法。具体地，本发明的实施例包括形成介电膜并且通过变温退火工艺处理介电膜。变温退火工艺可以增强介电膜在随后的工艺中的抗损害性，随后的工艺诸如外延生长之前的蚀刻、氧化和/或离子注入。

介电膜可以用于半导体器件结构的各个介电部件。降低器件中的k值可以降低器件的电容(例如，寄生电容)，这可以降低器件的电阻电容(rc)延迟值。然而，当例如通过向介电材料添加碳或引入孔来降低k值时，诸如等离子体抗性的其它性质可能会受到影响。本文描述的实施例可以提供具有高密度和较强等离子体抗性的低k值层，并且提供形成该层的方法。低k值层可以具有较强的等离子体抗性和改进的电容效率。此外，用于形成介电部件的工艺可以用本文描述的其它工艺或在其它工艺和/或上下文中实现。

在一些实施例中，低k值层是包括硅、氧、氮和碳的介电材料，例如siocn。在一些实施例中，该层具有约4.1的k值。在一些实施例中，该层的k值在从约3.0至约5.0的范围内。该层的密度可以大于2.0g/cm³。在一些实施例中，该层的密度可以在从约2.0g/cm³至约3.0g/cm³的范围内。在一些实施例中，可以减小该层中的碳浓度以改进氧等离子体抗性。在一些实施例中，该层的碳浓度在从约0原子百分比(at.％)至约5at.％的范围内。

可以使用通过在多个循环中顺序脉冲硅源前体、氮碳源前体和氧源前体的原子层沉积(ald)工艺来形成该层。可以在ald工艺之后实施退火工艺以去除碳和氮。在一些实施例中，退火工艺可在变化的温度下实施。

上述概括地论述了本文描述的实施例的一些方面。在鳍式场效应晶体管(finfet)的上下文中描述了本文描述的一些实施例。本发明的一些方面的实施方式可以用于其它工艺、其它器件和/或其它层。例如，其它示例性器件可以包括平面fet、水平全环栅(hgaa)fet、垂直全环栅(vgaa)fet和其它器件。本领域普通技术人员将容易理解，可以作出的其它修改预期在其它实施例的范围内。虽然以特定顺序讨论了方法实施例，但是各个其它方法实施例可以以任何逻辑顺序实施并且可以包括本文中描述的更少或更多的步骤。

图1a至图1c至图8a至图8b是根据一些实施例的处于形成半导体器件的示例性工艺中的各个阶段的相应的中间结构的视图。图1a至图1c以及图5a至图5b的各个方面适用于本文描述的先栅极工艺和替换栅极工艺。图6a至图6b示出了此处描述的先栅极工艺的另一方面。图7a至图7b以及图8a至图8b示出了此处描述的替换栅极工艺的另一方面。

图1a、图1b和图1c示出了根据一些实施例的处于形成半导体器件的示例性工艺中的阶段的中间结构的不同视图。图1a和图1b是中间结构的不同截面图，而图1c是中间结构的立体图。

鳍74位于半导体衬底70上。隔离区域78位于半导体衬底70上并且设置在相邻鳍74之间。鳍74每个均位于隔离区域78之上并且从相邻隔离区域78之间突出。在鳍74的顶面上方并且沿着鳍74的侧壁形成每个均包括介电层80、栅极层82和掩模84的栅极堆叠件(或更一般地，栅极结构)。源极/漏极区域52a至52f设置在鳍74的相应区域中。

图1c还示出了在其它附图中使用的参考截面。截面a-a在沿着例如相对的源极/漏极区域52a至52c之间的鳍74中的沟道的平面中。截面b-b在垂直于截面a-a并且与相邻鳍74中的源极/漏极区域52a和52d相交的平面中。为了清楚起见，附图参考这些参考截面。以“a”符号结尾的图示出了处于对应于截面a-a的各种工艺阶段的截面图，并且以“b”符号结尾的图示出了处于对应于截面b-b的各个工艺阶段的截面图。

半导体衬底70可以是或包括可以是掺杂(例如，具有p型或n型掺杂剂)或未掺杂的块状半导体衬底、绝缘体上半导体(soi)衬底等。在一些实施例中，半导体衬底的半导体材料可以包括含有硅(si)或锗(ge)的元素半导体；化合物半导体；合金半导体；或它们的组合。

鳍74可以由半导体衬底70形成，诸如通过在鳍74之间蚀刻沟槽。可以在鳍74之间的沟槽中形成隔离区域78。隔离区域78可以包括或可以是绝缘材料，诸如氧化物(诸如氧化硅)、氮化物等或它们的组合。鳍74从相邻隔离区域78之间突出，这可以至少部分地由此将鳍74划定为半导体衬底70上的有源区。鳍74和隔离区域78可以通过任何可接受的工艺形成并且可以包括任何可接受的材料。在一些实例中，鳍74可以包括异质外延结构(例如，与半导体衬底70的半导体材料晶格失配的材料)或其它结构。

栅极堆叠件形成在鳍74上方并且垂直于鳍74横向延伸。每个栅极堆叠件均包括介电层80、栅极层82和掩模84。栅极堆叠件可以是先栅极工艺中的操作栅极堆叠件或可以是替换栅极工艺中的伪栅极堆叠件。

在先栅极工艺中，介电层80可以是栅极电介质，并且栅极层82可以是栅电极。栅极电介质可以包括或可以是氧化硅、氮化硅、高k介电材料等或它们的多层。高k介电材料可以具有大于约7.0的k值，并且可以包括hf、al、zr、la、mg、ba、ti、pb的金属氧化物或硅酸盐、它们的多层或它们的组合。栅电极可以包括或可以是硅(例如，可以是掺杂或未掺杂的多晶硅)、含金属的材料(诸如，钛、钨、铝、钌等)或它们的组合(诸如，硅化物或它们的多层)。掩模84可以包括或可以是氮化硅、氮氧化硅、碳氮化硅等或它们的组合。可以使用任何可接受的工艺沉积用于掩模84、栅电极和栅极电介质的层并且将其图案化为栅极堆叠件，以形成用于每个栅极堆叠件的掩模84、栅极层82和介电层80。

在替换栅极工艺中，介电层80可以是界面电介质，并且栅极层82可以是伪栅极。界面电介质可以包括或可以是氧化硅、氮化硅等或它们的多层。伪栅极可以包括或可以是硅(例如，多晶硅)或其它材料。掩模84可以包括或可以是氮化硅、氮氧化硅、碳氮化硅等或它们的组合。可以使用任何可接受的工艺沉积用于掩模84、伪栅极和界面电介质的层并且将其图案化为栅极堆叠件，以形成用于每个栅极堆叠件的掩模84、栅极层82和介电层80。

图2a和图2b示出了沿着栅极堆叠件和鳍74的侧壁和顶面形成第一栅极间隔件层86。第一栅极间隔件层86沿着鳍74和栅极堆叠件的侧壁和顶面(例如，沿着介电层80、栅极层82和掩模84的侧壁，以及在掩模84的顶面上)共形地沉积，并且共形地沉积在隔离区域78的顶面上。第一栅极间隔件层86可以是或包括碳氮氧化硅(siocn)或其它材料。第一栅极间隔件层86可以具有在从约5.0至约7.0的k值。在一些实例中，可以使用原子层沉积(ald)工艺来沉积第一栅极间隔件层86，但是可以使用其它沉积技术。下面参照图9描述第一栅极间隔件层86的实例的额外细节。在一些实施例中，可以省略第一栅极间隔件层86。

图3a和图3b示出了第二栅极间隔件层88的形成。第二栅极间隔件层88共形地沉积在第一栅极间隔件层86上。第二栅极间隔件层88是包括硅、氧、氮和碳的介电层。在一些实施例中，第二栅极间隔件层88可以是或包括碳氮氧化硅(siocn)或其它材料。在一些实施例中，第二栅极间隔件层88的碳浓度在从约0at.％至约5at.％的范围内。在一些实施例中，第二栅极间隔件层88的氮浓度在从约0at.％至约15at.％的范围内，例如约5.3at.％。在一些实施例中，第二栅极间隔件层88的氧浓度在从约40at.％至约70at.％的范围内，例如约65at.％。在一些实施例中，第二栅极间隔件层88的硅浓度在从约20at.％至约40at.％的范围内，例如，约27at.％。

第二栅极间隔件层88可以是高密度介电层。第二栅极间隔件层88可以具有等于或大于约2.0g/cm³的密度。例如，第二栅极间隔件层88的密度在从约2.0g/cm³至约3.0g/cm³的范围内，诸如约2.3g/cm³。在一些实施例中，第二栅极间隔件层88具有比第一栅极间隔件层86更低的k值。在一些实施例中，第二栅极间隔件层88的k值为约4.1。例如，第二栅极间隔件层88的k值在从约3.0至约5.0的范围内。

可以通过在ald工艺中顺序地脉冲硅源前体、氮和碳源前体以及氧源前体，以及随后的退火工艺来减小碳和/或氮浓度来形成第二栅极间隔件层88。下面参照图10至图13描述第二栅极间隔件层88的实例的额外细节以及用于形成第二栅极间隔件层88的那些实例的ald和退火工艺。

图4a和图4b示出了包括第一栅极间隔件层86和第二栅极间隔件层88的相应部分的栅极间隔件的形成。沿着栅极堆叠件的侧壁(例如，介电层80、栅极层82和掩模84的侧壁)并且在鳍74上方形成栅极间隔件(例如，如图所示的双层栅极间隔件)。例如，取决于鳍74在隔离区域78之上的高度，也可以沿着鳍74的侧壁保留残余栅极间隔件。可以通过各向异性蚀刻第二栅极间隔件层88和第一栅极间隔件层86来形成栅极间隔件。蚀刻工艺可以包括rie、nbe或其它蚀刻工艺。在其它实施例中，多层栅极间隔件可以包括额外和/或不同的层和/或材料。

图5a和图5b示出了源极/漏极区域92的形成。在栅极堆叠件的相对侧上的鳍74中形成凹槽，并且在凹槽中形成源极/漏极区域92。可以通过蚀刻工艺实施凹进。蚀刻工艺可以是各向同性的或各向异性的，或进一步地，可以相对于半导体衬底70的一个或多个晶面具有选择性的。因此，凹槽可以具有基于所实施的蚀刻工艺的各个截面轮廓。在形成凹槽时，可以将第二栅极间隔件层88暴露于蚀刻化学物质。如本文所述，第二栅极间隔件层88可以具有改进的抗蚀刻化学性，同时保持目标电容效率的低k值。

在一些实施例中，可以在凹槽中的源极/漏极区域92的外延生长之前实施清洁工艺，以从鳍74去除杂质。例如，可以使用诸如氧等离子体的等离子体清洁表面。由于低碳浓度，第二栅极间隔件层88可以承受清洁等离子体而不会受到显著损害。

在清洁工艺之后，可以在凹槽中形成外延源极/漏极区域92。外延源极/漏极区域92可以包括或可以是硅锗、碳化硅、硅磷、iii-v族化合物半导体、ii-vi族化合物半导体等。可以诸如通过金属有机cvd(mocvd)、分子束外延(mbe)、液相外延(lpe)、汽相外延、选择性外延生长(seg)等或它们的组合在凹槽中外延生长材料来在凹槽中形成外延源极/漏极区域92。外延源极/漏极区域92可以延伸超出鳍74的侧壁和顶面(例如，凸起)并且可以具有小平面，小平面可以对应于半导体衬底70的晶面。在一些实例中，对p型器件和n型器件的外延源极/漏极区域92使用不同的材料。在凹进或外延生长期间适当的掩蔽可以允许在不同的器件中使用不同的材料。

本领域普通技术人员也将容易理解，可以省略源极/漏极区域92的凹进和外延生长，并且可以通过使用栅极堆叠件和栅极间隔件作为掩模将掺杂剂注入至鳍74来形成源极/漏极区域。在实现外延源极/漏极区域92的一些实例中，外延源极/漏极区域92也可以诸如通过在外延生长期间的原位掺杂而掺杂和/或在外延生长之后通过将掺杂剂注入至外延源极/漏极区域92来掺杂。因此，可以通过掺杂(例如，可以通过注入和/或在外延生长期间的原位掺杂，如果适当的话)和/或通过外延生长来划定源极/漏极区域，如果适当的话，掺杂和/或外延生长可以进一步划定其中划定源极/漏极区域的有源区。由于第二栅极间隔件层88的高密度，与一些其它栅极间隔件材料相比，第二栅极间隔件层88能够承受注入工艺，并且受到粒子轰击的损害较小。

在图6a和图6b中，继续先栅极工艺，示出了在鳍74、外延源极/漏极区域92和栅极堆叠件上方形成介电层，以及穿过介电层至外延源极/漏极区域92的导电部件104的形成。在源极/漏极区域92的形成之后，通过任何可接受的工艺在外延源极/漏极区域92的表面、多层栅极间隔件的侧壁和顶面、掩模84的顶面以及隔离区域78的顶面上共形地沉积接触蚀刻停止层(cesl)96。通常，蚀刻停止层可以在形成例如接触件或通孔时提供停止蚀刻工艺的机制。蚀刻停止层可以由具有与相邻层或组件不同的蚀刻选择性的介电材料形成。cesl96可以包括氮化硅、碳氮化硅等或它们的组合。

可以在cesl96上方形成第一层间电介质(ild)100。第一ild100可以包括或可以是二氧化硅、低k介电材料，诸如氮氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)、氟掺杂的硅酸盐玻璃(fsg)、有机硅酸盐玻璃(osg)、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物等或它们的组合。可以通过任何可接受的工艺沉积第一ild100。在如图6a和图6b所示的先栅极工艺中，第一ild100的顶面可以在cesl96和栅极堆叠件的上部之上。因此，cesl96的上部可以保留在栅极堆叠件上方。

然后在穿过第一ild100和cesl96的开口中形成导电部件104，以与外延源极/漏极区域92连接。例如，导电部件104可以包括粘合和/或阻挡层以及位于粘合和/或阻挡层上的导电材料。在一些实例中，导电部件104可以包括位于外延源极/漏极区域92上的硅化物区域106，如图所示。粘合和/或阻挡层可以共形地沉积在开口中和第一ild100上方。粘合和/或阻挡层可以是或包括钛、氮化钛、氧化钛、钽、氮化钽、氧化钽等或它们的组合。通过使外延源极/漏极区域92的上部与粘合和/或阻挡层反应，可以在外延源极/漏极区域92的上部上形成硅化物区域106。可以实施退火工艺以促进外延源极/漏极区域92与粘合和/或阻挡层的反应。导电材料可以沉积在粘合和/或阻挡层上并填充开口。导电材料可以是或包括钨、铜、铝、金、银、它们的合金等或它们的组合。导电部件104可以是或可以称为接触件、插塞等。

图7a至图7b和图8a至图8b示出了如本文描述的替换栅极工艺的其它方面。首先实施如以上参照图1a至图1c至图5a至图5b描述的工艺，并且然后进入图7a至图7b。

图7a和图7b示出了在形成图5a至图5b中的外延源极/漏极区域之后，用替换栅极结构替换栅极堆叠件。cesl96和第一ild100可以如图6a至图6b中描述的形成。第一ild100和cesl96形成为具有与栅极层82的顶面共面的顶面。可以实施诸如cmp的平坦化工艺，以使第一ild100和cesl96的顶面与栅极层82的顶面齐平。cmp也可以去除栅极层82上的掩模84(以及在一些情况下，多层栅极间隔件的上部)。因此，栅极层82的顶面通过第一ild100和cesl96暴露。

在通过第一ild100和cesl96暴露栅极层82的情况下，诸如通过一个或多个蚀刻工艺去除栅极层82和介电层80。可以通过对栅极层82具有选择性的蚀刻工艺去除栅极层82，其中，介电层80用作蚀刻停止层，并且随后，可以通过对介电层80具有选择性的不同蚀刻工艺来去除介电层80。蚀刻工艺可以是例如rie、nbe、湿蚀刻或其它蚀刻工艺。在去除栅极堆叠件的多层栅极间隔件之间形成凹槽，并且通过凹槽暴露鳍74的沟道区域。

在栅极层82和介电层80的去除期间，第二栅极间隔件层88的顶部暴露于蚀刻化学物质。第二栅极间隔件层88可以具有改进的密度以承受蚀刻化学物质，从而减少蚀刻期间的间隔件损失并且改进器件的电容效率。

在去除栅极层82和介电层80之后，在去除栅极堆叠件的凹槽中形成替换栅极结构。替换栅极结构的每个均包括一个或多个共形层120和栅电极122。一个或多个共形层120包括栅极介电层，并且可以包括一个或多个功函调整层。栅极介电层可以共形地沉积在去除栅极堆叠件的凹槽中。栅极介电层可以是或包括氧化硅、氮化硅、高k介电材料、它们的多层或其它介电材料。然后，如果实施，则可以在栅极介电层上共形地沉积功函调整层。功函调整层可以包括或可以是钽、氮化钽、钛、氮化钛等或它们的组合。可以与第一功函调整层类似地顺序沉积任何额外的功函调整层。在一个或多个共形层120上方形成栅电极122。用于栅电极122的层可以填充去除栅极堆叠件的剩余凹槽。栅电极122可以是或包括含金属材料，诸如co、ru、al、w、cu、它们的多层或它们的组合。

图8a和图8b示出了在替换栅极结构和第一ild100上方形成第二ild130，以及穿过第二ild130、第一ild100和cesl96至外延源极/漏极区域92的导电部件134的形成。在第一ild100、替换栅极结构、栅极间隔件层和cesl96上方形成第二ild130。虽然未示出，但是在一些实例中，可以在第一ild100等上方沉积蚀刻停止层(esl)，并且可以在esl上方沉积第二ild130。如果实施，则esl可以包括或可以是氮化硅、碳氮化硅、碳氧化硅、碳氮化物等或它们的组合。第二ild130可以包括或可以是二氧化硅、低k介电材料，诸如氮氧化硅、psg、bsg、bpsg、usg、fsg、osg、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物等或它们的组合。导电部件134可以形成为穿过第二ild130、第一ild100和cesl96至外延源极/漏极区域92，并且形成有硅化物区域136，与以上参照图6a至图6b的导电部件104描述的类似。

图9是根据一些实施例的用于形成栅极间隔件的工艺流程200。在操作202中，可选地，在器件结构上形成第一栅极间隔件层，诸如总体在图2a和图2b中示出并且参照图2a和图2b描述的。可以通过ald工艺形成第一栅极间隔件层。第一栅极间隔件层可以是siocn层、sin层、sion等。第一栅极间隔件层可以具有比随后的栅极间隔件层更高的k值。可以省略该操作202。

在操作204中，使用ald工艺和退火工艺形成第二栅极间隔件层，以实现目标膜密度和目标k值。在第一栅极间隔件层上或器件结构(如果可选地实施)上形成第二栅极间隔件层。总体上，第二栅极间隔件层的形成在图3a和图3b中示出并且参照图3a和图3b描述。第二栅极间隔件层可以是具有低碳浓度的siocn层，低碳浓度诸如碳浓度在0以上至5at.％的范围内。第二栅极间隔件层具有比第一栅极间隔件层更低的k值。在一些实施例中，操作204包括使用ald工艺形成介电层并且在ald工艺之后退火介电层。图10描述了根据本发明的一些实施例的可以在操作204中使用的工艺。

在操作206中，如果实施，则各向异性蚀刻第二栅极间隔件层和第一栅极间隔件层以形成栅极间隔件，诸如总体在图4a和图4b中示出并且参照图4a和图4b描述的。

图10是根据一些实施例的用于形成介电层(诸如第二栅极间隔件层88)的工艺流程300。工艺流程300可以用于形成操作204中的第二栅极间隔件层。

在该实例中，工艺流程300包括ald工艺和退火工艺。通过工艺流程300形成的层可以是或包括碳氮氧化硅(siocn)或其它材料。工艺流程300中的层可以通过ald工艺形成，ald工艺包括顺序流动硅源前体、氮和碳源前体以及氧源前体的多个循环。在ald工艺之后实施退火工艺以实现目标k值和材料特性。前体之间的反应与退火工艺结合可以使介电膜具有低k值、强的等离子体抗性和抗蚀刻化学性，以及在随后的工艺中抗物理轰击的高密度。当在栅极间隔件层中使用时，该层可以为电容效率提供具有低k值的膜以及防止在随后工艺中受到损害的较强的膜，从而产生具有改进性能的晶体管。

操作302至310示出了ald工艺的循环。该循环包括交替流动(或脉冲)和净化操作，其中，在循环期间，每个前体流动(或脉冲)并且随后净化至少一次。在一些实施例中，可以在介于约400℃至约800℃的范围内(例如约600℃)的温度下的ald室中实施ald工艺。图11a至图11h示意性地示出了根据一些实施例的ald工艺期间的反应。

在操作302中，使硅源前体在ald室中流动。硅源前体在具有待处理衬底(例如，其上形成有图2a至图2b所示的器件结构的衬底)的ald工具室中流动。硅源前体与衬底表面上的端基反应，形成单层中间产物。在一些实施例中，硅源前体可以是六氯乙硅烷(hcd，si2cl6)或其它的。

图11a示意性地示出了图2a和2b所示的器件结构的衬底表面(具有介电材料的表面，例如，第一栅极间隔件层86的表面)上的键。如图11a所示，该表面具有与硅连接的氧原子的端基(或氢氧(-oh)基(未示出))。图11b示意性地示出了在操作302中当hcd在ald室中流动时的表面上的反应。例如，在ald室中的温度下的hcd可以与表面的端基反应以将硅和氯原子附接至表面上的氧原子，从而在衬底表面上形成o-si-cl键，同时氯原子(例如，当表面用氢氧基封端时的氯化氢)作为副产物产生。在一些实施例中，hcd前体与衬底表面反应，从而在衬底表面上形成单层分子的第一中间膜。

在操作303中，净化ald室以从ald室去除操作302中的副产物和未消耗的硅源前体。

在操作304中，使氮和碳源前体流入ald室。在一些实施例中，氮和碳源前体可以包括三乙胺(n(c2h5)3，也称为rena)或其它。图11c示意性地示出了接近具有si-cl键的衬底表面的rena分子。rena可以在ald室中分解并且与衬底表面上的中间膜反应。例如，在分解的rena中的n键可以断裂以允许分解的rena取代衬底表面上的si-cl键中的cl以形成第二中间膜。脱离si-cl键的氯原子可以与分解的rena中的氢反应形成氯化氢作为副产物。在一些实施例中，rena可以与表面层反应以在衬底表面上形成单层分子的第二中间膜。在一些实施例中，第二中间膜可以包括处于图11d所示的多个过渡态的rena。

在操作306中，净化ald室以从ald室去除操作304中的副产物和未消耗的氮和碳源前体。

在操作308中，使氧源前体流入ald室。在一些实施例中，氧源前体可以包括氧气(o2)。第二中间膜上分解的rena可以在o2环境中进一步热分解，从而产生n-h键并且释放co2和h2o。示例性反应可以是：

n-c2h5+3o2->n-h+2co2+2h2o

图11e和图11f示意性地示出了操作308中的表面反应。

在操作310中，净化ald室以从ald室去除操作308中的副产物和未消耗的氧源前体。

ald工艺的一个循环包括操作302至310。在操作310之后，在操作312中确定是否要实施额外的循环。如果是，则实施另一循环。可以实施任何数量的循环以沉积具有期望厚度的栅极间隔件层。图11g示意性地示出了hcd与表面上的氧原子反应以开始新的循环。

如果不需要额外的循环，则可以结束ald工艺。沉积膜可以是sion:c材料，包括si-o、si-n和si-n-co2键。在沉积之后，该膜可以包括在从约0at.％至约5at.％的范围内(例如，约2.0at.％)的碳。在沉积之后，该膜可以包括在从约0at.％至约15at.％的范围内(例如，约6.3at.％)的氮。在沉积之后，该膜可以包括在从约20at.％至约40at.％的范围内(例如，约27.4at.％)的硅。在沉积之后，该膜可以包括在从约40at.％至约70at.％的范围内(例如，约64.3at.％)的氧。

在操作314中，对通过ald工艺形成的膜实施退火工艺以实现期望的性质。退火工艺可以在包含n2、o2或h2的环境中实施。

在一些实施例中，退火工艺在变化的温度下实施。例如，退火工艺在n2环境中的变化的温度下实施。在实施例中，退火工艺可以包括在升高退火温度的同时退火衬底第一时间段，在保持恒定退火温度的同时退火衬底第二时间段，以及在降低退火温度的同时退火衬底第三时间段。可以以恒定速率或可变速率实施升高退火温度和降低退火温度。例如，可以在低温下使用快速升高速率，并且可以在高温下使用低升高速率。类似地，可以在高温下使用低下降速率，并且可以在低温下使用快速下降速率。

图12包括用于n2环境中的退火工艺的温度-时间曲线402。在实施例中，可以在约一个大气压(1.0atm)下的n2环境中实施退火工艺。可以在退火室中实施退火工艺。退火室可以保持温度t1，同时将待处理的衬底转移至室或从室中转移出来。t1可以在从约200℃至约500℃的范围内，例如，约400℃。

在图12的实例中，退火工艺分五个阶段实施。在阶段i中，温度以高速率从t1升高至t2。t2可以在从约400℃至约600℃的范围内，例如约580℃。在阶段i中，温度可以以在从约1℃/min至约20℃/min的范围内(例如，约9℃/min)的速率升高。阶段i可以实施在从约5分钟至约80分钟的范围内(例如，约20分钟)的时间段。

在阶段ii中，温度以低速率从t2升高至t3。t3可以在从约600℃至约1000℃的范围内，例如约700℃。在阶段ii中，温度可以以在从约1℃/min至约20℃/min的范围内(例如，约3℃/min)的速率升高。阶段ii可以实施在从约5分钟至约80分钟的范围内(例如，约40分钟)的时间段。阶段i和ii都可以在从约5分钟至约180分钟的范围内(例如，约至少60分钟)的时间段内增加或升高温度。

在阶段iii中，温度保持在温度t3。阶段iii可以实施在从约0分钟至约200分钟的范围内(例如，约60分钟)的时间段。

在阶段iv中，温度以低速率从t3下降至t4。t4可以在从约400℃至约600℃的范围内，例如，约580℃。在阶段iv中，温度可以以在从约1℃/min至约20℃/min的范围内(例如，约4℃/min)的速率下降。阶段iv可以实施在从约5分钟至约80分钟的范围内(例如，约30分钟)的时间段。

在阶段v中，温度以高速率从t4下降至t5。t5可以在从约200℃至约500℃的范围内，例如，约400℃。在阶段v中，温度可以以在从约1℃/min至约20℃/min的范围内(例如，约7℃/min)的速率下降。阶段v可以实施在从约5分钟至约80分钟的范围内(例如，约28分钟)的时间段。t5可以等于t1或与t1不同。阶段iv和v都可以在从约5分钟至约180分钟的范围内(例如，约至少60分钟)的时间段内减小或降低温度。

在操作314的退火工艺期间，去除一些碳(以二氧化碳的形式)和一些nh形式的氮。去除碳增加了等离子(例如，氧等离子体)抗性。图11h示意性地示出了退火工艺期间的碳和氮去除。去除氮降低k值。在一些实施例中，该膜可以具有低于4.1的k值。在退火之后，该膜可以包括在从约0at.％至约5at.％的范围内(例如，约1.0at.％或更少)的碳。在退火之后，该膜可以包括在从约0at.％至约15at.％的范围内(例如，约5.3at.％)的氮。在退火之后，该膜可以包括在从约40at.％至约70at.％的范围内(例如，约65.3at.％)的氧。在退火之后，该膜可以包括在从约20at.％至约40at.％的范围内(例如，约28.4at.％)的硅。

第二栅极间隔件层88可以是高密度介电层。第二栅极间隔件层88可以具有大于2.0g/cm³的密度。例如，第二栅极间隔件层88的密度可以在从约2.0g/cm³至3.0g/cm³的范围内，诸如2.3g/cm³。在一些实施例中，第二栅极间隔件层88具有比第一间隔件层86更低的k值。在一些实施例中，第二栅极间隔件层88的k值为约4.1。例如，第二栅极间隔件层88的k值在从约3.0至约5.0的范围内。

在另一实施例中，操作314可以在恒定的退火温度下实施，例如，在恒定温度下的氢环境中的退火工艺。在一个实例中，退火工艺可以在从约200℃至约600℃的范围内(例如，约450℃)的退火温度下的氢环境中实施。退火工艺可以实施在从约0秒至约2000秒的范围内(例如，约600秒)的持续时间。在退火期间，退火室可以处于在从约0torr至约10torr的范围内(例如，约2torr)的较低压力下。在一些实施例中，氢环境可以包括氢等离子体。

图13示出了根据一些实施例的图8a的中间结构的部分的截面图以示出根据图10的工艺流程300形成的第一栅极间隔件层86和第二栅极间隔件层88的额外细节。第一栅极间隔件层86和第二栅极间隔件层88具有碳浓度分布902、氮浓度分布904、氧浓度分布906、硅浓度分布908和k值分布910。在一些实例中，第二栅极间隔件层88中的碳浓度902在从0at.％至5at.％的范围内，诸如小于3at.％，并且更具体地，小于1at.％。在例如操作314的退火之后的工艺期间，第二栅极间隔件层88可能经历进一步的碳损失(例如，损失约1at.％至约2at.％)。因此，第二栅极间隔件层88中的碳浓度902可以等于或小于以下任何一个：约5at.％、约4at.％、约3at.％、约2at.％、约1at.％和约0at.％。与第一栅极间隔件层86相比，第二栅极间隔件层88具有更低的k值和更低的碳浓度。

本文描述了具有介电部件的半导体器件结构和形成介电部件的方法。在一些实例中，通过ald工艺以及随后的变温退火工艺来形成介电部件。介电部件可以具有高密度、低碳浓度和低k值。根据本发明形成的介电部件可以在随后的工艺中具有改进的抗蚀刻化学性、抗等离子体损害性和抗物理轰击性，同时保持目标电容效率的低k值。

本发明的一些实施例提供了方法，包括使用原子层沉积(ald)工艺形成层，以及在氮环境中退火该层。退火包括在将退火温度从第一温度增加至第二温度的同时退火该层第一时间段，在第二温度下退火该层第二时间段；以及在将退火温度从第二温度减小的同时退火该层第三时间段。

本发明的一些实施例提供了方法，包括使用原子层沉积(ald)工艺形成层，该ald工艺包括，对于ald的一个循环，流动硅源前体，流动碳和氮源前体，以及流动氧源前体。该方法还包括退火该层以减少该层中碳的量和氮的量。

本发明的一些实施例提供了结构，包括衬底上的有源区，有源区包括源极/漏极区域；位于有源区上方的栅极结构；以及沿着栅极结构的侧壁的栅极间隔件，栅极间隔件横向设置在栅极结构和源极/漏极区域之间，栅极间隔件包括第一间隔件层和形成在第一间隔件层上方的第二间隔件层，其中，第二间隔件层具有在从0at.％至5at.％的范围内的碳浓度，并且第二间隔件层具有比第一间隔件层更低的k值。

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：使用原子层沉积(ald)工艺形成层；以及在氮环境中退火所述层，包括：在将退火温度从第一温度增加至第二温度的同时退火所述层第一时间段；在第二温度下退火所述层第二时间段；以及在将退火温度从所述第二温度减小的同时退火所述层第三时间段。

在上述方法中，形成所述层包括：流动硅源前体；流动碳和氮源前体；以及流动氧源前体。

在上述方法中，所述硅源前体包括si2cl6。

在上述方法中，所述碳和氮源前体包括n(c2h5)3。

在上述方法中，所述氧源前体包括o2。

在上述方法中，所述第一温度为至少400℃，所述第二温度为至少700℃，并且所述第一时间段为至少60分钟，并且所述第二时间段为至少60分钟。

在上述方法中，在将所述退火温度从所述第一温度增加至所述第二温度的同时退火所述层第一时间段包括：以第一速率将所述退火温度从所述第一温度增加至第三温度；以及以第二速率将所述退火温度从所述第三温度增加至所述第二温度，其中，所述第一速率大于所述第二速率。

在上述方法中，所述第一速率为9℃/min，并且所述第二速率为3℃/min。

根据本发明的另一些实施例，还提供了一种形成半导体器件的方法，包括：使用原子层沉积(ald)工艺形成层，所述原子层沉积工艺包括：对于所述原子层沉积的一个循环：流动硅源前体；流动碳和氮源前体；和流动氧源前体；以及退火所述层以减少所述层中碳的量和氮的量。

在上述方法中，退火所述层包括在一个大气压下的氮环境中退火所述层。

在上述方法中，退火所述层包括：以第一速率将退火温度从第一温度升高至第二温度；以及以第二速率将所述退火温度从所述第二温度升高至第三温度，其中，所述第二速率小于所述第一速率。

在上述方法中，退火所述层还包括在所述第三温度下退火所述衬底，其中，所述第三温度保持一段时间。

在上述方法中，退火所述层还包括将所述退火温度从所述第三温度降低。

在上述方法中，退火所述层还包括在氢等离子体中的恒定温度下退火所述层。

在上述方法中，所述硅源前体包括si2cl6，所述碳和氮源前体包括n(c2h5)3，并且所述氧源前体包括o2。

根据本发明的另一些实施例，还提供了一种半导体结构，包括：有源区，位于所述衬底上，所述有源区包括源极/漏极区域；栅极结构，位于所述有源区上方；以及栅极间隔件，沿着所述栅极结构的侧壁，所述栅极间隔件横向设置在所述栅极结构和所述源极/漏极区域之间，所述栅极间隔件包括：第一间隔件层；以及第二间隔件层，形成在所述第一间隔件层上方，其中，所述第二间隔件层的碳浓度在从0原子百分比(at.％)至5at.％的范围内，并且所述第二间隔件层具有比所述第一间隔件层更低的k值。

在上述半导体结构中，所述第二间隔件层的密度在从2.0g/cm³至3.0g/cm³的范围内。

在上述半导体结构中，所述第一间隔件层的k值在从5.0至7.0的范围内。

在上述半导体结构中，所述第二间隔件层的氮浓度在从0at.％至15at.％的范围内。

在上述半导体结构中，所述第二间隔件层为具有4.1的k值的碳氮氧化硅膜(siocn)。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。