具有场板的半导体器件的制作方法

本申请基于并要求2017年12月7日的日本专利申请no.2017-235389的优先权的权益，其全部内容通过引用合并于此。

本发明涉及半导体器件，具体地，本发明涉及主要由氮化物半导体材料制成的半导体器件。

背景技术：

日本专利申请公开no.jp2008-277604a公开了一种由氮化物半导体材料制成并具有所谓的场板的场效应晶体管。在具有在衬底上外延生长的有源层的场效应晶体管(fet)中，通过例如将离子注入其中以破坏晶体质量，使未对场效应晶体管操作做出贡献的有源层失活。因此，离子注入可以将有源层分成有源区和围绕有源区的非有源区。有源区提供fet的源极、漏极和栅极，而非有源区提供所述源极、漏极和栅极的互连件和焊盘，其中源极焊盘、源极互连件、栅极焊盘和栅极互连件相对于有源区设置在一侧中，而漏极焊盘和漏极互连件被布置在与这一侧相对的另一侧。

主要由氮化物材料制成的fet有时在覆盖栅极的绝缘膜上提供场板，以缓解在栅极的边缘处引起的场强。场板可以抑制漏极电流的暂时减少，该现象刚好在从硬关断状态恢复之后发生并且通常被称为电流崩塌。场板还使栅极与漏极屏蔽，因为场板通常接地或者与接地的源极连接。可以被称为场板互连件的附加互连件可以以将场板与源极物理连接。场板互连件通常围绕栅极以便与栅极相交，这意味着场板互连件更靠近漏极互连件，即在栅极和漏极互连件之间，其中上面列出的现有专利文献已经公开了场板互连件的这种布置。因此，靠近漏极互连件延伸的场板互连件增加了漏极互连件的寄生电容。

技术实现要素：

本发明的一方面涉及场效应晶体管类型的晶体管，其提供漏极、源极和栅极。本发明的晶体管包括半导体叠层、漏极互连件、源极互连件和场板。所述半导体叠层具有有源区和将有源区夹在其间的非有源区，其中有源区中提供漏极、源极和栅极。漏极互连件包括漏极焊盘和漏极指(drainfinger)，其中漏极焊盘设置在一个非有源区中，而漏极指实质上平行于栅极延伸并且与漏极重叠。源极互连件包括源极焊盘和源极指(sourcefinger)，其中源极焊盘设置在另一个非有源区中，而源极指实质上平行于栅极延伸并且与源极重叠。场板包括场板指(fieldplatefinger)和场板互连件，其中场板指实质上平行于在栅极和漏极之间的区域中的栅极延伸，并且与栅极部分地重叠，同时场板互连件设置在另一个非有源区中并且将场板指与源极互连件连接。

附图说明

本发明和这些和其他方面可以通过参考以下具体描述连同附图来理解，其中：

图1是示出根据本发明的实施例的晶体管的平面图；

图2a至图2c是图1中示出的晶体管的分别沿着图1中的示出的线iia-iia、iib-iib和iic-iic截取的截面图；

图3是在形成图1中示出的晶体管的处理步骤中晶体管的平面图；

图4a至图4c是在处理步骤中，晶体管分别沿着各自在图3中示出的线iva-iva、ivb-ivb和ivc-ivc截取的截面图；

图5是在图3中示出的处理步骤的之后的晶体管的平面图；

图6a至图6c是在处理步骤中，晶体管分别沿着各自在图5中示出的线via-via、vib-vib和vic-vic截取的截面图；

图7是在图5中示出的处理步骤之后的晶体管的平面图；

图8a至图8c是在处理步骤中，晶体管分别沿着各自在图7中示出的线viiia-viiia、viiib-viiib和viiic-viiic截取的截面图；

图9是在图7中示出的处理步骤的之后的晶体管的平面图；

图10a至图10c是在处理步骤中，晶体管分别沿着各自在图9中示出的线xa-xa、xb-xb和xc-xc截取的截面图；

图11是根据图1中示出的晶体管的第一变型的晶体管的平面图；

图12是图11中示出的晶体管的主要部分的放大示图；

图13是根据图1中示出的晶体管的第二变型的另一种晶体管的平面图；

图14是根据图1中示出的晶体管的第三变型的又一种晶体管的平面图；

图15是根据图1中示出的晶体管的第四变型的又一种晶体管的平面图；

图16是根据图1中示出的晶体管的第五变型的又一种晶体管的平面图；

图17a至图17c是图16中示出的晶体管分别沿着各自在图16中示出的线xviia-xviia、xviib-xviib和xviic-xviic截取的截面图；

图18是在形成图16中示出的晶体管的处理步骤中晶体管的平面图；

图19a至图19c是图16中示出的晶体管在处理步骤中，分别沿着各自在图18中示出的线xixa-xixa、xixb-xixb和xixc-xixc截取的截面图；

图20是在图18中示出的处理步骤之后的图16示出的晶体管的平面图；

图21a至图21c是图16中示出的晶体管在处理步骤中，分别沿着各自在图20中示出的线xxia-xxia、xxib-xxib和xxic-xxic截取的截面图；

图22是在图20中示出的处理步骤之后的图16中示出的晶体管的平面图；

图23a至图23c是图16中示出的晶体管在处理步骤中，分别沿着各自在图22中示出的线xxiiia-xxiiia、xxiiib-xxiiib和xxiiic-xxiiic截取的截面图；

图24是图16中示出的晶体管在图22中示出的处理步骤之后的平面图；

图25a至图25c是图16中示出的晶体管在处理步骤中，分别沿着各自在图24中示出的线xxva-xxva、xxvb-xxvb和xxvc-xxvc截取的截面图；

图26a和图26b示意性地比较了在栅极指上方通过的场板互连件的布置(图26a)与在栅极指下方通过的场板互连件的布置(图26b)；以及

图27是示出具有常规配置的场板互连件的晶体管的平面图。

具体实施方式

接下来，将参考附图来描述根据本发明的一些实施例。然而，本发明不限于这些实施例，并且具有在所附权利要求中限定的范围，并且包括权利要求中和其等同物的所有变型和变化。此外，在附图的描述中，彼此相同或相似的数字和/或符号将指代彼此相同或相似的元件，而无重复说明。

图1是根据本发明的实施例的场效应晶体管(fet)类型的晶体管1a的平面图，并且图2a至图2c分别是沿着图1中示出的线iia-iia、iib-iib和iic-iic截取的晶体管1a的截面图。

本实施例的晶体管1a包括衬底11和设置在衬底11上的半导体叠层18，其中半导体叠层18包括主要由氮化物半导体材料制成的半导体层。晶体管1a还在半导体叠层18上设置漏极31、源极32和栅极33。准备用于在其上外延生长氮化物半导体层的衬底11可以由硅(si)、碳化硅(sic)、蓝宝石(al2o3)、金刚石(c)等制成。衬底11具有例如大约500μm的厚度。

本实施例的晶体管1a的类型为高电子迁移率晶体管(hemt)，其包括在半导体叠层18中的沟道层12和阻挡层13，其中沟道层12和阻挡层13在沟道层12中的与阻挡层13相对的界面处引起二维电子气体(2deg)。在衬底11上外延生长的沟道层12可以由厚度为0.5μm至1.0μm的氮化镓(gan)制成，其中本实施例的晶体管1a中，沟道层12具有1.0μm的厚度。在沟道层12上外延生长的阻挡层13可以由厚度分别为10nm至30nm的氮化镓铝(algan)、氮化铝铟(inaln)或氮化镓铝铟(inalgan)制成，其中本实施例的阻挡层13由厚度约为20nm的al0.25ga0.75n制成。阻挡层13可以显示n型导电性。本实施例的半导体层叠18暴露阻挡层13，即半导体层叠18的顶部具有阻挡层13；然而，半导体层叠18还可以包括在阻挡层13上的覆盖层，其中所述覆盖层可以由厚度为5nm的gan或者n型gan制成。

如图1所示，半导体叠层18设置有有源区a1和非有源区b1，其中前一区a1可作为晶体管工作，而后一区b1通过注入重离子(例如氩离子(ar+))形成，后一区b1围绕或者夹着前一区a1并且将有源区a1与外围电隔离。非有源区b1包括第一非有源区b11和第二非有源区b12，在它们之间夹着有源区a1。即，第一非有源区b11存在于有源区a1的边缘a1a的外侧；而第二非有源区b12延伸到有源区a1的与前一边缘a1a相对的另一边缘a1b的外侧。

漏极31和源极32设置在有源区a1中的半导体叠层18上并与之接触。漏极31和源极32沿着连接有源区a1的边缘a1a和a1b的方向延伸。即，漏极31和源极32具有相应的矩形形状，其长边垂直于边缘a1a和a1b延伸。漏极31和源极32(即所谓的欧姆电极，其显示出对半导体叠层18的非整流特性)可以通过对约10nm厚的钛(ti)和约200nm厚的铝(al)的层叠金属合金化来形成。用于欧姆电极的层叠金属还可以包括在铝上的具有大约10nm厚度的另一钛。层叠金属可以用与钛相同厚度的钽(ta)来代替钛。

漏极31和源极32接触阻挡层13，或者与设置在阻挡层13上的覆盖层接触。在替代方案中，这些电极31和32可以通过部分地去除阻挡层13或者部分地去除阻挡层13和沟道层12而形成在沟道层12上。

晶体管1a还可以提供漏极互连件41，其连接各个晶体管元件中的漏极31并与外部器件连接，其中晶体管元件包括一个栅极以及夹着所述一个栅极的漏极31和源极32。漏极互连件41可以包括漏极总线41a和漏极指(drainfinger)41b，其中漏极总线41a沿着漏极31的横向方向延伸；即实质上垂直于漏极31延伸，在第一非有源区b11中，漏极指41b沿着漏极31的纵向方向延伸并且覆盖漏极31或者与漏极31重叠。漏极互连件41可以通过将金(au)镀成约5μm的厚度而形成。

晶体管1a还可以提供源极互连件42，其连接各个晶体管元件中的源极31。参考图11，源极互连件42包括源极总线(没有在图1中示出)以及源极指42b，其中源极总线设置在第二非有源区b12中并且沿着有源区a1的边缘a1b延伸；同时，源极指42b沿着源极32的纵向方向延伸并且覆盖源极32或者与源极32重叠。源极互连件42可以通过将金(au)镀成约5μm的厚度而形成。

设置在有源区a1中的漏极31和源极32之间的栅极33可以由厚度分别为100nm、50nm和500nm的镍(ni)、钯(pd)和金(au)的层叠金属制成。在替代方案中，栅极33可以是厚度分别为20nm、20nm和600nm的镍(ni)、铂(pt)和金(au)的层叠金属。镍与半导体叠层18接触以形成与半导体叠层18的肖特基接触。考虑到各个金属的厚度的均匀性，栅极33可以具有大于300nm的总厚度；然而，从通过绝缘膜22覆盖栅极33的观点来看，优选地栅极33的总厚度薄于700nm。

参考图1，栅极33可以包括栅极焊盘33a和栅极指33b，其中栅极焊盘33a设置在第二非有源区b12中并且沿着有源区a1的边缘a1b延伸；而栅极指33b垂直于边缘a1b延伸。

晶体管1a还设置有绝缘膜21至绝缘膜24和场板35。在图2a至图2c中出现的绝缘膜21至绝缘膜24可以不仅在物理上而且在化学上保护半导体叠层18、漏极31、源极32和栅极33以及场板35，并且使在电极31至33与场板35之间电隔离。

作为第一绝缘膜的绝缘膜21接触并且覆盖半导体叠层18中的从电极31至33暴露的至少一部分。具体地，绝缘膜21提供三个开口21a和21b，电极31至33通过这些开口与半导体叠层18接触，其中图1省略了用于漏极31和源极32的开口21b。填充有栅极33的开口21a具有与晶体管1a的栅极长度相对应的0.4μm的宽度。绝缘膜21可以由厚度约为60nm的氮化硅(sin)制成。

设置在第一绝缘膜21上的第二绝缘膜22覆盖电极31至33。第二绝缘膜22也提供暴露漏极31的开口22b，漏极互连件41中的漏极指41b通过开口22b与漏极31接触。第二绝缘膜22也提供与源极32重叠的另一个开口21b，源极互连件42的源极指42b通过开口21b与源极32接触。开口22b和23b具有比相应的电极31和32窄的面积。第二绝缘膜22也可以由厚度为0.1μm至1.0μm的氮化硅(sin)制成，其中本实施例提供厚度约为0.1μm的第二绝缘膜22。

设置在第二绝缘膜22上的第三绝缘膜23覆盖设置在第二绝缘膜22上的场板35；因此，第三绝缘膜23可以防止场板35与漏极互连件41和源极互连件42短路。第三绝缘膜23提供开口23b，开口23b的尺寸实质上等于第二绝缘膜22中的开口22b，其中漏极指41b和源极指42b通过垂直重叠的两个开口22b和23b与电极31和32接触。第三绝缘膜23也防止场板35氧化。第三绝缘膜23也可以由厚度为0.1μm的氮化硅(sin)制成。第四绝缘膜24覆盖漏极互连件41和源极互连件42。

设置在第二绝缘膜22上的场板35是导电元件，例如可以具有从第二绝缘膜22的侧面的镍(ni)和金(au)的层叠金属。镍(ni)可以用钛(ti)代替。场板35提供场板指35a，其沿着在漏极31和栅极33之间的区域中的栅极延伸，同时场板35提供在第二非有源区b12中的场板互连件35b。场板指与栅极33部分地重叠，确切的说，与栅极指33b部分地重叠。场板互连件35b将场板指35a和与栅极33(确切的说，栅极指33b)交叉的源极互连件42连接。

场板35可以抑制栅极33和漏极31之间的耦合，并且可以减轻集中在栅极33边缘处的场强，确切的说，集中在漏极31一侧的边缘处的场强。场强的减缓可以改善漏极电流中的电流崩塌，其中电流崩塌可以解释为刚好在从晶体管深度关断的状态恢复之后的漏极电流的减小。即，场板35可以减轻在晶体管刚好从关断状态恢复之后的漏极电流的减少。与栅极33相比，场板35可以形成得薄；具体地，场板35中的镍(ni)具有2nm至10nm的厚度，并且金(au)具有50nm至500nm的厚度，其中本实施例提供厚度为10nm的镍和厚度为200nm的金。

设置在第二非有源区b12中的场板互连件35不与栅极33重叠。在第二非有源区b12中，场板互连件35b将场板指35a和源极互连件42连接。即，场板互连件35b平行于有源区a1的与栅极33交叉的边缘a1b延伸，并且继续到场板指35a。

参考图2b，更具体地，场板互连件35b提供与栅极指33b重叠的部分以及在第二绝缘膜22上从栅极指33b延伸至源极指42b的另一部分。如上所述，场板互连件35b在第二非有源区b12中沿着有源区的边缘a1b从场板指35a延伸，与栅极指33b交叉。

本实施例的晶体管1a将漏极总线41a和有源区a1(确切的说，有源区的边缘a1a)之间的距离l1设置为例如20μm；将漏极31和源极32之间的距离l2设置为5μm，将栅极33(确切的说，栅极指33b)和源极32之间的距离l3设置为1μm，将场板指35a的宽度w1设置为1μm，将场板互连件35b的宽度w2设置为1μm。

接下来，将参考图3、图5、图7和图9来描述形成晶体管1a的处理，图3、图5、图7和图9是在形成晶体管1a的相应步骤处的晶体管1a的平面图，而图4a至图4c、图6a至图6c、图8a至图8c以及图10a至图10c是在图3至图9中示出的相应步骤处的晶体管1a的截面图，其中这些截面图沿着各自在相应附图中指示的线na-na、nb-nb和nc-nc截取得到，其中n是罗马数字的iv、vi、viii和x。

参考图3和图4a至图4c，本处理首先通过金属有机化学气相沉积(mocvd)技术在衬底11上外延生长沟道层12和阻挡层13，以在衬底11上形成半导体叠层18。此后，通过用光刻胶覆盖被转换成有源区a1的剩余区，从而将例如氩离子ar⁺的重离子注入到将要转换成非有源区b1的区域内。此后，本处理通过例如低压化学气相沉积(lpcvd)、等离子辅助化学气相沉积(p-cvd)等技术沉积第一绝缘膜21。在第一绝缘膜21中形成一对开口21b，并用钛(ti)和铝(al)的层叠金属填充该开口，其中ti可替换为钽(ta)，并且对所述层叠金属合金化；与半导体叠层18的未整流接触可以形成为漏极31和源极32的欧姆电极。金属蒸镀可以层叠用于欧姆电极的那些金属。

参考图5和图6a至图6c，此后处理执行光刻或电子束(eb)光刻来形成覆盖第一绝缘膜21的图案化光刻胶，其中图案化光刻胶提供对应于栅极33的开口。使用图案化光刻胶作为蚀刻掩膜，通过反应离子蚀刻(rie)技术选择性地蚀刻第一绝缘膜21，其中形成在第一绝缘膜21中的开口21a可以被称为栅极开口21a。去除图案化光刻胶，形成另一图案化光刻胶，其提供完全暴露第一绝缘膜21中的栅极开口21a的开口，栅极焊盘33a和栅极指33b形成在第二非有源区b12和有源区a1中。栅极33的金属通过金属蒸镀形成。栅极开口21a和栅极指33b设置在有源区a1中，而栅极焊盘33a设置在第二非有源区b12中。此后，如图6a至图6c所示，第二绝缘膜22完全覆盖漏极31、源极32、栅极指33b和栅极焊盘33a；即第二绝缘膜22完全覆盖氮化物半导体叠层18。第二绝缘膜22可以通过等离子辅助化学气相沉积(p-cvd)形成。

参考图7和图8a至图8c，本处理随后形成包括场板指35a和场板互连件35b的场板35。具体地，在第二绝缘膜22上形成具有对应于场板35的开口的图案化光刻胶。此后，金属蒸镀将金属层叠在第二绝缘膜22上。累积在图案化光刻胶上的残留金属可以通过用有机溶剂溶解图案化光刻胶来去除，这称为金属剥离技术。场板指沿着电极31至33的纵向方向(即，连接有源区a1的两个边缘a1a和a1b的方向)延伸；而场板互连件35b平行于有源区a1的边缘a1a和a1b延伸，这意味着场板互连件35b与场板指35a形成直角。此外，场板互连件35b跨过第二非有源区b12中的栅极指33b。

参考图9和图10a至图10c，第三绝缘膜23覆盖整个场板指35a和场板互连件35b。此后，本处理形成开口23c以便暴露第二非有源区b12中的场板互连件35b。与开口23c的形成同时，本处理在第二绝缘膜22和第三绝缘膜23中形成另外的开口22b和23b，使得开口22b和23b暴露漏极31的表面和源极32的表面。因为场板互连件35b仅由第三绝缘膜覆盖，所以本处理仅在第三绝缘膜23中形成开口23c。另一方面，漏极31和源极32被第二绝缘膜22和第三绝缘膜23覆盖；本处理在相应的绝缘膜中连续地形成开口22b和23b。然后，形成漏极互连件41和源极互连件42使得相应的漏极指41b和源极指42b通过开口22b和23b直接接触漏极31和源极32(特别是场板互连件35b)，源极指42b通过开口23c和场板互连件35b接触。除了通过开口23c与源极指42b连接以外，场板35无处连接。此外，形成漏极总线41a和源极总线42a，使得相应的漏极总线41a和源极总线42a分别连接非有源区b11和b12中的相应的漏极指41b和源极指42b。最后，第四绝缘膜24覆盖相应的漏极互连件41和源极互连件42。类似于第二绝缘膜22，第三绝缘膜23和第四绝缘膜24也可以通过等离子辅助化学气相沉积形成。从而，完成了形成晶体管1a的处理。

将晶体管1a和形成晶体管1a的处理与常规晶体管和常规处理进行比较。图27是常规晶体管100的平面图，常规晶体管100提供第一非有源区b11中的在源极32和漏极总线41a之间延伸的场板互连件135；同时，源极指42b也在第一非有源区b11中朝向漏极总线41a延伸，以通过第三绝缘膜23中的开口23c与场板互连件135连接。在图27所示的常规布置中，场板互连件135被放置得更靠近漏极总线41a，这增加了漏极和源极之间的寄生电容cds。因为场板互连件135与源极32连接，所以在场板互连件135和漏极总线41a之间也可以引起寄生电容。

根据本实施例的晶体管1a在第二非有源区b12中提供场板互连件35b；具体地，场板互连件35b从场板指35a延伸到与第二非有源区b12中的栅极指33b交叉的源极指42b。这种布置可以将与源极32电连接的场板互连件35b远离漏极总线41a放置，并且可以抑制漏极-源极的寄生电容cds的增加。

可以估计常规晶体管100引起0.211pf/mm的寄生电容cds；而图1所示的本实施例的布置可以将其寄生电容减少到0.205pf/mm；即根据本实施例的布置可以实现漏极-源极的寄生电容cds的3％的减小。

第一变型

图11是根据图1中所示的晶体管1a修改的晶体管1b的平面图，并且图12也是晶体管1b放大其主要部分的平面图。第一变型的晶体管1b提供多个漏极31、多个源极32，它们沿着与相应的漏极指41b和源极指42b的方向垂直的方向交替设置。栅极33分别设置在一个漏极31和靠近该漏极31的一个源极32之间。此外，晶体管1b提供多个场板35，每个场板35与一个栅极33部分地重叠并且在一个栅极33和一个漏极31之间延伸。栅极33和场板35以及将栅极33和场板35夹在中间的漏极31和源极32一起构成一个晶体管元件。即，图11中所示的第一变型的晶体管1b包括多个晶体管元件。晶体管1b还提供栅极总线33c，其将相应晶体管元件中的栅极指33b与设置在第二非有源区b12的外围中的栅极焊盘33a连接。即，栅极总线33c沿着有源区a1的边缘延伸，相对于有源区a1向外形成栅极焊盘33a。

修改的晶体管1b还提供源极总线42a和源极指42b，其中源极总线42a作为源极焊盘工作并且与源极指42b组合构成源极互连件。然而对于两个晶体管元件，源极焊盘42a分别与一个源极指42b连接，即，两个晶体管元件共同提供一个源极焊盘42a和一个源极指42b。源极焊盘42a和栅极焊盘33a沿着垂直于相应的栅极指33b和源极指42b的延伸方向的方向上交替设置。源极焊盘42a分别提供比源极指42b的宽度大的宽度；即，两个晶体管元件中的源极互连件42具有t字符的平面形状。

在共同提供一个源极32、一个源极指42b和一个源极焊盘42a的两个晶体管元件中，两个场板指35a共同地与场板互连件35b连接，并且此场板互连件35b通过开口23c与源极指42b连接。具体地，场板互连件35b从场板指35a的一端被拉出，在平行于有源区a1的边缘延伸，跨过栅极指33b，并且隐藏在源极指42b的下方，从而通过开口23c与源极指42b连接。因此，晶体管1b可以提供多个晶体管元件，其包括漏极31、源极32、栅极33和场板35，其中漏极31由设置在当前晶体管元件紧邻的另一晶体管元件共同拥有，并且源极32也由设置为紧邻的但相对于前一晶体管设置在相对侧的又一晶体管元件共同拥有。

第二变型

图13也是根据晶体管1a修改的另一个晶体管元件1c的平面图，其中晶体管1c具有与前一晶体管1b可区分的特征，即，晶体管1c提供的场板35的平面形状与前一晶体管1b的平面形状不同。即，本变型的场板35提供场板互连件35c，其从场板指35a绘制并且通过第三绝缘膜23中的开口23c与源极焊盘42a(而不是源极指42b)连接。具体地，场板互连件35c沿着有源区a1的边缘从场板指35a拉出；以直角向源极焊盘42a弯曲；跨过栅极总线33c；隐藏在源极焊盘42a的下方；并且通过第三绝缘膜23中的开口23c与源极焊盘42a连接。因此，场板互连件35c可以跨越栅极总线33c而不是栅极指33b。

第三变型

图14也是根据第一实施例的晶体管1a修改的又一个晶体管元件1d的平面图。本变型的晶体管1d提供另一个场板互连件，其平面形状与上述修改的平面形状不同。即，本变型的场板35提供两个场板互连件35b和35c，其中前一互连件35b出现在图12所示的第一变型1b中，而后一互连件35c设置在图13所示的第二变型1c中。本变型的场板35可以显示与第一变型和第二变型中的相同的功能。

第四变型

图15也是从图12所示的晶体管1b修改的晶体管1e的平面图。本变型的晶体管1e提供与上述变型1b至1d的形状不同的场板互连件35。即，本变型的场板35提供场板互连件35d，其从场板指35a笔直地绘制，跨过栅极总线33c，隐藏在源极焊盘42a的下方，并且通过开口23c与源极焊盘42a连接。本变型的场板35可以显示与上述场板35的相同的功能。

第五变型

图16也是从图12所示的晶体管1b修改的晶体管1f的平面图，并且图17a至图17c是修改的晶体管1f分别沿着各自在图16中示出的线xviia-xviia、xviib-xviib和xviic-xviic截取的截面图。

本变型的晶体管1f具有和晶体管1a可区分的特征，即，本变型的场板35提供额外的场板互连件35e，该场板互连件35e通过形成在附加的绝缘膜25和第二绝缘膜22中的开口25d和22d与场板指35a连接，并且还通过形成在附加的绝缘膜25、第二绝缘膜22和第三绝缘膜23中的开口25c、22c和23c与源极指42b连接。具体地，场板互连件35e垂直于场板指35a延伸；在栅极指33b下方交叉，并且隐藏在源极指42b的下方。即，本变型的场板互连件35e在物理上与场板指35a分开，而栅极焊盘33a和栅极指33b在场板互连件35e的形成之后形成。

如图17b和图17c所示，本变型的场板互连件35e设置在第一绝缘膜21上但在附加的绝缘膜25下方。具体地，场板互连件35e通过在附加的绝缘膜25和第二绝缘膜22中形成的开口25d和22d与场板指35a连接，场板互连件35e在与栅极指33b相交的区域中在第一绝缘膜21和附加的绝缘膜25之间延伸，并且场板互连件35e通过设置在相应的绝缘膜25、22和23中的开口25c、22c和23c与源极指42b连接。即，附加的绝缘膜25使场板互连件35e与栅极指33b隔离。因为本变型的场板互连件35e在栅极指33b的下方延伸而不跨过栅极指33b，所以场板互连件35e在栅极指33b的陡峭边缘处没有破裂。

接下来，将参考图18至图25描述形成图16中所示的变型晶体管1f的处理，其中图18、图20、图22和图24是在形成晶体管1f的处理的相应步骤处的晶体管1f的平面图；同时，图19a至图19c、图21a至图21c、图23a至图23c以及图25a至25c是处理的相应步骤处的晶体管1f的截面图，其中各图中的示图a至c是沿着与其对应的平面图中所指示的相应的线截取的。

形成本变型的晶体管1f的处理首先在衬底11上形成的半导体叠层18，其中半导体叠层18包括来自衬底11一侧的沟道层12和阻挡层13。然后，进行诸如氩(ar⁺)的重离子的离子注入，从而在有源区a1的相应侧面中形成非有源区b11和b12，其中有源区a1没有离子注入。此后，半导体叠层18的整个表面被第一绝缘膜21覆盖，该第一绝缘膜21通过例如低压化学气相沉积(lpcvd)技术在800℃至900℃的温度下沉积；然后，形成漏极31和源极32。形成半导体叠层18、第一绝缘膜21以及漏极31和源极32的步骤与前述实施例的那些步骤基本相同。

此后，在第二无源区域b12中的第一绝缘膜21上形成场板互连件35e，其中场板互连件35e可具有钛(ti)、铂(pt)、金(au)、另一铂和另一钛的层叠金属，其可表示为ti/pt/au/pt/ti，相应的厚度为10nm/10nm/60nm/10nm/10nm。场板互连件35e可以具有大约100nm的总厚度，该总厚度比漏极31和源极32薄。因为场板互连件35e与漏极31和源极32物理隔离，所以场板互连件35e可以在形成漏极31和源极32之前形成。然而，电极31和32不可避免地伴随在优选地高于500℃的温度下对金属合金化的处理，场板互连件35e优选地在形成漏极31和源极32之后形成，正好在对金属进行合金化的高温处理之后形成场板互连件35e。场板互连件35e、漏极31和源极32以及第一绝缘膜21覆盖有氮化硅的附加绝缘膜25，其通过等离子辅助化学气相沉积来沉积，厚度约为60nm。

此后，如图20和图21a至图21c所示，本处理形成包括栅极焊盘33a和栅极指33b的栅极33。具体地，本处理首先通过形成具有与栅极开口21a和25a相对应的开口的图案化光刻胶，在第一绝缘膜21和附加绝缘膜25中形成被称为栅极开口的开口21a和25a；然后，使用含有氟(f)的反应气体对两个绝缘膜21和25进行干蚀刻，以暴露半导体叠层18的表面。重新形成另一图案化光刻胶，其提供与附加绝缘膜25上的栅极焊盘33a和栅极指33b相对应的开口，并且在附加绝缘膜25和半导体叠层上通过栅极开口21a和25a沉积包括镍和金的栅极金属。如图21a至图21c所示，在形成栅极焊盘33a和栅极指33b之后，衬底11的整个表面被第二绝缘膜22覆盖。

此后，本处理在附加绝缘膜25和第二绝缘膜22中形成开口25d和22d，其中开口25d和22d将场板互连件35e与场板指35a连接。参考图22和图23a至图23c，将具有对应于开口25d和22d的开口的图案化光刻胶涂覆在衬底11的整个表面上；然后，使用包含氟(f)的反应性气体的反应离子蚀刻(rie)连续地且顺序地蚀刻第二绝缘膜22和附加绝缘膜25以暴露场板互连件35e的表面。接着，在第二绝缘膜22上制备另一图案化光刻胶，其中另一图案化光刻胶提供场板指35a的图案。通过例如金属蒸镀沉积场板指35a，在第二绝缘膜22上形成通过开口22d和25d与场板互连件35e连接的场板指35a。通过用有机溶剂溶解第二图案化光刻胶来去除累积在第二图案化光刻胶上的残留金属。此后，本处理在第二绝缘膜22的整个表面上形成第三绝缘膜23，以便完全覆盖场板指35a。

参考图24和图25a至图25c，该处理此后形成漏极互连件41和源极互连件42。具体地，使用含有氟(f)的反应性气体的反应离子蚀刻选择性地蚀刻绝缘膜25、22和23的与漏极31和源极32和场板互连件35e相对应的部分。因为绝缘膜25、22和23由氮化硅制成，所以反应离子蚀刻可以形成开口25b、22b和23b以及25c、22c和23c，这些开口刺穿这些绝缘膜25、22和23，以便暴露漏极31和源极32以及场板互连件35e的表面。沉积用于漏极互连件41和源极互连件42的金属，根据本变型的形成晶体管1f的处理可以完成。在变型晶体管1f中，示出场板35的真实功能的场板指35a通过开口25d和22d、场板互连件35e、开口25c、22c和23c和源极指42b与源极32电连接，其中从场板指35a到源极32的路径与栅极指33b相交但在栅极指33b下方通过，这意味着该路径不会爬上栅极指33b；因此，场板指33a与源极32牢固地连接。可抑制从场板指35a至源极32的路径被栅极指33b的陡峭边缘破坏的可能性。

图26a和图26b将其中场板互连件35b在栅极指33b上方通过的布置与场板互连件35e在栅极指33b下方通过的另一布置相比较。如图26a所示，当场板互连件35b在栅极指33b上方通过时，栅极指33b的面向场板互连件35b的区域的面积由于栅极指33b的截面(确切地说，由于栅极指33b的高度)而增加，这增加了栅极33与源极32之间的寄生电容，即cgs。此外，场板互连件35b可能导致在栅极指33b的边缘处的断裂失效。另一方面，如图26b所示，在场板互连件35e在栅极指33b下方通过的布置中，寄生电容cgs实质上不变，并且在栅极指33b的边缘处引起断裂的可能性可以是可忽略的。

此外，在栅极指33b下方通过的场板互连件35e优选地形成为薄的，这使得足够容易在场板互连件35e上方形成栅极指33b。

以上呈现的书面描述提供了用于描述本发明的示例，并且使得本领域普通技术人员能够制造和使用本发明。然而，上面的书面描述不将本发明限制于实施例和变型。例如，以上描述集中于主要由氮化镓(gan)和分类在氮化镓内的其他半导体材料形成的高电极迁移率晶体管(hemt)的晶体管类型；然而，本发明适用于具有其它类型但具有场板的晶体管。此外，本实施例及其变型提供了通过在包括沟道层的半导体叠层内注入重离子而形成的非有源区b11和b12；但是可以通过蚀刻半导体叠层以留下包括沟道层和阻挡层的台面来形成非有源区域b1。因此，实施例和变型应被视为是说明性的而非限制性的。