一种阵列基板及其制备方法、显示面板与流程

本申请涉及显示技术领域，更具体地说，涉及一种阵列基板及其制备方法、显示面板。

背景技术：

随着显示技术的不断发展，显示面板的应用越来越广泛，自发光显示面板是指阵列基板上的显示像素由主动发光单元构成，主动发光单元可以在不用背光激发的情况下进行光线的发射，以实现画面的显示，从而可以去掉显示装置的背光模组，有利于降低显示装置的整体厚度。

有机发光(organiclightemittingdiode，oled)显示面板是自发光显示面板的一种，oled显示面板具有响应速度快、色彩绚丽和轻薄方便的优点。为了提高oled显示面板的ppi(pixelsperinch，像素密度)，以提高oled显示面板的分辨率，现有技术中通过将一个显示像素设置为多个发出同样颜色光的子像素来实现提升显示面板的ppi的目的。

但同一个显示像素中的多个子像素在接收到不同的电压时，会出现子像素受到相邻子像素的电压影响的情况，导致收到影响的子像素的显示效果变差，从而使得显示面板的显示效果不佳，给用户的视觉感受带来不良影响。

技术实现要素：

为解决上述技术问题，本申请提供了一种阵列基板及其制备方法、显示面板，以实现避免阵列基板中同一显示像素的子像素之间接收的电压彼此影响的情况的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种阵列基板，包括：

第一衬底；

位于所述第一衬底上的像素定义层，所述像素定义层包括多个阵列排布的像素凹槽；

位于所述像素凹槽中的至少一个隔离台面，所述隔离台面覆盖所述像素凹槽的部分底面；

位于所述像素凹槽裸露底面的第一子像素和位于所述隔离台面背离所述衬底一侧的第二子像素；

所述子像素包括阳极、位于阳极背离所述衬底一侧的发光层和位于所述发光层背离所述衬底一侧的阴极。

一种阵列基板的制备方法，包括：

提供第一衬底；

在所述第一衬底上形成像素定义层，所述像素定义层包括多个阵列排布的像素凹槽；

以所述第一掩膜为掩膜在所述像素凹槽中形成第一子像素的阳极，所述阳极部分覆盖所述像素凹槽的底面；

以所述第二掩膜为掩膜在所述像素凹槽中形成隔离台面，所述隔离台面覆盖所述像素凹槽的剩余底面；

以所述第二掩膜为掩膜在所述隔离台面背离所述第一衬底一侧形成第二子像素的阳极；

在所述像素定义层上设置第三掩膜，所述第三掩膜暴露出所述第一子像素的阳极以及所述第二子像素的阳极，以所述第三掩膜为掩膜形成位于所述阳极背离所述第一衬底一侧的发光层；

在所述发光层背离所述第一衬底一侧形成阴极，以分别形成多个所述第一子像素和多个位于所述隔离台面表面的第二子像素。

一种显示面板，包括：相对设置的彩膜基板和阵列基板，所述阵列基板为上述任一项所述的阵列基板。

从上述技术方案可以看出，本申请实施例提供了一种阵列基板及其制备方法、显示面板，其中，所述阵列基板在像素定义层中的像素凹槽中设置了至少一个隔离台面，以使位于隔离台面上的第二子像素的发光层和位于像素凹槽裸露底面的第一子像素的发光层处于不同平面上，从而实现第二子像素的发光层和第一子像素的发光层的彼此隔离的目的，避免了第二子像素的阳极和第一子像素的阳极接收不同的电压时，通过发光层对相邻的子像素产生影响的情况，提升了子像素的显示效果；

并且设置于像素凹槽中的隔离台面被第二子像素的发光层覆盖，并不会在像素凹槽中形成不发光区域，不会降低阵列基板的开口率，在避免相邻子像素的串扰影响的基础上，保证了阵列基板的高ppi。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的一种阵列基板的剖面结构示意图；

图2为现有技术中的另一种阵列基板的剖面结构示意图；

图3为现有技术中的又一种阵列基板的剖面结构示意图；

图4为本申请的一个实施例提供的一种阵列基板的剖面结构示意图；

图5为本申请的另一个实施例提供的一种阵列基板的剖面结构示意图；

图6为本申请的又一个实施例提供的一种阵列基板的剖面结构示意图；

图7为本申请的再一个实施例提供的一种阵列基板的剖面结构示意图；

图8为本申请的一个实施例提供的一种阵列基板的俯视结构示意图；

图9为图8中虚线框300的放大结构示意图；

图10为本申请的一个可选实施例提供的一种阵列基板的剖面结构示意图；

图11为本申请的一个实施例提供的一种像素驱动膜层的剖面结构示意图；

图12为本申请的一个实施例提供的一种阵列基板的制备方法的流程示意图；

图13-图16为本申请的一个实施例提供的一种阵列基板的制备流程示意图；

图17为本申请的另一个实施例提供的一种阵列基板的制备方法的流程示意图；

图18为本申请的又一个实施例提供的一种阵列基板的制备方法的流程示意图；

图19为本申请的再一个实施例提供的一种阵列基板的制备方法的流程示意图；

图20为本申请的一个可选实施例提供的一种阵列基板的制备方法的流程示意图；

图21为本申请的一个实施例提供的一种显示面板的剖面结构示意图。

具体实施方式

现有技术中将一个显示像素设置为多个发出同样颜色光的子像素的阵列基板的剖面结构参考图1，在图1所示的阵列基板中，示出了衬底10和位于衬底上的像素定义层20，所述像素定义层中设置有多个阵列排布的像素凹槽21，每个像素凹槽21中设置有多个阳极31、覆盖多个阳极31的一个发光层32以及覆盖发光层32的整片阴极33；多个阳极31共用同一个发光层32和阴极33构成了多个子像素30。而由于发光层32为导电结构，这就使得同一个像素凹槽21中的一个子像素的阳极31接收到电压时，会通过共用的发光层32影响与其相邻的子像素，从而使得这些子像素难以在不同的电压控制下实现精确的发光和显示。

因此，参考图2和图3，图2和图3为多个子像素构成一个显示像素的阵列基板的剖面结构示意图，在图2和图3所示的阵列基板中，除了衬底10、像素定义层20、凹槽21、阳极31、发光层32以及阴极33外，还示出了位于相邻的阳极之间的隔离结构40，这些隔离结构40用于隔离相邻子像素的发光层32的连接，从而实现避免某一子像素的阳极31接收的电压通过与相邻子像素连接的发光层32影响该子像素的情况出现。但是图2和图3所示的阵列基板由于增加了不用于显示的隔离结构40，势必会降低阵列基板的开口率，从而降低阵列基板以及显示面板的ppi，与在同一个凹槽21中设置多个子像素30的初衷背道而驰。

有鉴于此，本申请实施例提供了一种阵列基板，包括：

第一衬底；

位于所述第一衬底上的像素定义层，所述像素定义层包括多个阵列排布的像素凹槽；

位于所述像素凹槽中的至少一个隔离台面，所述隔离台面覆盖所述像素凹槽的部分底面；

位于所述像素凹槽裸露底面的第一子像素和位于所述隔离台面背离所述衬底一侧的第二子像素；

所述子像素包括阳极、位于阳极背离所述衬底一侧的发光层和位于所述发光层背离所述衬底一侧的阴极。

所述阵列基板在像素定义层中的像素凹槽中设置了至少一个隔离台面，以使位于隔离台面上的第二子像素的发光层和位于像素凹槽裸露底面的第一子像素的发光层处于不同平面上，从而实现第二子像素的发光层和第一子像素的发光层的彼此隔离的目的，避免了第二子像素的阳极和第一子像素的阳极接收不同的电压时，通过发光层对相邻的子像素产生影响的情况，提升了子像素的显示效果；

并且设置于像素凹槽中的隔离台面被第二子像素的发光层覆盖，并不会在像素凹槽中形成不发光区域，不会降低阵列基板的开口率，在避免相邻子像素的串扰影响的基础上，保证了阵列基板的高ppi。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种阵列基板，如图4所示，图4为阵列基板的剖面结构示意图，所述阵列基板包括：

第一衬底100；

位于所述第一衬底100上的像素定义层200，所述像素定义层200包括多个阵列排布的像素凹槽；

位于所述像素凹槽中的至少一个隔离台面330，所述隔离台面330覆盖所述像素凹槽的部分底面；

位于所述像素凹槽裸露底面的第一子像素310和位于所述隔离台面330背离所述衬底一侧的第二子像素320；

所述子像素包括阳极301、位于阳极301背离所述衬底一侧的发光层302和位于所述发光层302背离所述衬底一侧的阴极(图4中未示出)。

为了显示清楚，图4以及后续附图中均以一个像素凹槽进行示意性说明，在实际的阵列基板中，所述像素定义层200中的像素凹槽为多个。

在本实施例中，由于所述隔离台面330的存在使得所述第一子像素310和第二子像素320的发光层302不位于同一层，从而实现第二子像素320的发光层302和第一子像素310的发光层302的彼此隔离的目的，避免了第二子像素320的阳极301和第一子像素310的阳极301接收不同的电压时，通过发光层302对相邻的子像素产生影响的情况，提升了子像素的显示效果；

并且设置于像素凹槽中的隔离台面330被第二子像素320的发光层302覆盖，并不会在像素凹槽中形成不发光区域，不会降低阵列基板的开口率，在实现避免相邻子像素的串扰影响的目的的基础上，不在像素凹槽中引入非显示区域，保证了阵列基板的高ppi。

另外需要说明的是，位于所述隔离台面330上的阳极301(即第二子像素320的阳极301)在所述第一衬底100上的正投影，与位于所述像素凹槽表面的阳极301(即第一子像素310的阳极301)在所述第一衬底100上的正投影互不交叠，以避免两个子像素的阳极之间形成较大的耦合电容，也避免位于隔离台面330上的阳极301对第一子像素310中的发光层302激发的光线的遮挡。

为了最大程度上增加阵列基板的开口率，可以将所述第二子像素320的阳极301在所述第一衬底100上的正投影，与所述第一子像素310的阳极301在所述第一衬底100上的正投影正好接触，以避免在像素凹槽内部出现不发光区域的情况。当然地，也可以设置所述第二子像素320的阳极301在所述第一衬底100上的正投影，与所述第一子像素310的阳极301在所述第一衬底100上的正投影之间由一定距离，这样可以降低形成第二子像素320和第一子像素310的阳极301时的工艺精度要求。

下面对隔离台面330的具体形状进行说明，参考图4-图6，图5和图6为所述阵列基板的剖面结构示意图，在图4-图6所示的结构中，所述隔离台面330包括朝向所述衬底一侧的第一表面和背离所述衬底的第二表面；

在图5所示的结构中，所述第一表面在所述衬底上的正投影位于所述第二表面在所述衬底上的正投影中，且所述第一表面的表面积小于所述第二表面的表面积，即参考图5，所述隔离台面330的剖面形状为正梯形。

在图6和图4所示的结构中，所述第一表面在所述衬底上的正投影覆盖所述第二表面在所述衬底上的正投影；在图6中，所述第一表面在所述衬底上的正投影与所述第二表面在所述衬底上的正投影重合，即参考图6，所述隔离台面330的剖面形状为矩形。

在图4所示的结构中，所述第二表面在所述衬底上的正投影覆盖所述第二表妹在所述衬底上的正投影，且所述第一表面的表面积大于所述第二表面的表面积，即参考图4，所述隔离台面330的剖面形状为倒梯形，即所述梯形包括平行的第一边和第二边，所述第二边位于所述第一边远离所述衬底一侧，且所述第二边的长度大于所述第一边的长度。

当所述隔离台面330为图4所示的结构时，在制备第一子像素310和第二子像素320的发光层302时，可以通过一次蒸镀同时形成，而不用设置掩模板，这是因为倒梯形的第二边的长度较长，蒸镀的材料无法沿着倒梯形的侧壁从像素凹槽的底面延伸到像素凹槽表面，从而使得倒梯形结构的隔离台面330可以天然地具有隔离蒸镀形成的发光层302连接的作用。

可选的，所述隔离台面330为有机绝缘材料台面或无机绝缘材料台面。当隔离台面330为有机绝缘材料台面时，可以选用负性有机材料来制备，以使负性有机材料层在刻蚀形成隔离台面330时，可以直接形成倒梯形的隔离台面330。当隔离台面330为无机绝缘材料台面时，在无机材料层刻蚀形成隔离台面330的过程中，可以通过控制刻蚀工艺的参数来实现倒梯形的隔离台面330的形成。

在上述实施例的基础上，在本申请的另一个实施例中，每个所述隔离凹槽中设置有三个子像素，即参考图7，图7为所述阵列基板的剖面结构示意图，每个所述像素凹槽中设置有一个所述隔离台面330；

每个所述像素凹槽中设置有一个所述第二子像素320和分别位于所述隔离台面330两侧的两个第一子像素310。

在图7所示的结构中，所述像素凹槽中的隔离台面330位于像素凹槽的中央，以实现隔离三个子像素的发光层302的作用。

一般情况下，位于同一个像素凹槽中的子像素的发光层302的种类相同，即同一个像素凹槽中的子像素用于出射同一种颜色的基准光(例如红色光、绿色光和蓝色光中的一种)，这样可以在制备同一个像素凹槽中的子像素的发光层302时通过一次蒸镀工艺即可完成。

在上述实施例的基础上，在本申请的又一个实施例中，每个所述隔离凹槽中设置有六个子像素，即参考图8和图9，图8为所述阵列基板的俯视结构示意图，图9为图8中显示像素300的放大结构示意图，在图8中，示出了位于第一衬底100上交叉排布的栅极线101和数据线102，以及位于栅极线101和数据线102限定区域中的显示像素300，每个显示像素300位于一个像素凹槽中，且由多个子像素构成；此外，图8中还示出了第一栅极驱动电路、第二栅极驱动电路和数据驱动电路，图8中的栅极驱动方式为交叉驱动，在本申请的其他实施例中，所述阵列基板的栅极驱动方式还可以是单边驱动或双边驱动。

在图9所示的结构中，每个所述像素凹槽中设置有三个所述隔离台面330；

每个所述像素凹槽中设置有三个所述第二子像素320和三个所述第一子像素310。

三个所述隔离台面330用于隔离6个子像素的发光层302，具体地，仍然参考图9，所述像素凹槽的表面形状为正六边形；

所述隔离台面330的表面形状为正三角形；

同一所述像素凹槽中的三个所述隔离台面330的一个端点重合，且相邻所述隔离台面330的两条边的夹角为60°。

每个所述隔离凹槽中设置六个子像素可以大幅度的提升的阵列基板的ppi，有利于提供更高的分辨率。

下面对阵列基板的其他膜层进行说明，参考图10和图11，图10为阵列基板的剖面结构示意图，图11为像素驱动膜层的剖面结构示意图，所述阵列基板还包括：位于所述第一衬底100与所述像素定义层200之间的像素驱动膜层400和平坦层500；

所述平坦层500位于所述像素驱动膜层400与所述像素定义层200之间，所述平坦层500包括多个贯穿所述平坦层500的第一通孔th1，所述阳极301通过所述第一通孔th1与所述像素驱动膜层400电连接。

所述像素驱动膜层400包括：

位于所述第一衬底100的多个阵列排布的栅极g；

覆盖多个所述栅极g的栅绝缘层401；

位于所述栅绝缘层401背离所述第一衬底100一侧的，多个阵列排布的有源层act，所述有源层act包括沟道区和位于所述沟道区两侧的源区和漏区；

覆盖多个所述有源层的钝化层402，所述钝化层402包括多个第二通孔th2，所述第二通孔th2至少部分暴露出所述源区和所述漏区；

位于所述钝化层th2上的多个源极s和多个漏极d，所述源极s通过所述第二通孔th2与所述源区连接，所述漏极d通过所述第二通孔th2与所述漏区连接；

所述阳极301通过所述第一通孔th1与所述漏极d电连接。

在图10中，是以底栅型的薄膜晶体管(thinfilmtransistor，tft)构成的像素驱动膜层为例进行说明的，在本申请的一些实施例中，所述像素驱动膜层中的薄膜晶体管还可以是顶栅型的，本申请对此并不做限定。

下面对本申请实施例提供的阵列基板的制备方法进行描述，下文描述的阵列基板的制备方法可与上文描述的阵列基板相互对应参照。

如图12所示，图12为阵列基板的制备方法的流程示意图，所述阵列基板的制备方法包括：

s101：提供第一衬底；

s102：在所述第一衬底上形成像素定义层，所述像素定义层包括多个阵列排布的像素凹槽；经过步骤s102后的第一衬底及其表面结构示意图参考图13。图13中标号100表示所述第一衬底，200表示所述像素定义层。

s103：以所述第一掩膜为掩膜在所述像素凹槽中形成第一子像素的阳极，所述阳极部分覆盖所述像素凹槽的底面；经过步骤s103后的第一衬底及其表面结构示意图参考图14。图14中标号301表示所述阳极。

s104：以所述第二掩膜为掩膜在所述像素凹槽中形成隔离台面，所述隔离台面覆盖所述像素凹槽的剩余底面；经过步骤s104后的第一衬底及其表面结构示意图参考图15。图15中的标号330表示所述隔离台面。

s105：以所述第二掩膜为掩膜在所述隔离台面背离所述第一衬底一侧形成第二子像素的阳极；经过步骤s105后的第一衬底及其表面结构示意图参考图16。

s106：在所述像素定义层上设置第三掩膜，所述第三掩膜暴露出所述第一子像素的阳极以及所述第二子像素的阳极，以所述第三掩膜为掩膜形成位于所述阳极背离所述第一衬底一侧的发光层；经过步骤s106后的第一衬底及其表面结构示意图参考图4。

需要说明的是，位于所述隔离台面330上的阳极301(即第二子像素320的阳极301)在所述第一衬底100上的正投影，与位于所述像素凹槽表面的阳极301(即第一子像素310的阳极301)在所述第一衬底100上的正投影互不交叠，以避免两个子像素的阳极之间形成较大的耦合电容，也避免位于隔离台面330上的阳极301对第一子像素310中的发光层302激发的光线的遮挡。

为了最大程度上增加阵列基板的开口率，可以将所述第二子像素320的阳极301在所述第一衬底100上的正投影，与所述第一子像素310的阳极301在所述第一衬底100上的正投影正好接触，以避免在像素凹槽内部出现不发光区域的情况。当然地，也可以设置所述第二子像素320的阳极301在所述第一衬底100上的正投影，与所述第一子像素310的阳极301在所述第一衬底100上的正投影之间由一定距离，这样可以降低形成第二子像素320和第一子像素310的阳极301时的工艺精度要求。

s107：在所述发光层背离所述第一衬底一侧形成阴极，以分别形成多个所述第一子像素和多个位于所述隔离台面表面的第二子像素。

本实施例提供的阵列基板的制备方法传统的阵列基板的制备流程相比，仅多了两道掩膜工艺用于制备隔离台面和子像素的阳极，但通过设置的隔离台面和设置于隔离台面上的第二子像素，实现了第二子像素的发光层和第一子像素的发光层的彼此隔离的目的，避免了第二子像素的阳极和第一子像素的阳极接收不同的电压时，通过发光层对相邻的子像素产生影响的情况，提升了子像素的显示效果；

并且设置于像素凹槽中的隔离台面被第二子像素的发光层覆盖，并不会在像素凹槽中形成不发光区域，不会降低阵列基板的开口率，在实现避免相邻子像素的串扰影响的目的的基础上，不在像素凹槽中引入非显示区域，保证了阵列基板的高ppi。

在上述实施例的基础上，在本申请的一个实施例中，当所述隔离台面为无机绝缘材料台面时，参考图17，图17为所述阵列基板的制备方法的流程示意图，所述以所述第二掩膜为掩膜在所述像素凹槽中形成隔离台面包括：

s1041：形成至少覆盖所述像素凹槽的无机绝缘材料层；

s1042：在所述无机绝缘材料层上设置第二掩膜，并以所述第二掩膜为掩膜，采用刻蚀工艺刻蚀所述无机绝缘材料层，以形成横截面形状为梯形的隔离台面；所述梯形包括平行的第一边和第二边，所述第二边位于所述第一边远离所述衬底一侧，且所述第二边的长度大于所述第一边的长度。

在步骤s1042中形成的隔离台面的剖面结构参考图4，所述隔离台面的剖面形状为倒梯形，这样在制备第一子像素和第二子像素的发光层时，可以通过一次蒸镀同时形成，而不用设置掩模板，这是因为倒梯形的第二边的长度较长，蒸镀的材料无法沿着倒梯形的侧壁从像素凹槽的底面延伸到像素凹槽表面，从而使得倒梯形结构的隔离台面可以天然地具有隔离蒸镀形成的发光层连接的作用。

可以通过步骤s1042中刻蚀工艺的具体参数来实现剖面形状为倒梯形的隔离台面的形成。

当所述隔离台面为有机绝缘材料台面时，参考图18，图18为所述阵列基板的制备方法的流程示意图，所述以所述第二掩膜为掩膜在所述像素凹槽中形成隔离台面包括：

s1043：形成至少覆盖所述像素凹槽的有机绝缘材料层，所述有机绝缘材料层为负性有机绝缘材料层；

s1044：以所述第二掩膜为掩膜对所述有机绝缘材料层进行曝光、显影，以形成横截面形状为梯形的隔离台面；所述梯形包括平行的第一边和第二边，所述第二边位于所述第一边远离所述衬底一侧，且所述第二边的长度大于所述第一边的长度。

在步骤s1044中形成的隔离台面的剖面结构参考图4，当隔离台面为有机绝缘材料台面时，且有机绝缘材料为负性有机材料时，可以直接通过曝光、显影过程的参数控制，形成横截面形状为倒梯形的隔离台面。

下面对阵列基板的具体制备流程进行说明，参考图19和图20，图19和图20为阵列基板的制备方法的流程示意图，参考图19，所述在所述第一衬底上形成像素定义层之前还包括：

s108：在所述第一衬底上形成像素驱动膜层；

s109：在所述像素驱动膜层背离所述第一衬底一侧形成平坦层，所述平坦层包括多个贯穿所述平坦层的第一通孔，所述阳极通过所述第一通孔与所述像素驱动膜层电连接。

具体地，参考图20，所述在所述第一衬底上形成像素驱动膜层包括：

s1081：形成位于所述第一衬底的多个阵列排布的栅极；

s1082：形成覆盖多个所述栅极的栅绝缘层；

s1083：形成位于所述栅绝缘层背离所述第一衬底一侧的，多个阵列排布的有源层，所述有源层包括沟道区和位于所述沟道区两侧的源区和漏区；

s1084：形成覆盖多个所述有源层的钝化层，所述钝化层包括多个第二通孔，所述第二通孔至少部分暴露出所述源区和所述漏区；

s1085：形成位于所述钝化层上的多个源极和多个漏极，所述源极通过所述第二通孔与所述源区连接，所述漏极通过所述第二通孔与所述漏区连接。

在图20中，是以形成底栅型的薄膜晶体管为例进行说明的。在本申请的其他实施例中，所述像素驱动膜层中的薄膜晶体管还可以是顶栅型的，本申请对此并不做限定，具体视实际情况而定。

相应的，本申请实施例还提供了一种显示面板，如图21所示，图21为所述显示面板的剖面结构示意图，所述显示面板包括：相对设置的彩膜基板和阵列基板b100，所述阵列基板b100为上述任一实施例所述的阵列基板。

所述彩膜基板包括彩膜基底a205和设置于彩膜基底上的黑色矩阵a204和彩色色阻，所述彩色色阻包括第一彩色色阻a201、第二彩色色阻a202和第三彩色色阻a203，透过这三类彩色色阻出射的光线为不同颜色的光线，例如可以分别是红色、绿色和蓝色。

综上所述，本申请实施例提供了一种阵列基板及其制备方法、显示面板，其中，所述阵列基板在像素定义层中的像素凹槽中设置了至少一个隔离台面，以使位于隔离台面上的第二子像素的发光层和位于像素凹槽裸露底面的第一子像素的发光层处于不同平面上，从而实现第二子像素的发光层和第一子像素的发光层的彼此隔离的目的，避免了第二子像素的阳极和第一子像素的阳极接收不同的电压时，通过发光层对相邻的子像素产生影响的情况，提升了子像素的显示效果；

并且设置于像素凹槽中的隔离台面被第二子像素的发光层覆盖，并不会在像素凹槽中形成不发光区域，不会降低阵列基板的开口率，在避免相邻子像素的串扰影响的基础上，保证了阵列基板的高ppi。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。