引线框架和半导体封装器件的制作方法

本实用新型涉及半导体封装领域，特别涉及一种引线框架和半导体封装器件。

背景技术：

随着科学技术的进步，越来越多的产品如洗衣机、空调、压缩机等要求智能化，从而实现物联网“万物互连”的目的。随着人们对产品需求的日益提高，在要求产品智能化的同时，还要求产品小型化，轻薄化。相应地，为实现产品的小型化、轻薄化，这些产品内部的零部件必须具有较高的集成度。因此，对于控制这些智能化产品的功率芯片也要求具有较高的集成度。为满足高集成度的需求，目前较多的半导体封装器件除了集成有功率芯片外，还同时集成有驱动芯片。因此，用于封装该半导体封装器件的引线框架的各引线单元通常集成有多个芯片，相应的，各引线单元包括用于承载功率芯片的功率芯片焊接部和用于承载驱动芯片的驱动芯片焊接部。由于功率芯片在工作时会产生较大的热量，因此，功率芯片焊接部会相对驱动芯片焊接部下沉，使得功率芯片焊接部相对于驱动芯片焊接部更加贴近注塑后形成的塑封体下表面，以加速散热。但由于功率芯片焊接部和驱动芯片焊接部是断开的(不允许连接在一起，防止两者导通)，功率芯片焊接部容易产生抖动，且功率芯片焊接部下沉后与驱动芯片焊接部间隔一定的高度，导致连接功率芯片和驱动芯片的焊线在注塑时容易发生断裂和损伤。同时在进行焊线焊接时，功率芯片焊接部发生抖动还会增加焊线焊接的难度。为了防止功率芯片焊接部产生抖动，通常采用专用的可移动顶针压制功率芯片焊接部，然而此种方式工艺较复杂，并且需采用专用设备压制，增加了生产成本。

技术实现要素：

为了解决相关技术中存在注塑时功率芯片焊接部容易产生抖动而传统通过可移动顶针压制功率芯片焊接部的方式存在工艺复杂、生产成本高的问题，本实用新型提供了一种引线框架。

本实用新型另提供一种半导体封装器件。

本实用新型提供一种引线框架，包括至少一引线单元，所述引线单元包括边框、用于承载芯片的第一芯片焊接部、第二芯片焊接部和管脚；

所述第一芯片焊接部和所述第二芯片焊接部相对设置，且所述第二芯片焊接部相对于所述第一芯片焊接部下沉预定高度，所述第二芯片焊接部以及用于连接所述第二芯片焊接部与所述管脚的连接部的厚度加厚至0.49～0.51mm。

进一步，所述第二芯片焊接部与所述边框之间设置有加强所述第二芯片焊接部的稳定性的连接线。

进一步，所述第二芯片焊接部下沉的预定高度为0.19～0.21mm；

整个所述引线框架的厚度加厚至0.49～0.51mm。

进一步，所述第一芯片焊接部有多个，多个所述第一芯片焊接部沿所述引线单元的宽度方向间隔排列，所述引线单元包括一条沿所述引线单元宽度方向延伸的横向连接线，所述横向连接线与多个所述第一芯片焊接部上的芯片连接，以向多个所述芯片输入同样的电信号，所述横向连接线向外延伸形成有用于与外部电路连接的外管脚。

进一步，所述引线单元为多个，所述多个引线单元分成两排多列，同一排的引线单元沿所述引线框架的长度方向排列，同一列引线单元沿宽度方向排列，所述引线框架的一列引线单元的列纵向中心线和横向中心线相交形成列中心点，同一列的两所述引线单元相对于所述列中心点中心对称。

进一步，同一列的两引线单元的注胶通道位于所述列纵向中心线的不同侧。

进一步，所述第一芯片焊接部和所述第二芯片焊接部的外侧均设置有多个所述管脚，各所述管脚与邻近的所述第一芯片焊接部或所述第二芯片焊接部电连接，或各所述管脚通过焊线连接第一芯片焊接部或所述第二芯片焊接部上的芯片，所述引线单元还包括用于连接异侧芯片的异侧管脚；

所述异侧管脚位于所述第二芯片焊接部所在的一侧，所述异侧管脚用于通过焊线电连接位于所述第二芯片焊接部对侧的所述第一芯片焊接部上的芯片，所述异侧管脚包括内管脚和外管脚，所述外管脚在所述引线框架塑封后裸露在塑封体的外侧，所述内管脚位于相邻两所述第二芯片焊接部之间。

进一步，所述第一芯片焊接部用于焊接驱动芯片，所述第二芯片焊接部用于焊接功率芯片。

本实用新型另提供一种半导体封装器件，包括塑封体、封装在所述塑封体内的引线单元和焊接在所述引线单元上的芯片；

所述引线单元包括用于承载芯片的第一芯片焊接部、第二芯片焊接部和多个管脚，所述第一芯片焊接部上的芯片与所述第二芯片焊接部上的芯片电连接，所述第一芯片焊接部和所述第二芯片焊接部相对设置，且所述第二芯片焊接部相对于所述第一芯片焊接部下沉预定高度，所述第二芯片焊接部的厚度以及用于连接所述第二芯片焊接部与所述管脚的连接部的厚度均加厚至0.49～0.51mm。

进一步，整个所述引线单元的厚度加厚至0.49～0.51mm；

所述第二芯片焊接部下沉的预定高度为0.19～0.21mm，所述第一芯片焊接部上的芯片和所述第二芯片焊接部上的芯片通过焊线电连接，所述焊线为连续焊接线，所述半导体封装器件的整体厚度为3.23～3.33mm。

进一步，所述第一芯片焊接部有多个，多个所述第一芯片焊接部沿所述引线单元的宽度方向间隔排列，所述引线单元包括一条沿所述引线单元宽度方向延伸的横向连接线，所述横向连接线通过焊线与多个所述第一芯片焊接部上的芯片连接，以向多个所述芯片输入同样的电信号，所述横向连接线向外延伸形成有用于与外部电路连接的外管脚，所述外管脚露出所述塑封体。

进一步，所述第一芯片焊接部和所述第二芯片焊接部的外侧均设置有多个所述管脚，各所述管脚与邻近的所述第一芯片焊接部或所述第二芯片焊接部电连接，或各所述管脚通过焊线连接第一芯片焊接部或所述第二芯片焊接部上的芯片，所述引线单元还包括用于连接异侧芯片的异侧管脚；

所述异侧管脚位于所述第二芯片焊接部所在的一侧，所述异侧管脚用于通过焊线电连接位于所述第二芯片焊接部对侧的所述第一芯片焊接部上的芯片，所述异侧管脚包括内管脚和外管脚，所述外管脚裸露在塑封体外，所述内管脚位于相邻两所述第二芯片焊接部之间。

进一步，所述塑封体的外表面在相邻两管脚之间形成有增加爬电间隙的凹槽。

本实用新型的实施例提供的技术方案可以包括以下有益效果：

本实用新型的引线框架包括至少一引线单元，该引线单元包括边框、用于承载芯片的第一芯片焊接部、第二芯片焊接部和管脚，第一芯片焊接部和第二芯片焊接部相对设置，且第二芯片焊接部相对于第一芯片焊接部下沉预定高度，所述第二芯片焊接部的厚度以及用于连接所述第二芯片焊接部与所述管脚的连接部的厚度均加厚至0.49～0.51mm。由于第二芯片焊接部以及连接部的厚度增加了(传统引线框架的功率芯片焊接部的厚度一般小于0.35mm)，使得第二芯片焊接部具有更佳的稳定性，能有效抑制第二芯片焊接部发生抖动。

本实用新型的半导体封装器件包括塑封体、封装在塑封体内的引线单元和焊接在引线单元上芯片。封装在塑封体内的引线单元包括用于承载芯片的第一芯片焊接部、第二芯片焊接部和多个管脚，第一芯片焊接部上的芯片与第二芯片焊接部上的芯片电连接，第一芯片焊接部和第二芯片焊接部相对设置，且第二芯片焊接部相对于第一芯片焊接部下沉预定高度，第二芯片焊接部的厚度以及用于连接所述第二芯片焊接部与所述管脚的连接部的厚度均加厚至 0.49～0.51mm。由于第二芯片焊接部以及连接部的厚度变厚了，使得第二芯片焊接部具有更佳的稳定性，有效抑制第二芯片焊接部发生抖动。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本实用新型。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并于说明书一起用于解释本实用新型的原理。

图1为本实用新型的引线框架的结构示意图。

图2为位于同一列的两引线单元的结构示意图。

图3为引线单元的局部放大图。

图4为芯片焊接在引线单元上的结构示意图。

图5为在一实施例中引线单元焊接上芯片和焊线的剖视图。

图6为在另一实施例中引线单元焊接上芯片和焊线的剖视图。

图7为半导体封装器件的结构示意图。

具体实施方式

为了进一步说明本实用新型的原理和结构，现结合附图对本实用新型的优选实施例进行详细说明。

如图1所示，其为本实用新型的引线框架的结构示意图，该引线框架100 可由铜材料制成，其包括多个引线单元10，该多个引线单元10排列成两排多列。在图1中引线框架100包括10个引线单元10，10个引线单元10排列成两排5 列。同一排的引线单元10沿引线框架100的长度方向排列，同一列引线单元10 沿引线框架100的宽度方向排列。引线框架100一列引线单元10的列纵向中心线L1和横向中心线L2相交形成列中心点O，同一列的两引线单元10相对于列中心点O中心对称，即引线单元10旋转180度后与同一列的另一引线单元10 重合。两引线单元10的注胶通道分别位列纵向中心线L1的两侧。具体的，如图2所示，其为位于同一列的两引线单元的结构示意图，带箭头的虚线路线A 所指的是其中一引线单元10的注胶通道，带箭头的虚线路线B所指的是同一列的另一引线单元10的注胶通道，两注胶通道位于列纵向中心线L1的不同侧，避免了同侧注胶通道过长，带来的工艺难度，例如，注胶通道过长，注胶通道内部残留的空气难以去除；注胶通道过长，注胶时间长，若在注塑材料固化之前不能完成注胶，则容易导致塑胶分布不均匀，注胶质量差。两注胶通道位于列纵向中心线L1的不同侧，能够保证注塑材料的均匀性和注塑质量。并且两注胶通道可同时注胶有利于提高注胶的效率。

结合图3所示，其为引线单元的局部放大图。该引线单元10包括边框、用于承载芯片的第一芯片焊接部11、第二芯片焊接部12和管脚13。结合图4所示，图4为芯片焊接在引线单元上的结构示意图，第一芯片焊接部11可用于焊接驱动芯片101，第二芯片焊接部12用于焊接功率芯片102。在第二芯片焊接部12上除了焊接功率芯片102，还可焊接二极管芯片103。可以理解，在空间允许的范围内，第二芯片焊接部12上还可焊接其他芯片。类似地，在空间允许的范围内，第一芯片焊接部11上也可焊接其他芯片。

在一具体实施例中，该引线单元10用于封装高功率和高集成度的半导体封装器件，结合图3和图4所示，引线单元10包括多个第一芯片焊接部11和多个第二芯片焊接部12，以集成更多的功率芯片102和驱动芯片101。多个第一芯片焊接部11沿引线单元的宽度方向间隔排列。该引线单元11包括一条沿引线单元11宽度方向延伸的横向连接线151，该横向连接线151位于第一芯片焊接部11靠近管脚13的一侧，横向连接线151可通过焊线与多个第一芯片焊接部上的驱动芯片101连接，以向多个驱动芯片101同时输入同样的电信号，并且该横向连接线151向外延伸形成有用于与外部电路连接的外管脚152。由此，通过一个外管脚151即可同时向多个驱动芯片101输入信号，减少了外管脚的数量，进而提高引线框架100的集成度，有利于产品的小型化。

结合图3和图4所示，第一芯片焊接部11和第二芯片焊接部12的外侧均分布有多个管脚13，同一侧的多个管脚13通过连筋14连接。各管脚13与邻近的第一芯片焊接部11或第二芯片焊接部12连接，或者各管脚13通过焊线104 与第一芯片焊接部11或第二芯片焊接部12上的芯片电连接。引线单元10还包括用于连接异侧芯片的异侧管脚16(见图4中矩形框框出的部分)。异侧管脚 16用于连接非邻近焊接部上的芯片，鉴于引线框架100的空间有限，当引线单元10同一侧的管脚已经布满，而对侧还存在空间的情况下，打破传统的布局方式，将异侧管脚16布设在另一侧，有利提高空间利用率，使引线框架100的布局更加紧凑。

更具体而言，异侧管脚16位于第二芯片焊接部12所在的一侧，异侧管脚 12通过焊线电连接位于第二芯片焊接部12对侧的第一芯片焊接部11上的芯片。异侧管脚16包括内管脚161和外管脚162，外管脚162在引线框架100塑封后裸露在塑封体的外侧用于连接外部电路。内管脚161位于相邻两第二芯片焊接部12之间并延伸至与第二芯片焊接部12外缘平齐且离第一芯片焊接部11最近的区域，大大降低远距离焊接的焊接难度，改进后只需要传统焊接工艺即可满足其工艺要求。内管脚161通过焊线与第一芯片焊接部11上的驱动芯片101电连接。

结合图5所示，其为在一实施例中引线单元焊接上芯片和焊线的剖视图，引线单元的第一芯片焊接部11和第二芯片焊接部12分别焊接有驱动芯片101 和功率芯片102，驱动芯片101和功率芯片102之间通过焊线106连接。第一芯片焊接部11和第二芯片焊接部12相对设置，且第二芯片焊接部12相对于第一芯片焊接部11下沉预定高度h1，第二芯片焊接部12的厚度加厚至0.49～0.51mm。连接部19用于连接管脚13和第二芯片焊接部12。该连接部19与第二焊接部 12等厚，其厚度同样也为0.49～0.51mm。相较于传统引线框架的功率芯片焊接部和连接部的厚度，本实用新型的第二芯片焊接部12和连接部19的厚度至少增加了0.14mm，由于厚度的增加，使得第二芯片焊接部12具有更佳的稳定性，能有效抑制第二芯片焊接部12发生抖动，减少连接芯片的焊线106出现损伤或断裂的情况，同时也可减少了焊线焊接的难度。另外，由于第二芯片焊接部12 以及连接部19的厚度增加了，在注塑时，即使在注塑材料重力的压迫下，第二芯片焊接部12也不会下压，进而能够保证第二芯片焊接部12与塑封体下表面之间保持设定的距离，保证第二芯片焊接部与外界的绝缘性能。

进一步，由于第二芯片焊接部12和连接部19的厚度增加了，第二芯片焊接部12相对于第一芯片焊接部11下沉的高度也可适当减小，在一具体实施例中，该下沉的预定高度h1为0.19～0.21mm。由于第二芯片焊接部12下沉的高度减少了，第一芯片焊接部11和第二芯片焊接部12之间的高度差也减少了，相应的，用于连接第一芯片焊接部11上的芯片和第二芯片焊接部12上的芯片的焊线106拱起的弧度减少了，有利于减少塑封后的半导体封装器件的厚度，并且保证芯片之间具有良好的连接性能。因为若是第一芯片焊接部和第二芯片焊接部之间的高度差较大，则连接第一芯片焊接部和第二芯片焊接部上芯片的焊接较长，为确保焊线和芯片边缘有足够的安全距离，必须采用多个节点的焊线来连接，导致多节点的焊线向上拱起的弧度较高，进而导致塑封后的半导体封装器件的厚度较厚；此外，若焊线的弧度过高，在注塑时容易被注塑材料或焊线本身的重力等因素压弯变形，导致焊线的其他部分(不包括焊线的两端)与芯片接触，影响塑封后的整个半导体封装器件的性能。

优选地，在一实施例中，塑封后的半导体封装器件的厚度h(h是指塑封后的半导体封装器件的上表面与下表面之间的距离)减少至3.23～3.33mm，相对于传统半导体封装器件的厚度至少减小了0.6mm，使产品更加轻薄，有利于产品的小型化。

进一步，如图2所示，第二芯片焊接部12与边框18之间设置有连接线17，第二芯片焊接部12通过连接线17与引线单元10的边框18的连接，进一步加强第二芯片焊接部12的稳定性，防止第二芯片焊接部12发生抖动。

在另一实施例中，如图6所示，其为在另一实施例中引线单元焊接上芯片和焊线的剖视图，引线单元10的整个结构的厚度都加厚了(第一芯片焊接部11 和管脚13均加厚了)，即整个引线框架100的厚度都加厚至第二芯片焊接部的厚度0.49～0.51mm，如此便于工艺加工，提高生产效率。

将对应的芯片焊接在引线框架100相应的焊接部后，通过焊线将芯片与对应管脚或连接线进行连接后，对引线框架100进行注塑，注塑完成后进行切筋成型，形成一个独立的半导体封装器件，如图7所示。

具体的，结合图7和图5所示，该半导体封装器件20包括塑封体21、封装在塑封体21内的引线单元和焊接在引线单元上芯片。其中，封装在塑封体21 内的引线单元为上述引线框架100的引线单元10经切筋成型后的引线单元。

因此，相应的，封装在塑封体21内的引线单元包括用于承载芯片的第一芯片焊接部、第二芯片焊接部和多个管脚。第一芯片焊接部上的芯片与第二芯片焊接部上的芯片电连接，第一芯片焊接部和第二芯片焊接部相对设置，且第二芯片焊接部相对于第一芯片焊接部下沉预定高度，第二芯片焊接部的厚度和用于连接第二芯片焊接部和管脚的厚度均加厚至0.49～0.51mm。由于第二芯片焊接部和连接部的厚度相对于传统半导体封装器件变厚了，使得第二芯片焊接部具有更佳的稳定性，有效抑制第二芯片焊接部发生抖动，进而减少了焊接焊线的难度。另外，由于第二芯片焊接部和连接部的厚度增加了，能够保证第二芯片焊接部与塑封体下表面之间保持设定的距离，保证第二芯片焊接部与外界的绝缘性能。

进一步，由于第二芯片焊接部和连接部的厚度增加了，第二芯片焊接部相对于第一芯片焊接部下沉的高度也可适当减小，在一具体实施例中，该下沉的预定高度h1为0.19～0.21mm。由于第二芯片焊接部下沉的高度减少了，第一芯片焊接部和第二芯片焊接部之间的高度差也减少了，因此，连接第一芯片焊接部上的芯片和第二芯片焊接部上的芯片的焊线可采用连续的焊接线，该焊接线不含有节点，由此，焊线106向上拱起的弧度减少了，有利于减少塑封后的半导体封装器件的厚度。并且，相对于传统的焊接，焊线长度也减少了，能够保证芯片之间具有良好的连接性能。

在一实施例中，该半导体封装器件的厚度减少至3.23～3.33mm，相对于传统半导体封装器件的厚度至少减小了0.6mm，使产品更加轻薄，有利于产品的小型化。

第一芯片焊接部可用于焊接驱动芯片，第二芯片焊接部可用于焊接功率芯片。此外，在第二芯片焊接部上除了焊接功率芯片，还可焊接二极管芯片。可以理解，在空间允许的范围内，第二芯片焊接部上还可焊接其他芯片。类似地，在空间允许的范围内，第一芯片焊接部上也可焊接其他芯片。

结合图3和图4所示，第一芯片焊接部有多个，多个第一芯片焊接部沿引线单元的宽度方向间隔排列，引线单元还包括一条沿引线单元宽度方向延伸的横向连接线，该横向连接线通过焊线与多个第一芯片焊接部上的芯片连接，以向多个芯片输入同样的电信号。横向连接线向外延伸形成有用于与外部电路连接的外管脚，该外管脚裸露在塑封体外。通过该外管脚可同时向多个驱动芯片输入信号，减少了外管脚的数量，进而提高半导体封装器件的集成度，有利于半导体封装器件的小型化。

第一芯片焊接部和第二芯片焊接部的外侧均设置有多个管脚，各管脚与邻近的第一芯片焊接部或所述第二芯片焊接部电连接，或各管脚通过焊线连接第一芯片焊接部或第二芯片焊接部上的芯片。

引线单元还包括用于连接异侧芯片的异侧管脚。该异侧管脚位于第二芯片焊接部所在的一侧，异侧管脚通过焊线电连接位于第二芯片焊接部对侧的第一芯片焊接部上的芯片。异侧管脚包括内管脚和外管脚，外管脚裸露在塑封体外，内管脚位于相邻两第二芯片焊接部之间。异侧管脚用于连接非邻近的焊接部上的芯片，鉴于引线单元的空间有限，当引线单元同一侧的管脚已经布满，而对侧还存在空间的情况下，打破传统的布局方式，有利提高空间利用率。此外，将异侧管脚的内管脚位于相邻两第二芯片焊接部之间并延伸至与第二芯片焊接部外缘平齐且离第一芯片焊接部最近的区域，大大降低远距离焊接的焊接难度，改进后只需要传统焊接工艺即可满足其工艺要求。进一步，塑封体的外表面在相邻两管脚之间形成有增加爬电间隙的凹槽22，使得相邻两管脚的爬电距离增加至2.7mm，降低短路风险。

在另一实施例中，除了第二芯片焊接部加厚至0.49～0.51mm外，引线单元的其他部分也可加厚。即，为了便于工艺加工和制造，整个引线单元的厚度(包括第一芯片焊接部和各管脚)加厚至0.49～0.51mm。

以上仅为本实用新型的较佳可行实施例，并非限制本实用新型的保护范围，凡运用本实用新型说明书及附图内容所作出的等效结构变化，均包含在本实用新型的保护范围内。