用于集成电路封装的装置的制作方法

本申请涉及用于集成电路封装的装置，特别是涉及用于实施集成电路封装中的溅镀工艺的装置。

背景技术：

以下说明及实例并不由于其包含于此章节中而被认为是现有技术。

溅镀是集成电路封装中的常用工艺。一示例性溅镀工艺主要包括：将切割后的单个集成电路封装产品藉由粘结层固定在载台的相应工位上，由载台带着集成电路封装产品经过等离子体以在真空下将金属分子溅射至集成电路封装产品表面，从而在集成电路封装产品表面形成金属镀层。

图1A是使用上述示例性溅镀工艺在载台15上所形成的集成电路元件11的结构示意图，图1B是将图1A中的集成电路元件11自载台15上剥离后的结构示意图。

如图1A、1B所示，经溅镀工艺处理的集成电路元件11具有金属镀层13，该金属镀层13同时会覆盖载台15表面的粘结层12。由于在产品与胶带垂直相交的地方金属镀层的沉积速度远大于其他部分，当剥离产品时，该地方会扯出部分金属而在产品引脚面形成毛刺，进而给后续集成电路组装带来潜在的短路风险。

此外，为去除在溅镀后剥离产品时产品引脚面产生的这些金属毛刺14或碎屑，往往需要使用毛刷进行清洁。这样处理一方面增加了制程所需的时间，另一方面也可能因无法彻底地将毛刺14等清除干净而影响产品的良率。

综上，现有的溅镀工艺及装置仍需进一步的改良。

技术实现要素：

本申请的实施例的目的之一在于提供用于集成电路封装的装置，其可有效改善溅镀工艺对集成电路封装产品良率的影响。

本申请的一实施例提供了一种用于集成电路封装的装置，其包括：载台，其表面上设有呈阵列分布的多个承载工位，该多个承载工位中的每一者经配置以承载待溅镀集成电路产品单元。其中该承载工位中的每一者包括凹槽及凸台。该凸台自该凹槽底部凸伸至低于该载台上表面的高度；且该凸台的每一侧边与该凹槽的对应侧之间在一水平方向上的距离定义第一尺寸，该凸台在该水平方向上的尺寸加上两倍的该第一尺寸小于所承载的集成电路产品单元在该相同水平方向上的尺寸。

根据本申请的一实施例，该凸台在该水平方向上的该尺寸为所承载的集成电路产品单元在该水平方向上的尺寸的0.5倍～0.9倍。在本申请的一实施例中，凹槽在水平方向上的宽度为以下各项之和：所承载的集成电路产品单元在该水平方向上的该尺寸的尺寸公差、用于所承载的集成电路产品单元的表面贴装工艺的精度公差、所承载的集成电路产品单元的治具加工公差及0倍～0.4倍所承载的集成电路产品单元在该水平方向上的该尺寸。该凹槽的深度可小于或等于该载台的高度的1/3。该多个承载工位中的每一者经配置以藉由在该凸台上表面设置粘结层而固定相应的集成电路产品单元。

附图说明

当结合附图阅读时，从以下具体实施方式最好地理解本实用新型的一些实施例的方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1A是使用一示例性溅镀工艺在载台上所形成的集成电路元件的结构示意图

图1B是将图1A中的集成电路元件自载台上剥离后的结构示意图

图2所示是根据本申请一实施例的用于集成电路封装的装置的载台的结构示意图

图3所示是根据本申请一实施例的载台的承载工位的横截面结构示意图

图4所示是根据本申请一实施例的承载工位及其所要承载的集成电路产品单元的横截面视图

图5所示是根据本申请一实施例的载台的承载工位及其所承载的集成电路产品单元在准备进行溅镀工艺时的示意图

图6所示是根据本申请一实施例的载台的承载工位及其所承载的集成电路产品单元的侧壁下缘区域在进行溅镀工艺时的局部放大示意图

具体实施方式

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本实用新型的限制。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于该范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。除非经特别指定或限定之外，“第一”、“第二”、“第三”等等不意欲描述对应组件。

本申请实施例提供了一种新型的用于集成电路封装的装置，特别是用于集成电路封装中的溅镀工艺的装置。在本申请的是示例性实施例中，该用于集成电路封装的装置可以是溅镀装置。该用于集成电路封装的装置改进了现有溅镀工艺中使用的平面式载台，可有效避免溅镀工艺在所溅镀集成电路产品单元上造成的金属毛刺或碎屑。以下结合说明书附图，对本申请实施例做进一步的说明。

图2所示是根据本申请一实施例的用于集成电路封装的装置的载台21的结构示意图。图3所示是根据本申请一实施例的载台21的承载工位22的横截面结构示意图，图4所示是根据本申请一实施例的承载工位22及其所要承载的集成电路产品单元11的横截面视图。其中图3、4中所示的承载工位22可适用于图2所示的实施例。

如图2所示，该用于集成电路封装的装置包括载台21，该载台21的一表面，如图中所示，该载台21的表面上设有呈阵列分布的多个承载工位22。每一个承载工位22包括凹槽220及凸台222。且图2中所展示的载台21上的承载工位22的数量、形状及阵列排列方式仅只是用于说明本申请的用于集成电路封装的装置的示范性示意图。本领域技术人员应可清楚理解该载台21上的承载工位22的数量、形状及阵列排列方式可以根据待溅镀集成电路产品单元11的实际尺寸与形状进行调整以满足不同产品尺寸的需求，而不受其限制。

进一步结合图3与图4可知，该凸台222自该凹槽220底部凸伸至低于该载台21上表面的高度H1；且该凸台222的每一侧边与该凹槽220的对应侧之间在一水平方向上的距离定义第一尺寸S1，该凸台222在该水平方向上的尺寸S2加上两倍的该第一尺寸S1小于该承载工位22所承载的集成电路产品单元11在该相同水平方向上的尺寸。该凹槽220底部到该载台21上表面的高度H2，即该凹槽220的深度大于该凸台222的高度H1。在本申请的一示例性实施例中，该凹槽220的底部到该载台21上表面的高度H2小于该载台21的高度H3的三分之一。

集成电路产品单元11的底部可进一步设置预贴的胶膜42，预贴的胶膜42可保护待溅镀集成电路产品单元11的引脚面。该待溅镀集成电路产品11可通过表面贴装工艺(SMT：surface mount technology)而藉由该预贴的胶膜42承载于相应的承载工位22上。粘结层41可设置于承载工位22的凸台222上表面上。可将已预贴胶膜42的集成电路产品单元11固定于相应的粘结层41上，从而使该集成电路产品单元11平整的受到该凸台222的支撑及固定。在本申请的一实施例中，该粘结层41与该预贴胶膜42的厚度总和为0μm～80μm，且该凸台222上表面至载台上表面的距离为0μm～500μm。

根据本申请的一实施例，该集成电路产品单元11的四个侧面均不与凹槽220的侧壁接触，相应的承载工位22在同一水平方向的凸台222与凹槽220尺寸可以根据待溅镀集成电路产品单元11的实际尺寸进行调整。在本申请的一些实施例，该凸台222在该水平方向上的该尺寸S2为所承载的集成电路产品单元11在该水平方向上的尺寸的0.5倍～0.9倍。该凹槽200在该水平方向上的宽度为以下各项之和：所承载的集成电路产品单元11在该水平方向上的尺寸公差、用于所承载的集成电路产品单元11的表面贴装工艺的精度公差、所承载的集成电路产品单元22的治具加工公差及0～0.4倍的所承载的集成电路产品单元11在该水平方向上的该尺寸。

在本申请的一些实施例中，该尺寸公差为-0.1mm～+0.1mm。在本申请的一些实施例中，该精度公差为-0.025mm～+0.025mm。在本申请的一些实施例中，该治具加工公差为-0.05mm～+0.05mm。本领域技术人员应可清楚理解上述尺寸公差、精度公差及治具加工公差分别为对该集成电路产品单元11在该水平方向上的单元尺寸、进行表面贴装工艺的精度以及该集成电路产品单元11在治具加工的加工误差的可允许的误差范围，其数值范围可以根据实际操作过程需要进行调整，而不受上述示例限制。

图5所示是根据本申请一实施例的载台21的承载工位22及其所承载的集成电路产品单元11在准备进行溅镀工艺时的示意图，图6所示是根据本申请一实施例的载台21的承载工位22及其所承载的集成电路产品单元22的侧壁下缘区域在进行溅镀工艺时的局部放大示意图。

如图5、6所示，在溅镀过程中，该用于集成电路封装的装置会藉由载台21承载待溅镀集成电路产品单元11经过溅镀区域。金属分子会通过钯材51与载台22之间的磁力线52运行而堆积在待溅镀集成电路产品单元11的表面上。由于该集成电路产品单元11的四个侧面垂直于金属分子的运行轨迹，且通过本申请实施例中对载台21的凸台222及凹槽220的尺寸设计，可以使用该集成电路产品单元11及预贴胶膜42的侧面相较于该载台21上表面微量下沉，从而使该集成电路产品单元11的侧面下缘及该预贴胶膜42的侧面与凹槽220的侧壁间形成窄长的拐角通道61。在溅镀过程中，金属分子在该拐角通道61中会大量减少分子运动，进而减少金属分子在该集成电路产品单元13的侧面下缘及该预贴胶膜42的侧面的堆积，相应的可在集成电路产品单元11的侧面下缘形成较其它处薄的金属镀层53。当将集成电路产品单元11与该预贴胶膜42剥离时，由于在该预贴胶膜42侧面上的金属镀层53的厚度较薄，可以大幅降低金属毛刺或碎屑的生成，进而提升溅镀工艺的产品良率。相应的，本申请所提供的用于集成电路装置可减少毛刷清洁，缩减溅镀工艺流程，进而大幅的降低生产时间与成本。

在本说明书通篇中对“本申请一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此，短语“本申请一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。此外，可以任何适合方式来组合任何特定实施例的该特定特征、结构或特性与一或多个其它实施例。应理解，本文中所描述及图解说明的实施例的其它变化及修改鉴于本文中的教示是可能的且将被视为本申请的精神及范围的部分。

本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本专利申请权利要求书所涵盖。