一种多电极贴片压敏电阻器组件的制作方法

本实用新型涉及压敏电阻器技术领域，尤其指一种具有多个电极的贴片式压敏电阻器组件。

背景技术：

压敏电阻器是一种具有非线性电压电流特性的电阻器，其具有耐受大电流、能量吸收等特点，当其所在电路承受雷击、静电等瞬态大电压时，压敏电阻器电阻值可在十几纳秒内迅速降低至几欧姆，从而导通因高压产生的大电流，防止与其并联的电路系统或元件过压击穿，从而达到保护元件或电路的作用。业内普遍使用的压敏电阻为引线式结构，其由圆柱形压敏电阻器基体、基体上对称附着的电极、电极上通过焊锡焊接的引线、包裹着银片、电极及部分引线的绝缘层构成。引线式压敏电阻器一般通过引线焊接的方式接入电路中，电路板一般需穿孔并经过波峰焊接，电路板元件受温度冲击影响，易出现性能减退或寿命缩短，压敏电阻装入后体积较大，不利于产品小型化，在高频电路中，压敏电阻器引线所固有的寄生电感，也会导致电磁干扰等问题出现，业内一般采用贴片式压敏电阻解决以上问题，贴片式压敏电阻一般采用多层结构，通过将多个薄层压敏电阻器叠层后成一个整块的压敏电阻，并在压敏电阻两端制备端电极，将多个薄层压敏电阻器并联，形成贴片压敏电阻，此类压敏电阻器可直接焊接在电路板上，无引线寄生电感，响应时间极好，但是若作为防雷型压敏电阻器使用，一般因薄层压敏电阻器芯片的介质过薄，通流能力较弱，无法耐受大电流冲击，一般用于过电压保护，传统防雷型通流保护目前仍采用引线式压敏电阻或单层贴片式压敏电阻。单层贴片式压敏电阻一般采用长方体形压敏电阻器基体，基体对称附着电极，电极位于基体的两侧侧面，外部壳体封接压敏电阻器整体。单层贴片式压敏电阻使用时直接焊接或采用板状引线将电极引出至外部壳体同一侧面并紧贴外壳，形成贴片结构。贴片压敏电阻器组件一般包括压敏电阻器基体及电极，当前的贴片压敏电阻组件，实际贴片位置位于电路板同一侧，而贴片压敏电阻的电极位于压敏电阻器基体两侧，需要引线转接或将端电极扩大至压敏电阻器基体底面方可实现贴片安装，业内需要一种更适合的贴片压敏电阻器组件。

技术实现要素：

本实用新型需解决的技术问题是提供一种贴片压敏电阻器组件，可实现贴片电极位于压敏电阻器基体的同侧，无需扩展电极或使用导线，即可实现贴片压敏电阻器在电路板上的焊接。

采用的技术方案如下：一种多电极贴片压敏电阻器组件，包括有压敏电阻器基体及电极，其特征在于，长方体形压敏电阻器基体的一个底面上设有一个隔离槽，隔离槽是在压敏电阻器基体上开出的缺口，隔离槽的最大深度为与隔离槽所在底面垂直的压敏电阻器基体侧面厚度的1/100—99/100，隔离槽的宽度为隔离槽所在底面长度的1/100—95/100，被隔离槽切割为两部分的底面上分别设有第一电极、第二电极，隔离槽所在底面相对的底面上设有第三电极，第三电极在第一电极、第二电极所在平面的垂直投影，与第一电极、第二电极有重叠。

进一步的，在上述多电极贴片压敏电阻器组件中，所述的隔离槽是长方体形、棱柱形，半圆柱形、半椭圆柱体形中的一种。

本实用新型一种多电极贴片压敏电阻器组件，采用隔离槽结构，将压敏电阻器基体分割为底部相连的两部分，在分割为两部分的基体底面上分别设置两个电极，在分割为两部分的基体底面相对的另一底面设置电极，使一个压敏电阻器组件等效为两个压敏电阻器串联的结构，分割开的两部分压敏电阻器基体对应为两个压敏电阻，基体底面上完整的电极对应为两个等效压敏电阻器共用的电极，两个等效压敏电阻器通过完整底面上的电极连接，通过隔离槽的设计，将物理空间中相对的两个电极转移至同一平面，可直接焊接到电路板相应部位，真正实现同侧电极，同侧焊接接入电路板，此外，在同一平面的两个电极覆盖区域较大，使电路板设计时的布线的间距调整更为灵活。当产品规格对爬电间距、绝缘保护等参数存在要求时，本实用新型一种多电极贴片压敏电阻器组件可通过改变隔离槽宽度、改变同一底面上两电极的位置、加装绝缘壳体、绝缘材料封装等方式改善，调整方式灵活。

本实用新型对照现有技术的有益效果是，本使用新型采用隔离槽的设计，将长方体形压敏电阻器基体分割为底部相连的两个部分，通过分别在两个底面印刷单电极及双电极，使整个压敏电阻器组件等效为两块压敏电阻器串联的结构，从而将压敏电阻器常用的两电极空间正对的设计结构转变为压敏电阻器导电电极位于同一平面的结构，使压敏电阻器的接入电极与电路板平面完全匹配，更加适用于贴片式压敏电阻器的焊接，无需引线导引或电极延伸至第三平面等传统方式，使贴片压敏电阻器组件的应用更为方便，相应电路设计的可调整空间更大。

附图说明

图1是本实用新型一种多电极贴片压敏电阻器组件的结构示意图。

图2是本实用新型一种多电极贴片压敏电阻器组件的截面图。

图3是本实用新型一种多电极贴片压敏电阻器组件的压敏电阻器基体的截面图。

具体实施方式

下面结合附图详细说明本实用新型的具体实施方式：

实施例1，如附图1、2所示，本实用新型涉及的一种多电极贴片压敏电阻器组件，包括有压敏电阻器基体001及电极002，长方体形压敏电阻器基体001的一个底面101上设有隔离槽003，隔离槽003是在压敏电阻器基体001上开出的缺口，隔离槽003的最大深度为与隔离槽003所在底面101垂直的压敏电阻器基体侧面102厚度的7/10，隔离槽003的宽度为隔离槽003所在底面101长度的1/10,被隔离槽003切割为两部分的底面101上分别设有第一电极201、第二电极202，隔离槽003所在底面101相对的底面103 上设有第三电极203，第三电极203在第一电极201、第二电极202所在平面101的垂直投影，与第一电极201、第二电极202有重叠，隔离槽003为长方体形。

实施例2，如附图3所示，本实施例中，一种多电极贴片压敏电阻器组件与实施例1的区别在于：所述的隔离槽003的最大深度为与隔离槽003所在底面101垂直的压敏电阻器基体侧面102厚度的9/10，隔离槽003的宽度为隔离槽003所在底面101长度的3/10,隔离槽003为半椭圆柱体形。

以上所述为本实用新型的较佳实施例，在不脱离本实用新型构思情况下，进行任何显而易见的变形和替换，均属本实用新型保护范围。