技术特征：
技术总结
漂移层(2)包含碳化硅，具有第1导电类型。沟槽底部保护层(7)设置于栅沟槽(6)的底部，具有第2导电类型。耗尽化抑制层(8)设置于栅沟槽(6)的侧面与漂移层(2)之间，从主体区域(5)的下部延伸至比栅沟槽(6)的底部深的位置，具有第1导电类型，具有比漂移层(2)具有的第1导电类型的杂质浓度高的第1导电类型的杂质浓度。耗尽化抑制层(8)具有的第1导电类型的杂质浓度随着远离栅沟槽(6)的侧面而降低。
技术研发人员：足立亘平;菅原胜俊;福井裕;八田英之;田中梨菜
受保护的技术使用者：三菱电机株式会社
技术研发日：2018.01.11
技术公布日：2019.10.22