表面贴装的兼容的VCSEL阵列的制作方法

相关申请的交叉引用

本申请要求2017年8月14日提交的美国临时专利申请62/545,363的权益。

本公开涉及半导体器件，并且更具体涉及半导体激光器的多光束阵列。

背景技术：

垂直腔面发射激光器(vcsel)是具有独特性能优势的通用型半导体激光器。它们目前用于高速数据通信，光学感测应用(诸如接近感测)和激光雷达。通过在半导体材料(通常为砷化镓)的晶圆的表面上使激光腔以层状形式外延生长来制造器件。结果，它们在垂直于晶圆表面的方向上发光。由于没有必要，如边缘发射半导体激光器所需要的，切割半导体晶圆以形成激光腔，所以可以很容易地在单个半导体裸片中以vcsel的一维和二维阵列制造器件。vcsel阵列提供了一种将输出功率按比例缩放到更高功率水平的方法，并能够使阵列中的各个激光器或激光器组被配置为独立的功率和控制。

已经提出并且制造了vcsel的许多设计或配置。这些设计中的大多数都需要某种程度的封装，以提供保护激光器表面不受环境影响，并提供与常规印刷电路板的连接。一个典型的示例是vcsel的顶部发射阵列，其中在裸片的顶部处需要电连接。通常，阳极(正)触点靠近发光结，以及阴极(负)触点是裸片的掺杂基板。在大多数示例中，阳极触点经由引线接合到裸片的顶部的衬垫，且阴极触点经由焊料接合在裸片的底部。

这些互连与常规印刷线路板(pwb)或印刷电路板(pcb)结构不直接兼容，并且不可以直接与常用来大量生产电子和光电系统的高速、低成本表面贴装焊接工艺一起使用。需要电子封装来建立与vcsel裸片的连接，并且该封装必须具有合适的金属衬垫或引线以焊接到pcb。封装还为vcsel提供保护，因为所使用的制造工艺经常留下外延层的侧面，而这些侧面通过台面或沟槽的蚀刻被暴露，没有受到保护，或者仅受到用于平坦化的聚合物层的保护。蚀刻的外延层需要暴露用于横向氧化(用于vcsel中电流限制的常用处理)。这些器件长期暴露在大气湿气中是已知的可靠性问题，通常通过使用气密封装来解决。引线接合器件也不容易按比例缩放到二维阵列中，特别是在需要在阵列内部接触许多各个激光器或激光器组时。

一些vcsel阵列被制造为使光发射通过基板晶圆，通过以对其而言晶圆是透明的波长发射光、或通过晶圆中的通孔。在这样的体系结构中，通过将阳极触点向下接合到导电衬垫而将阳极触点制作到器件。在许多设计中，阴极触点仍被制作到半导体基板表面。这允许倒装芯片接合用于制作阳极触点。引线接合仍可以用于将阴极触点制作到基板表面，基板表面现在是倒置器件的顶部。在大多数情况下，仍然需要封装来保护器件并提供用于引线接合的衬垫，以及然后提供用于附接到pcb的焊垫。引线接合的需求仍然严重限制了二维阵列的互连选项。

这样的配置确实具有激光器的阳极表面与封装基板直接接触的优点。这是优势，因为p-n结和反射镜或dbr(分布式布拉格反射器)在阳极触点附近，并且这是在器件中产生的大部分热量所在的位置。这使阳极触点成为用于从结区域去除热量的最有效的表面。

这种类型的最通用配置在图1中示出为现有技术器件10。在示出的设计中，阳极(激光)14和阴极16的触点都在裸片20的同一侧。在这种配置中，阳极触点14允许电流流过半导体结以发光。这些触点非常靠近在一起地放置，用于有效使用激光裸片。这允许单个倒装芯片接合步骤来制作所有电触点。另外，它允许非常灵活地互连到二维阵列中的各个激光器或激光器组。设计使用蚀刻的台面，用于横向氧化以及用于为每个vcsel电隔离阳极触点。台面完全封装在厚金属涂层中，厚金属涂层提供保护台面免受潮气和氧化的影响，使得不需要气密封装即可可靠使用。发射光24通过波长透明裸片20。在美国专利号7,949,024中详细描述了类似的设计，该专利的全部内容通过引用合并于此。

该设计仍然需要倒装芯片接合到精密热沉(sub-mount)12，精密热沉12通过具有微间距(finepitch)以匹配阳极和阴极触点的触点衬垫22和18分别与vcsel阵列的阳极14和阴极16部分接触。器件10通常被称为精密热沉。精密热沉的倒装芯片接合需要与常规pcb和表面贴装以及焊接工艺不兼容的温度、压力和对准容差。因此，图1所示的精密热沉器件10与提供与vcsel阵列的电接触的封装一起使用。器件10需要附加触点衬垫以提供与常规封装或pcb衬垫的接触。

技术实现要素：

本公开包括一种vcsel阵列设计(或vecsel-垂直外腔面发射激光器)，vcsel阵列设计产生vcsel/vecsel(本文中为“vcsel”)阵列(本文中为“vcsel阵列”)，vcsel/vecsel阵列可以使用常规表面贴装和焊接技术被直接焊接到pcb，用于批量生产。在本公开设计中，完整的vcsel阵列不需要单独的封装，以及精密热沉和倒装芯片接合工艺也不需要。这种设计的附加优点是，它允许在将裸片从晶圆切分之前对完整的vcsel阵列进行晶圆上探测。

实施例涉及半导体器件，并且更具体涉及用于高功率和高频应用的半导体激光器的多光束阵列及其制造和使用方法。

实施例还可以针对被称为vcsel阵列器件的多光束光电器件，多光束光电器件具有高功率、高频响应以及与阵列内各个激光器或激光器组的各种可能互连，阵列可以使用电子系统制造行业公知的表面贴装和焊接技术直接被制作到常规印刷电路板。vcsel阵列器件可以是由两个或更多个vcsel以及阵列或单个短路台面器件组成的vcsel单片集成阵列。vcsel阵列的vcsel可以对称地或不对称地间隔开，用于获得最佳的光学或电气特征。vcsel可以根据数学函数被间隔开，用于获得改善的光学特性或电功率传输和速度。vcsel可以针对阵列中的激光元件之间的电相位关系被定位，以获得数据传输的高保真度或传输到激光器的最佳功率。

阵列中的激光器可以以许多配置被连接到器件的焊垫，包括串联和并联电连接以及它们的组合。器件的焊垫也可以根据需要进行配置，包括到各个vcsel的分离的电触点、到少量vcsel的小型通用电触点、或到大量vcsel的大型电触点。

阵列中的有源vcsel可以与平面化介电表面上的中间金属阳极接触层接触。器件中的一个或多个短路台面也可以与同一中间金属接触层中的分离的金属衬垫接触，以在器件中形成阴极连接。阳极衬垫和阴极衬垫可以在同一平面上，但是通过衬垫之间的横向间隙彼此分离，这是由设计者确定的，用于使阳极和阴极之间的隔离足以满足操作所需的电压。

阳极触点衬垫和阴极触点衬垫的图案可以被配置为允许用于阳极衬垫的vcsel和用于阴极衬垫的短路台面的并联连接。然后，每个阳极或阴极衬垫可以具有在其表面上被图案化的附加金属以提供附加高度。金属可以被镀有铜或其他高导电性金属，它们被图案化以提供均匀的接触区域以匹配将在pcb上制造的衬垫金属图案。附加金属可以包括扩散阻隔金属，并且顶部上被覆盖有焊料合金，或者分散的焊球可以被施加到衬垫上。衬垫图案可以被设计用于获得均匀的焊料润湿区域，以促进表面贴装处理。最终的器件可以与标准表面贴装技术兼容，并且不需要附加封装。

vcsel阵列的每个vcsel可以被金属散热器结构包围。金属散热器结构可以增大台面的高度和直径，使得更有效地从vcsel去除热量。短路台面可以与vcsel一起形成。这些器件形成从裸片中的基板接地层到阴极衬垫金属的短路，从而实现流过vcsel的电流返回到地面。金属散热器结构可以封装vcsel和短路台面二者，因此它们可以免受潮气和其他环境因素的影响。

通过vcsel和短路台面的非常短的电流路径可以使器件中的寄生电感最小。阳极触点衬垫和阴极触点衬垫与vcsel阵列内的电流路径的分离可以使器件中的寄生电容最小。两者都可以提高功率效率和高频响应。

附图说明

图1是示出具有微间距的现有技术倒装芯片接合阵列的侧视图。

图2是示出根据实施例的器件的截面侧视图。

图3是示出图2的选定部分101的倒立截面图。

图4示出图2中示出的器件的实施例的具有外延生长层的起始晶圆。

图5是示出图4中所示的具有外延生长层的起始晶圆的替代实施例。

图6示出实施例的继续形成，其中在使用光刻工艺执行的情况下将接触金属初始沉积和图案化到上部dbr表面。

图7示出图6的实施例的继续形成，具有光刻形成的台面结构。

图8示出图7的实施例的继续形成，具有n-金属沉积和图案化。

图9示出图8的实施例的继续形成，具有形成的介电层和经蚀刻的通孔。

图10示出图9的实施例的继续形成，包括金属台面盖的图案化和沉积。

图11示出图10的实施例的继续形成，包括施加平坦化层和金属衬垫。

图12示出图11的实施例的继续形成，包括在图11中添加的插入式金属衬垫上附加金属结构。

图13示出图12所示的另一实施例。

图14示出图12所示的进一步实施例。

图15示出图12的实施例的继续形成，在实施例中包括在有源侧上施加保护性树脂层以及在背侧上施加抗反射涂层和支座结构。

图16示出图12的实施例的继续形成，具有蚀刻到背侧的集成微透镜。

图17示出图16的成品晶圆的替代实施例，其中背侧上的微透镜已经被替换为去除直至外延层的基板材料的通孔，在外延层上施加了ar涂层。

图18示出替代实施例，包括在有源侧上的树脂封装、且整个基板都从背侧去除。

图19示出实施例，其中透明支撑晶圆已经被施加到在对于外延层的暴露的表面的背侧。

图20示出实施例，其中上部dbr的一部分或全部被替换为形成在附加腔间接触层内的反射镜。

图21更详细地示出图20的晶圆结构的初始形成。

图22示出图21的晶圆结构的继续形成。

图23示出图22的晶圆结构的继续形成。

图24示出用于vcsel阵列的两个示例性布局的实施例。

图25示出用于图24的布局的插入式衬垫金属图案。

图26示出用于图24的布局的触点衬垫或凸块。

图27示出用于vcsel的示例性布局分组的另一实施例。

图28示出用于图27的布局的插入衬垫金属图案。

图29示出用于图27的布局的触点衬垫或凸块。

图30示出附加有不导电区域的vcsel的示例性布局分组的另一实施例。

图31示出用于图27的布局的插入式衬垫金属图案。

图32示出用于图27的布局的柱和焊料凸块。

具体实施方式

vcsel的二维阵列能够提供许多应用所需的更高输出功率，并且分别能够允许阵列的特定元件或元件组被寻址用于诸如印刷或产生定向或可变照明图案的应用。制造vcsel阵列的传统方法经常需要必须通过引线接合连接的至少一个触点衬垫。引线接合增加了封装的复杂性，并且在使用大电流脉冲时是限制激光器阵列的带宽的寄生电感的来源。

美国专利号7,949,024b2描述了蚀刻的台面的制造，蚀刻的台面通过倒装芯片接合而互连到具有金属互连图案的分离的热沉上。蚀刻的台面覆盖有附加保形金属涂层，提供附加散热、环保，并为以后的倒装芯片接合组装提供更大的接触面积。台面中的一些具有允许电流流过vcsel器件以产生光的触点，而台面中的另一些则被电气短路，使得电流流过已被沉积在台面外部的金属而无需通过vcsel器件本身。表面上具有金属层的腔内触点允许电流从有源(发光)台面横向流向短路台面。这种体系结构允许将阳极和阴极触点都制作在激光裸片的同一侧，并允许进行单个倒装芯片组装步骤，以将所有触点制作到提供与台面的电接触的图案化热沉上。这种方法对于使阵列的电气寄生电感和电容或总寄生阻抗最小非常有效。但是，热沉是需要具有高导热性的高精密零件。这增加了费用，并且热沉仍需要被焊接到pcb，或被放入常规密封封装中、然后常规密封封装再被焊接到pcb组件。附加封装是进一步寄生阻抗的来源。

替代方法是构建可以无需附加热沉或封装而被直接焊接到pcb的vcsel阵列。如本文描述，vcsel阵列设计和制造工艺允许使用pcb上的常规焊垫尺寸和公知的表面贴装pcb组装工具和工艺(包括卷带和卷盘分配)将vcsel阵列直接焊接到pcb。

图2示出根据实施例的vcsel阵列器件100的简化截面图。图示示出是面发射激光器和焊料凸块触点的阵列的半导体器件，这些面发射激光器和焊料凸块触点具有简单的几何图案，大小和间距大到足以通过本领域普通技术人员已知的常规组装工艺被直接安装到印刷电路板上。该图描绘焊接到简化印刷电路板200的vcsel阵列。

本文描述的方法可以用于制造其他半导体器件的阵列，包括vcsel的外腔版本(externalcavityversion)、发光二极管、光电检测器、光电调制器和晶体管。vcsel器件100的图示是出于图示的目的，并不旨在将本发明的范围限制为任何特定类型的半导体器件。

图3是图2的选定部分101的更详细的倒立示意图。在实施例中，vcsel阵列器件100可以包括基板102，基板102包括砷化镓(gaas)或其他半导体材料，诸如磷化铟(inp)、氮化镓(gan)或硅(si)。取决于设计要求、操作波长和接触层的放置，可以将基板掺杂为n型或p型，也可以不掺杂。基板也可以是诸如氧化铝(al2o3)的材料，可以用作用于半导体材料在表面上进行生长的基板。可以通过诸如分子束外延(mbe)或金属-有机-化学气相沉积(mocvd)的外延生长工艺将后续的半导体材料层沉积在基板102的表面上。

在实施例中，具有外延生长层的起始晶圆如图4所示。晶格匹配的下部分布式布拉格反射器(dbr)104可以被外延沉积在基板102上(如图5所示)或在基板102之上(如图4所示)，以形成有源vcsel台面103和短路或接地台面105(图3所示)的第一层。下部dbr可以由具有不同折射率的多层交替的半导体合金形成。每个层边界导致光波的部分反射，其中层的组合在所期望的操作波长下充当高质量的反射器。尽管下部dbr104和上部dbr108由许多层材料组成，但是为了简化说明，在图4中它们被描绘为单一材料。下部dbr104的一部分或全部也可以是导电的，以允许电流流过vcsel器件。腔内接触层107可以如图4所示的位于下部dbr104和基板102的界面处，或者是如图5所示的作为下部dbr内侧的层。腔内接触层107可以是重掺杂的半导体材料以提供连接台面的导电路径，以允许横向电流流过器件。

在实施例中，有源区域106可以外延沉积在下部dbr104上。区域106再次被示为单一材料，但是实际上由多层材料组成，以提供恰当间隔用于期望谐振波长和用于电流在器件中流动的传导性。区域106也可以具有随着电流流动而发光的增益介质。用于增益介质的材料的选择以及其他层的尺寸可以用来选择工作波长，对于gaas基板，工作波长可以在620nm至1600nm的范围内。其他材料选择可以在任一个或两个方向上扩展该波长范围。

如本领域技术人员所理解的，vcsel的发射波长由下部dbr104和上部dbr108以及有源区域106中的材料的选择和材料的层厚度来确定。增益材料可以是量子阱、量子点或其他半导体结构。

在实施例中，上部dbr108可以位于有源区106域上并且也可以是导电的。在一些实施例中，下部dbr104可以被p掺杂，而上部dbr108可以被n掺杂，但是一些实施例可以颠倒顺序。上部dbr108也可以部分地或完全地由不导电介电层堆叠组成，不导电介电层堆叠不是外延生长的半导体材料，而是通过蒸发或溅射沉积的薄膜层，与在上部dbr之内或之下的腔内接触层进行电接触。如图4和5所描绘的，所有这些层通常都在基板102上进行生长的单个外延结构中，这构成了后续处理步骤的起始点。在图4中，下部dbr104被定位在腔内接触层107之上，以及在图5中，下部dbr104被定位在腔内接触层107之下，在每个情形中有源区域106均在下部dbr和上部dbr之间(形成分布式dbr)。

上部dbr108可以终止于重掺杂接触层，以促进与金属接触层120的欧姆接触。图6示出接触金属120到上部dbr108表面的初始沉积和图案化，以及使用本领域技术人员公知的光刻工艺在金属接触层120的顶部上形成图案化介电层114。如果离子注入的限制是最终结构的一部分，则可以在接触之前执行该注入步骤。在那种情况下，可以执行先前的金属沉积和图案化步骤以为离子注入和后续步骤提供对准特征。

接下来的步骤在图7中示出，并且涉及台面结构103和105的创建。需要鲁棒光刻限定的掩模来将台面蚀刻到外延层结构中。这可以使用图案化介电层114(如图6所示)，诸如sin或介电材料与光刻胶层的组合。图案化接触金属120(如图6所示)也受到该层的保护。图7示出的台面103和105的暴露侧允许一种或多种高铝含量的algaas层110的横向氧化，作为一种台面中的载流子和光限制的方法。注意，在此阶段，台面顶部上的接触金属仍可能被介电蚀刻掩模覆盖。可能是蚀刻掩模的一部分的光刻胶层可以在此时被去除。

台面蚀刻可以是使用干法(等离子体)或湿法蚀刻工艺的受控蚀刻工艺，受控蚀刻工艺在腔内接触层107处停止，即在下部(n型)dbr104中，或者恰好在dbr下方、在下部dbr104和基板102的界面处。选择性蚀刻停止层可以是腔内接触层的一部分，以产生更均匀的蚀刻深度。

此时，如图8所示，可以在腔内接触层107的暴露表面上沉积和图案化另一接触金属层122。这通常可以是被优化用于与接触层形成欧姆接触的金属层结构。也可以在此时可以使用热退火将接触金属互扩散到半导体材料表面。有源发光台面是台面103，而短路台面是台面105。

如图9所示，然后可以在晶圆表面上沉积覆盖所有特征的第二介电层116。该层可以允许将短路台面与有源发光台面隔离。可以使用另一光刻步骤来限定介电层116的需要通过蚀刻而被暴露的区域，以允许与有源台面103电接触，在有源台面103处电流将流过台面结构以使激光器发光。该步骤也示出在图9中。注意，介电层116可以仅从n-接触金属122的选定区域中去除。

接下来的步骤在图10中示出，其中厚金属盖124被示出形成在台面124之上以保护台面，以形成与用于短路台面的n-接触金属的电连接，以充当用于有源台面的p-接触，以及以提供附加热传输。如果该金属盖124可以通过电镀沉积，则可以首先在整个晶圆上沉积薄的“晶种”金属层123以提供电连续性。然后可以施加厚的光刻胶掩模并进行光刻图案化用于厚金属沉积。然后在去除光刻胶之后，可以选择性地蚀刻暴露的晶种金属层。

如所注意的，台面上的厚金属盖124可以与有源激光台面103上的n-接触金属电接触，而通过剩余的介电层116与台面表面和短路台面105上的p-接触金属分离。短路台面105上的厚金属盖124与n-接触金属的暴露区域重叠。这允许来自vcsel台面的返回电流流过n-接触金属到达短路台面上的金属盖，在n-接触金属处，返回电流在下部dbr108中或附近与腔内接触层接触。然后，电流不流过短路台面，而是流过厚的金属散热器盖124。最终结构如图10所示。

金属台面盖124可能需要具有与台面相同的间距，并且取决于附加金属的厚度，可以仅比原始台面大几微米。高效的vcsel阵列可以具有以微间距定位的台面，并且台面通常可能在大小上受到限制。台面盖124不提供与常规pcb上的焊垫兼容的界面。

接下来的步骤在图11中示出。可以将不导电材料的平坦化层128施加到晶圆上，以便填充台面之间的所有间隙，并提供与台面上的金属盖124的顶部平齐的表面。这通常可以通过自旋沉积聚合物(如聚酰亚胺或双苯并环丁烯(bcb))或通过旋涂玻璃(溶胶-凝胶)制剂来完成。对参数的仔细控制允许所施加的层与台面的高度匹配。可以使用附加的溶剂去除或机械抛光来精确匹配台面的高度。也可以使用其他沉积工艺来创建平坦表面。

由于从有源台面103去除了层114和116，两种类型的台面103和105的高度可能略有不同。高度差可以小到足以使平坦化步骤可以提供用于焊接目的的足够均匀的触点衬垫表面130。

一旦平坦化材料硬化或固化，就可以完成光刻图案化工艺以图案化与金属盖接触的插入式金属衬垫130。这些衬垫可以比台面大得多，并且分别提供与有源台面组或各个有源台面的电接触以形成阳极衬垫，以及提供与短路台面组或各个短路台面的电接触以形成阴极衬垫。衬垫的形状和间隔可以在台面如何互连方面提供很大的灵活性。衬垫金属可以是金或用于优化散热和高导电性的分层结构。示例是与金属盖(在本示例中也为金)的顶部接触的薄金层，然后是镀铜的厚层以提供高的横向传导性和热传输。衬垫130的作用是提供插入层，以允许最终的焊料凸块与台面的间距和大小明显不同。与金属散热器盖124本身相比，附加表面积和热质量可以极大增加vcsel阵列的散热。

衬垫金属130的图案可能不是与表面贴装工艺兼容的最佳布局，并且因此在大小和形状上可能有些随意，以便适应由于vcsel阵列的功能、光学和电气要求需要连接在一起的台面的图案。为了提供被理想地配置用于通过自动组装和回流焊方法焊接到pcb焊垫的均匀接触衬垫阵列，金属衬垫、金属柱、金属柱形物或金属凸块132的附加金属结构可以被制造在插入式衬垫130上。在图12中，金属衬垫、金属柱、金属柱形物或金属凸块132被描绘为比vcsel台面厚得多以及大得多，但取决于可用的制造工艺，也可以更小以及可以被图案化得更密集。关键点在于它们提供了与pcb焊垫的良好机械和冶金接合，并且可以位于下面的衬垫金属130上，使得它们与pcb焊垫的尺寸和间隔相匹配。这允许从器件电接触功能分别优化vcsel阵列的尺寸和间隔。

图12示出根据第一实施例的所得金属结构，可以为vcsel阵列提供实际的焊料接合表面的柱132和焊料金属层136的组合。柱132的铜电镀提供了可以以非常低的损耗和低寄生电感来承载大量电流的厚结构。铜柱可以终止于金属层结构，金属层结构被优化以实现良好附着力以及与用于表面贴装的标准软焊料的兼容性。示例是在铜柱132的表面上的金层，其具有镍的扩散阻隔层，接着是金的薄腐蚀阻隔层。本领域技术人员已知，存在常用凸块下金属化层(ubm)的许多变型。铜柱的制造可能需要另外施加连续的薄金属晶种层、被光刻图案化的厚光刻胶层，以产生期望大小和间距的铜柱。在电镀以及可能通过化学-机械抛光方法重新平坦化之后，可以剥离光刻胶，并剥离任何晶种金属层。图12示出在金属柱的顶部上的可选的附加焊料金属层136。该层136可以在柱结构中的其他金属之后被电化学地沉积，或者可以随后通过其他沉积方法被施加，其他沉积方法包括蒸发、电镀、喷射沉积或分散的焊球的机械施加。

在图13中示出第二实施例，其中在完成插入式金属衬垫130之后，施加聚合物或其他介电材料的附加平坦化层134。该层也可以被图案化并用于限定金属柱132的形状，但是可以保留在适当位置以使插入式衬垫与焊料136的沉积绝缘以及与焊料回流工艺本身绝缘。附加的平坦化介电层134也可以保留为高于金属柱132，以促进将分散的焊球组装到金属柱132表面上。

如图14所示，另一实施例不使用镀铜柱，而是直接在阳极和阴极衬垫金属130上使用焊料润湿阻隔层138，使得衬垫的特定区域可以具有沉积的焊料或可以与被施加到pcb的焊膏接合。焊料润湿阻隔层可以是介电材料或本领域技术人员已知的金属，以不允许被用于附接到pcb的焊料润湿。

由于本文公开的vcsel阵列设计的实施例是用于将通过基板102的表面发射光的器件，因此晶圆的另一侧通常可能需要附加处理步骤。此时，当在基板晶圆的另一侧(“背侧”)上进行处理时，可能需要保护晶圆的具有台面的侧(“有源侧”)。图15中示出的一种方法可以将暴露的金属柱和柱之间的间隙封装在可移除的树脂140中，诸如可以被均匀地施加并且容易被溶剂去除的光刻胶或蜡或树脂。然后，机械“处理”的晶圆(未示出)，诸如硅或石英晶圆可以被接合到树脂140的表面，用于在晶圆的背侧处理期间进行附加机械支撑。图15示出在适当位置具有树脂封装140以及通过机械和化学-机械方法薄化的基板的器件结构。基板的背侧也经过抛光，用于降低散射损耗。还可以施加抗反射(ar)涂层142以减少来自基板表面的菲涅耳反射损耗。ar涂层还可以通过蚀刻或剥离工艺进行光刻图案化以提供标记信息，因为发光表面在组装之后将是可见的表面。

金属或耐用的耐热聚合物材料的支座结构144可以被施加到晶圆的背侧，以在处理和组装期间提供对ar涂覆表面的保护。去除任何处理的晶圆和封装树脂140之后的完整的器件如图16所示。然后可以对所得的成品晶圆进行切割，并且每个单独芯片可以是一个完全封装的零件，其中焊垫大小和间距足够大到通过标准组装技术被直接焊接到pcb。

晶圆的背侧或发射侧也可以用于制造包括微透镜的光学结构，以控制激光器的光束方向和光束特性。图16还示出出于此目的蚀刻到基板中的微透镜146的示例。该步骤可以在晶圆薄化步骤之后立即完成，使得ar涂层142可以被施加到透镜表面。本领域技术人员已知存在许多在阵列表面上制造微透镜的工艺，包括聚合物的回流，将通过灰度光刻形成的抗蚀剂轮廓的转移蚀刻或抗蚀剂的回流。包括光栅、菲涅耳透镜、开诺型(kinoforms)和计算机生成的浮雕位相型全息图的衍射结构也可以被制造在晶圆的背侧上，用于控制和操纵vcsel的输出光束。

在某些情况下，vcsel的波长将被设计为足够短，以至于半导体基板102在工作波长处是吸收的，即使当基板变薄时也导致了不可接受的发光损耗。图17示出图16的vcsel阵列的变型，其中在晶圆的背(或发射)侧上的处理包括通孔148的蚀刻以代替微透镜146，以便去除光束路径中的所有基板材料。该工艺可以通过在下部dbr104和基板102的界面处、在外延生长结构149中包括本领域技术人员已知的合适的选择性蚀刻停止层来实现。然后可以以晶圆背侧上的光刻胶对通孔进行图案化，并可以使用将停止在极大减慢蚀刻处理的层处的选择性湿法或干法蚀刻。ar涂层142可以被施加到暴露的外延层149以及剩余的基板上。

在其他情况下，可能期望在仍将其附着到处理的晶圆上(如参考图15所讨论的)的同时从晶圆上完全去除基板。当这样做时，如图18所示，剩下的将会是构成vcsel阵列的极薄外延层149和被添加的金属和平坦化层。如图19所示，对激光波长透明的新支撑晶圆150然后可以被接合到暴露表面149。暴露的半导体表面149或透明晶圆的表面可以具有抗反射匹配涂层，以使可能具有大的折射率失配和高的反射损耗的两种材料之间的反射最小。透明晶圆150的发射侧也可以具有ar涂层142以及微透镜、其他微型光学器件以及类似于上面描述的保护性支座框架。

透明晶圆150可以在表面上具有高反射率涂层，使得其形成用于具有较高功率和改善的亮度的较大模式体积器件的激光器的延伸腔。这种类型的器件通常称为vecsel。透明晶圆150也可以是具有适当涂层的掺杂玻璃或晶体激光增益介质，以制成二极管泵浦固态激光器阵列，其中vcsel激光器元件是泵浦激光器。

在图20中示出另一个替代实施例。在该实施例中，器件160包括可以在上部dbr结构中生长的第二腔内接触层162。取决于详细的激光器设计，上部dbr结构可以是比其他实施例中少很多的层，或者完全省略，并且被替换为间隔层和掺杂的接触层，间隔层和掺杂的接触层被配置为支持介电层序列在顶部的生长。第二腔内接触层162可以是重掺杂的半导体层，重掺杂的半导体层促进高的横向导电性以及提供良好的欧姆金属接触。代替由外延半导体合金制成的完全上部dbr(如在其他实施例中使用的)，可以在上部腔内接触层162上形成金属触点(诸如环形欧姆触点170)之后沉积单独的反射镜165。环形欧姆触点170(如图22所示)具有足够大的开口用于计划的激光孔径或谐振led(如果用于该目的)。反射镜165可以是本领域技术人员常用的制造高反射率、低损耗激光反射镜的对比折射率材料的介电堆叠。介电反射镜165如果被使用可以被设计为与部分上部dbr层168相位匹配。反射镜165不传导电流。上部腔内接触层162传导来自环形欧姆触点170的电流。这种类型的器件的一个优点是，基于半导体的dbr层对于较长波长的激光器设计可能是低效率的。由于电流不必穿过半导体dbr层的整个厚度，因此这种设计方法还可以减少欧姆损耗。

图21更详细地示出图20的外延晶圆结构，外延晶圆结构具有第二腔内接触层162以及下部腔内接触层107和厚度减小的顶部dbr层结构168。图22示出与顶部腔内接触层162形成欧姆接触的环形金属层170的沉积和图案化之后的相同器件结构。如图23所示，在这种情况下，激光台面103有被图案化的接触金属170，接触金属170在台面103的中心具有开口。反射镜层165被沉积在欧姆触点170之上，使得开口被介电层填充以创建高反射率激光腔。最终反射镜(可以是将介电镜层与部分上部dbr结合在一起的混合镜)的大小相对于通过高铝含量层110(图7所示)的氧化或通过离子注入形成的激光孔径需要足够大。在图23中，如前描述地形成了激光台面103和短路或接地台面105。在此阶段，完整的器件的制造可以与上面描述的基本相同，只要在处理步骤期间注意保护反射镜层165即可。

根据实施例，图24-26示出遵循图10-12中示出的处理的vcsel阵列的两个示例性布局的顶视图。有源激光台面103被分组在中间区域中，被n-接触金属122围绕，n-接触金属122被短路台面105环绕。图24示出通过完成图10中示出的处理而形成的带盖台面124的序列。图25示出由于图11中示出的处理而添加的插入式衬垫金属130。图26示出添加到图12中的金属柱132顶部的焊料凸块136。如图25所示，对于两种布局，插入式衬垫金属图案130a将所有有源激光台面103并联连接，而另一个插入式衬垫金属图案130b将所有短路台面105连接在一起。在该实施例中，用于衬垫金属图案130a的金属柱132是器件的阳极触点，而用于衬垫金属图案130b的金属柱132是器件的阴极触点。注意：如图26的左侧布局所示，金属柱132不必如图12-20中的示例那样是圆柱形结构。金属接触柱的形状可以被设计用于最佳的焊料接触面积，以便于组装、获得到pcb金属的高导热性、强机械焊接接合强度以及高导电性和低电感。

图27示出vcsel阵列的另一示例性布局。如图27所示，带盖台面124被配置为类似于图24的配置，但是有源激光台面103可以通过间隙175被分成两组。同样地，对于vcsel(有源台面)103，插入式衬垫金属130a可以被分成两个区域，如图28所示。在这种情况下，为了低阻抗电流返回路径，并且因为vcsel都在下部dbr108中通过腔内接触层共享公共接地连接，短路台面105仍然全部并联接触。在图29中示出的金属接触柱132现在也将分别连接到用于将器件焊接到pcb的触点衬垫，每个都连接到vcsel(有源台面)103组。

以这种方式分离有源台面(vcsel)使得独立地打开和关闭vcsel组成为可能，以及允许对vcsel组进行独立调制(诸如通过在pcb上的分离的衬垫将分离的触点连接起来)。这是通过最终制造步骤为特定应用配置vcsel阵列的非常灵活的实施例。台面103和105的布局可以具有固定间距，固定间距被优化以用于获得通过阵列传播的有效电流以及跨阵列平衡的热负荷，并且最终的电气配置由插入式衬垫金属130图案和金属接触柱132图案的设计决定。

接触衬垫布局130的设计的灵活性受到以下事实的限制：在到目前为止描绘的制造顺序中，vcsel均通过腔内接触层共同连接。但是，该接触层可以通过附加的沟槽蚀刻或隔离注入而在制造顺序上被改变，使得vcsel(有源台面)103组彼此隔离。在这样的实施例中，期望具有未掺杂的半导体基板102，使得仅需要使腔内接触层和下部dbr104中的任何掺杂层在区域中不导电以电隔离vcsel组。这可以通过将离子注入到导电层区域中来实现，使得注入物的无序性使那些区域不导电。另一种方法是在台面蚀刻之后进行第二蚀刻步骤，以通过蚀刻通过腔内接触层和剩余的掺杂的下部dbr层来使区域彼此物理隔离。

图30示出vcsel阵列的顶视图，其中在台面蚀刻步骤之后使用附加的离子注入物，以实现腔内接触层的不导电区域138，并使下部dbr104不导电。示出的vcsel台面组和短路台面组现在彼此电气隔离。如图31所示，插入式衬垫金属140a和140b也被电隔离。图32示出金属接触柱和焊料区域142a、142b、142c和142d，它们可以与分离的pcb焊垫接触，使得一部分的阴极触点(例如阳极触点142a)可以通过pcb板连接到电流供应源。然后将阴极触点142b连接到第二组的阳极触点142c。电流然后通过阴极触点142d返回流到地面。结果是通过pcb连接将两组激光器串联连接。

可能的是，在裸片本身上将阴极触点142b连接到阳极触点142c，使得仅需要将触点142a和142d连接到电源和pcb上的接地触点，以及将裸片的两个区域串联连接。但是，在如图32所示的优选实施例中，通过不导电区域138将触点衬垫142a和142b与触点衬垫142c和142d隔离，使得pcb设计者可以以如设计者更喜欢的并联或串联的方式连接两个激光区域(142a和142c)。

尽管在各种实施例的方面示出和描述了本公开的实施例，但是本公开的实施例不限于说明书中包含的特定描述。可以以与本公开一致的方式使用不同的材料和元件的不同组合以开发附加的实施例。附加的替代或等同部件和元件也可以容易地用于实践本公开。