一种薄膜晶体管及其制作方法、显示面板与流程

本发明涉及薄膜晶体管制造技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示面板。

背景技术：

无论是风靡全球的lcd(liquidcrystaldisplay，液晶显示器)显示面板，或是正处于发展开始阶段的oled(organiclight-emittingdiode，有机发光二极管)显示面板，阵列基板或bp(backplane)背板作为显示面板制程中最重要、最复杂工序段，其工艺流程及mask(掩膜板)设计至关重要，而其中sdlayer(源漏层)的mask设计和制造方案更为重中之重。

目前sd图案的形成是在ild(interlayerdielectric，层间介质层)完成打孔后进行sd沉积、sdmask和刻蚀，为了达到精确控制关键尺寸和线宽，sd金属层也必须采用dryetch(干法刻蚀)的刻蚀方式。然而，干法刻蚀通常会引入较多数量和种类的杂质颗粒或瑕疵，这样会造成各层不良发生居高不下，从而导致成品良率较低。

技术实现要素：

本发明的实施例提供一种薄膜晶体管及其制作方法、显示面板，能够解决现有技术中在制作源漏层时由于使用干法刻蚀工艺而引入大量杂质或瑕疵，从而导致产品良率较低的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，本发明实施例提供一种薄膜晶体管的制作方法，包括：在第一绝缘层上形成平坦层；在所述平坦层上制作无机绝缘薄膜；在所述无机绝缘薄膜上涂覆光刻胶，进行曝光和显影，并采用干法刻蚀工艺刻蚀所述无机绝缘薄膜，以形成层间介质层图案；所述层间介质层图案包含有用于连接有源层图案的过孔和用于形成导电走线的线槽；剥离掉所述无机绝缘薄膜上的光刻胶；形成覆盖所述层间介质层图案的导电薄膜；采用研磨工艺研磨所述导电薄膜，以形成源极、漏极和导电走线。

可选的，所述在第一绝缘层上形成平坦层之前，所述制作方法还包括：在衬底基板上形成有源层图案以及覆盖所述有源层图案的第二绝缘层；在所述第二绝缘层上形成栅极以及覆盖所述栅极的第一绝缘层。

可选的，所述在第一绝缘层上形成平坦层之前，所述制作方法还包括：在衬底基板上形成栅极以及覆盖所述栅极的第二绝缘层；在所述第二绝缘层上形成有源层图案以及覆盖所述有源层图案的第一绝缘层。

可选的，所述研磨工艺为化学机械研磨。

可选的，所述导电薄膜的制作材料为铜。

可选的，所述形成覆盖所述层间介质层图案的导电薄膜具体为：采用电沉积方式形成覆盖所述层间介质层图案的导电薄膜。

另一方面，本发明实施例提供一种使用上述任意一种所述的薄膜晶体管的制作方法制作的薄膜晶体管，所述薄膜晶体管包括：设置在第一绝缘层上的平坦层；所述平坦层上设置有层间介质层图案；所述层间介质层图案包含有用于连接有源层图案的过孔和用于形成导电走线的线槽；所述层间介质层图案上设置有源极、漏极和导电走线。

可选的，所述薄膜晶体管还包括：设置在衬底基板上的有源层图案以及覆盖所述有源层图案的第二绝缘层；设置在所述第二绝缘层上的栅极以及覆盖所述栅极的第一绝缘层。

可选的，所述薄膜晶体管还包括：设置在衬底基板上的栅极以及覆盖所述栅极的第二绝缘层；设置在所述第二绝缘层上的有源层图案以及覆盖所述有源层图案的第一绝缘层。

再一方面，本发明实施例提供一种显示面板，包括上述任意一种所述的薄膜晶体管。

本发明实施例提供的薄膜晶体管及其制作方法、显示面板，所述薄膜晶体管包括：在第一绝缘层上形成平坦层；在平坦层上制作无机绝缘薄膜；在无机绝缘薄膜上涂覆光刻胶，进行曝光和显影，并采用干法刻蚀工艺刻蚀无机绝缘薄膜，以形成层间介质层图案；层间介质层图案包含有用于连接有源层图案的过孔和用于形成导电走线的线槽；剥离掉无机绝缘薄膜上的光刻胶；形成覆盖层间介质层图案的导电薄膜；采用研磨工艺研磨导电薄膜，以形成源极、漏极和导电走线。相较于现有技术，本发明实施例中通过将现有的层间介质层掩膜板图案和源漏层掩膜板图案结合，然后将平坦层上的无机绝缘薄膜采用该结合后的掩膜板进行光刻工艺，可以形成包含有用于连接有源层图案的过孔和用于形成导电走线的线槽的层间介质层图案，接着在层间介质层图案上覆盖一层导电薄膜后，沉积在过孔中的导电薄膜形成了源极和漏极，沉积在线槽中的导电薄膜形成了导电走线，其余位置的导电薄膜可以采用研磨工艺研磨掉，这样就完成了源漏层图案的制作。由于在此过程中，只需要一次构图工艺，这样不仅省去了现有技术中的sdmask和sddryetch步骤，还少了sd光刻工艺中的涂覆光刻胶和剥离光刻胶的步骤，由于sd图案中sd瑕疵很大部分来自sddryetch、涂覆光刻胶和剥离光刻胶这三个步骤，因而去除这些步骤后可以大大减少瑕疵来源，从而提高了产品良率。另外，由于本发明实施例中增设了平坦层，这样可以增加栅极与源漏极之间的绝缘层厚度，从而可以有效降低寄生电容。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的薄膜晶体管结构示意图；

图2为本发明实施例提供的顶栅型薄膜晶体管结构示意图一；

图3为本发明实施例提供的底栅型薄膜晶体管结构示意图；

图4为本发明实施例提供的顶栅型薄膜晶体管结构示意图二；

图5为本发明实施例提供的顶栅型薄膜晶体管结构示意图三；

图6为本发明实施例提供的顶栅型薄膜晶体管结构示意图四；

图7为相关技术提供的sd掩膜板和ild掩膜板结构示意图；

图8为本发明实施例提供的新型掩膜板结构示意图；

图9为相关技术提供的顶栅型薄膜晶体管的结构示意图；

图10为相关技术提供的薄膜晶体管的源漏层图案制作工艺流程图；

图11为本发明实施例提供的薄膜晶体管的源漏层图案制作工艺流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种薄膜晶体管的制作方法，如图1至6所示，所述制作方法包括：

步骤101、在第一绝缘层50上形成平坦层60。

所述薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管，本发明实施例对此不做限定。

示例的，当所述薄膜晶体管为顶栅型薄膜晶体管时，参考图2所示，在第一绝缘层50上形成平坦层60之前，所述制作方法还包括：在衬底基板10上形成有源层图案20以及覆盖有源层图案20的第二绝缘层30；在第二绝缘层30上形成栅极40以及覆盖栅极40的第一绝缘层50。

当所述薄膜晶体管为底栅型薄膜晶体管时，参考图3所示，在第一绝缘层50上形成平坦层60之前，所述制作方法还包括：在衬底基板10上形成栅极40以及覆盖栅极40的第二绝缘层30；在第二绝缘层30上形成有源层图案20以及覆盖有源层图案20的第一绝缘层50。

为了方便描述，以下实施例均以顶栅型薄膜晶体管的结构为例进行说明。

步骤102、在平坦层60上制作无机绝缘薄膜70，参考图4所示。

其中，无机绝缘薄膜70的制作材料一般为氧化硅或氮化硅。

步骤103、在无机绝缘薄膜70上涂覆光刻胶，进行曝光和显影，并采用干法刻蚀工艺刻蚀无机绝缘薄膜70，以形成层间介质层图案71；层间介质层图案71包含有用于连接有源层图案的过孔711和用于形成导电走线的线槽712，参考图5所示。

需要说明的是，参考图7和图8所示，本发明实施例在进行曝光时，使用的新型掩膜板93为相关技术中的ild掩膜板91和sd掩膜板92的结合体。

步骤104、剥离掉无机绝缘薄膜70上的光刻胶。

步骤105、形成覆盖层间介质层图案71的导电薄膜80，参考图6所示。其中，导电薄膜80的制作材料为导电材料，在实际应用中，一般选用金属材料。

步骤106、采用研磨工艺研磨导电薄膜80，以形成源极81、漏极82和导电走线83，参考图2所示。本发明实施例对于具体的研磨工艺不做限定，在实际应用中，所述研磨工艺可以为化学机械研磨(chemicalmechanicalpolishing，cmp)。

参考图2至图8所示，在本发明实施例中，使用的新型掩膜板93是将sd掩膜板92和ild掩膜板91合为一道的掩膜板。参考图8所示，其中黑色圆孔931为无机绝缘薄膜70需要打孔的位置，进行全曝光，灰色线条932为需要形成导电走线的位置，进行半曝光；经过涂覆光刻胶、曝光、显影后，全曝光位置的无机绝缘薄膜70全部露出，然后进行干法刻蚀，全曝光位置的膜层会被刻蚀至有源层图案20处以形成过孔711；半曝光位置处留有部分光刻胶，随着干法刻蚀的进行，这些位置的光刻胶被灰化完后露出无机绝缘薄膜70，裸露出来的无机绝缘薄膜70部分会被刻蚀形成线槽712。然后在进行导电薄膜80沉积时，线槽712和过孔711以及其它未被刻蚀的无机绝缘薄膜70表面均被sd金属层覆盖，在进行研磨工艺时，覆盖在无机绝缘薄膜70表面没有被刻蚀过的地方的金属膜层被研磨掉，而线槽712和过孔711内的金属由于低于无机绝缘薄膜70其它表面，因而不被研磨而保留下来，从而形成源漏极图案。

图9为相关技术提供的顶栅型薄膜晶体管的结构示意图，图10为相关技术提供的薄膜晶体管的源漏层图案制作工艺流程图；图2为本发明实施例提供的顶栅型薄膜晶体管的结构示意图，图11为本发明实施例提供的薄膜晶体管的源漏层图案制作工艺流程图；对比图10和图11可知，本发明实施例中省去了sdmask、sd干法刻蚀和sd剥离光刻胶的步骤，这样可以大大减少sd制作过程中的瑕疵来源，从而提高了产品良率。

这样一来，相较于现有技术，本发明实施例中通过将现有的层间介质层掩膜板图案和源漏层掩膜板图案结合，然后将平坦层上的无机绝缘薄膜采用该结合后的掩膜板进行光刻工艺，可以形成包含有用于连接有源层图案的过孔和用于形成导电走线的线槽的层间介质层图案，接着在层间介质层图案上覆盖一层导电薄膜后，沉积在过孔中的导电薄膜形成了源极和漏极，沉积在线槽中的导电薄膜形成了导电走线，其余位置的导电薄膜可以采用研磨工艺研磨掉，这样就完成了源漏层图案的制作。由于在此过程中，只需要一次构图工艺，这样不仅省去了现有技术中的sdmask和sddryetch步骤，还少了sd光刻工艺中的涂覆光刻胶和剥离光刻胶的步骤，由于sd图案中sd瑕疵很大部分来自sddryetch、涂覆光刻胶和剥离光刻胶这三个步骤，因而去除这些步骤后可以大大减少瑕疵来源，从而提高了产品良率。另外，由于本发明实施例中增设了平坦层，这样可以增加栅极与源漏极之间的绝缘层厚度，从而可以有效降低寄生电容。

本发明实施例对于形成源漏层图案的导电薄膜80的制作材料不做限定，传统的源漏层采用的材料一般为al或ti，随着像素密度的升高，导电走线需要越来越细，这便导致导电走线电阻r的增加，为了降低导电走线电阻r，cu材料是最合适的选择，但由于相关技术中cu制程采用干法刻蚀没有能生成气态化合物的刻蚀气体，所以相关技术中无法采用cu材料来制作sd层，然而本发明实施例中不需要进行sd干法刻蚀，因而可以采用cu作为导电薄膜(sd层)的材料。

本发明实施例对于导电薄膜70的沉积方式不做限定，示例的，可以采用pvd(physicalvapordeposition，物理气相沉积)工艺实现，也可以采用电沉积(electro-deposition)工艺实现。在实际应用中，若pvd不能满足台阶覆盖性要求，则使用电沉积方式沉积导电薄膜70,这样所得到的导电薄膜70台阶覆盖性较好，有利于研磨时减少膜层瑕疵。

本发明另一实施例提供一种使用上述任意一种所述的薄膜晶体管的制作方法制作的薄膜晶体管，所述薄膜晶体管包括：设置在第一绝缘层上的平坦层；所述平坦层上设置有层间介质层图案；所述层间介质层图案包含有用于连接有源层图案的过孔和用于形成导电走线的线槽；所述层间介质层图案上设置有源极、漏极和导电走线。

进一步的，所述薄膜晶体管还包括：设置在衬底基板上的有源层图案以及覆盖所述有源层图案的第二绝缘层；设置在所述第二绝缘层上的栅极以及覆盖所述栅极的第一绝缘层。

进一步的，所述薄膜晶体管还包括：设置在衬底基板上的栅极以及覆盖所述栅极的第二绝缘层；设置在所述第二绝缘层上的有源层图案以及覆盖所述有源层图案的第一绝缘层。

上述薄膜晶体管中各膜层可以参考薄膜晶体管的制作方法中各步骤的介绍，在此不再赘述。

本发明再一实施例提供一种显示面板，包括上述任意一种所述的薄膜晶体管。所述显示面板可以是lcd显示面板，也可以是oled显示面板，本发明实施例对此不做限定。本发明实施例中通过将现有的层间介质层掩膜板图案和源漏层掩膜板图案结合，然后将平坦层上的无机绝缘薄膜采用该结合后的掩膜板进行光刻工艺，可以形成包含有用于连接有源层图案的过孔和用于形成导电走线的线槽的层间介质层图案，接着在层间介质层图案上覆盖一层导电薄膜后，沉积在过孔中的导电薄膜形成了源极和漏极，沉积在线槽中的导电薄膜形成了导电走线，其余位置的导电薄膜可以采用研磨工艺研磨掉，这样就完成了源漏层图案的制作。由于在此过程中，只需要一次构图工艺，这样不仅省去了现有技术中的sdmask和sddryetch步骤，还少了sd光刻工艺中的涂覆光刻胶和剥离光刻胶的步骤，由于sd图案中sd瑕疵很大部分来自sddryetch、涂覆光刻胶和剥离光刻胶这三个步骤，因而去除这些步骤后可以大大减少瑕疵来源，从而提高了产品良率。另外，由于本发明实施例中增设了平坦层，这样可以增加栅极与源漏极之间的绝缘层厚度，从而可以有效降低寄生电容。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。