多层陶瓷电子组件的制作方法

本申请要求于2018年10月10日在韩国知识产权局提交的第10-2018-0120585号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。本公开涉及一种多层陶瓷电子组件。
背景技术：
：多层陶瓷电子组件由于其能够小型化、确保高电容并且能够容易安装的优点而被广泛用作诸如计算机、个人数字助理(pda)和便携式电话的装置中的信息技术(it)组件，并且由于其诸如高可靠性和高刚性的特性，还被广泛用作电气组件。包括在多层陶瓷电子组件中的外电极暴露在多层陶瓷电子组件的外部，因此可主要影响可靠性和刚性。近来，随着产品的小型化和高性能的实现，外电极逐渐变薄。然而，随着外电极变薄，外电极的可靠性和刚性可能降低。技术实现要素：当外电极变薄时，外电极可能具有位于与陶瓷主体的角部对应的点处的孔。本公开的一方面可提供一种多层陶瓷电子组件，该多层陶瓷电子组件被设计为包括在具有小厚度的同时不具有上述孔的外电极。根据本公开的一方面，多层陶瓷电子组件可包括：陶瓷主体，具有包括至少一个圆角的六面体形状，并包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极堆叠成通过第一外侧和第二外侧交替地暴露，并且所述介电层介于所述第一内电极和所述第二内电极之间；以及第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外侧和所述第二外侧上并分别电连接到所述第一内电极和所述第二内电极。所述第一外电极包括第一基体电极层和第一镀层，所述第二外电极包括第二基体电极层和第二镀层，所述第一基体电极层和所述第二基体电极层至少部分接触所述陶瓷主体的所述第一外侧和所述第二外侧，所述第一镀层和所述第二镀层设置成分别覆盖所述第一基体电极层和所述第二基体电极层。cp/ct在1.6至2.4的范围内，其中，cp是在长度方向和厚度方向的截面中观察的所述陶瓷主体的圆角的圆形边界线的长度，并且ct是所述第一基体电极层和所述第二基体电极层中的一个在所述厚度方向上的中心点处的厚度。根据本发明的另一方面，多层陶瓷电子组件可包括：陶瓷主体，具有包括至少一个圆角的六面体形状，并包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极堆叠成通过第一外侧和第二外侧交替地暴露，并且所述介电层介于所述第一内电极和所述第二内电极之间；以及第一外电极和第二外电极，分别设置在所述陶瓷主体的所述第一外侧和所述第二外侧上，并分别电连接到所述第一内电极和所述第二内电极。所述第一外电极包括第一基体电极层和第一镀层，所述第二外电极包括第二基体电极层和第二镀层，所述第一基体电极层和所述第二基体电极层至少部分接触所述陶瓷主体的所述第一外侧和所述第二外侧，所述第一镀层和所述第二镀层设置成分别覆盖所述第一基体电极层和所述第二基体电极层。cp/et在8.4375至10.25的范围内，其中，cp是在长度方向和厚度方向的截面中观察的所述陶瓷主体的圆角的圆形边界线的长度，并且et是所述第一基体电极层和所述第二基体电极层中的相应基体电极层的覆盖所述陶瓷主体的所述圆角的部分的中心厚度。附图说明通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：图1是根据本公开中的示例性实施例的多层陶瓷电子组件的透视图；图2是沿图1的a-a'线截取的截面图；图3是图2的区域s的放大图；图4是示出根据本公开中的示例性实施例的多层陶瓷电子组件的陶瓷主体的尺寸的侧视图；图5是示出根据本公开中的示例性实施例的多层陶瓷电子组件的外电极的尺寸的侧视图；图6是示出形成基体电极层的工艺的示例的示图；图7是示出根据本公开中的示例性实施例的多层陶瓷电子组件的安装构造的示例的透视图；图8a是示出在角部中形成有孔的多层陶瓷电子组件的示例的扫描电子显微镜(sem)图像；以及图8b是在角部中没有孔的多层陶瓷电子组件的sem图像。具体实施方式在下文中，现将参照附图详细地描述本公开中的示例性实施例。限定六面体的方向以清楚地解释本公开的示例性实施例，附图中指示的l、w和t分别指的是长度方向、宽度方向和厚度方向。这里，厚度方向可以以与堆叠介电层的堆叠方向相同的概念使用。在下文中，描述了根据本公开的示例性实施例的多层陶瓷电子组件，并且具体地，描述了多层陶瓷电容器，但多层陶瓷电子组件不限于多层陶瓷电容器。图1是根据本公开中的示例性实施例的多层陶瓷电子组件的透视图。图2是沿图1的a-a'线截取的截面图。图3是图2的区域s的放大图。参照图1至图3，根据本公开中的示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132。陶瓷主体110可具有六面体形状，所述六面体形状具有在长度方向l上的相对端表面、在宽度方向w上的相对侧表面以及在厚度方向t上的相对侧表面。陶瓷主体110可通过在厚度方向t上堆叠多个介电层111然后烧结堆叠的介电层111形成，并且陶瓷主体110的形状和尺寸以及介电层111的堆叠数量(一个或更多)不限于示出的示例性实施例。设置在陶瓷主体110中的多个介电层111可处于烧结状态，并且可以以这样的方式彼此成为一体：在不使用扫描电子显微镜(sem)的情况下难以检查相邻介电层111之间的边界。例如，陶瓷主体110可成形为具有八个圆角的六面体。因此，可增强陶瓷主体110的耐久性和可靠性，并且可增强角部处的第一外电极131和第二外电极132的结构可靠性。可根据多层陶瓷电子组件100的电容设计任意改变介电层111的厚度，并且介电层111可包括具有高介电常数的陶瓷粉末(例如，钛酸钡(batio3)基粉末或钛酸锶(srtio3)基粉末)，但本公开不限于此。另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末。用于形成介电层111的陶瓷粉末的平均粒径没有具体限制并且可被调节以实现本公开的目的，但平均粒径可调节至例如400nm或更小。例如，根据本公开中的示例性实施例的多层陶瓷电子组件100可用作如信息技术(it)组件一样主要需要小型化和高电容的组件。例如，可通过在载体膜上涂覆并干燥包括诸如钛酸钡(batio3)粉末的粉末的浆料以制备多个陶瓷片来形成介电层111。可通过以下步骤形成陶瓷片：混合陶瓷粉末、粘合剂和溶剂来制备浆料，并使用刮刀法以具有几μm厚度的片的形式制备片，但本公开不限于此。第一内电极121和第二内电极122可包括具有不同极性的至少一个第一内电极121和至少一个第二内电极122，并且可以在沿陶瓷主体110的厚度方向t堆叠的多个介电层111的两侧以预定厚度形成。第一内电极121和第二内电极122可通过以以下方式印刷包括导电金属的导电膏形成：第一内电极121和第二内电极122沿着介电层111的堆叠方向交替地暴露于陶瓷主体110在陶瓷主体110的长度方向l上的一个端表面和另一个端表面，并且第一内电极121和第二内电极122可通过设置在第一内电极121和第二内电极122之间的介电层111彼此电绝缘。也就是说，第一内电极121和第二内电极122可通过第一内电极121和第二内电极122的通过陶瓷主体110在长度方向上的相对端表面交替地暴露的部分电连接并且分别连接到形成在陶瓷主体110在陶瓷主体110的长度方向l上的相对端表面上的第一外电极131和第二外电极132。例如，第一内电极121和第二内电极122可利用包括具有0.1μm至0.2μm的平均粒径和40wt％至50wt％的含量的导电金属粉末的内电极导电膏形成，但本公开不限于此。可通过利用印刷方法等将内电极导电膏涂覆在陶瓷片上来形成内电极图案。导电膏的印刷方法可以是丝网印刷方法、凹版印刷方法等，但本公开不限于此。可堆叠200层至300层的其上印刷有内电极图案的陶瓷片并且可使其压缩并烧结以制造陶瓷主体110。因此，当向第一外电极131和第二外电极132施加电压时，电荷可以在彼此面对的第一内电极121和第二内电极122之间累积，并且在这种情况下，多层陶瓷电子组件100的电容可以与第一内电极121和第二内电极122彼此重叠的区域的面积成比例。也就是说，当第一内电极121和第二内电极122彼此重叠的区域的面积最大化时，尽管电容器具有相同尺寸，但电容可以最大化。第一内电极121和第二内电极122以及介电层的厚度可根据其用途来确定，并且可等于或小于例如0.4μm。因此，根据本公开中的示例性实施例的多层陶瓷电子组件100可用作如it组件一样主要需要小型化和高电容的组件。介电层111的厚度可对应于第一内电极121和第二内电极122之间的间隔，因此，随着介电层111的厚度减小，多层陶瓷电子组件100的电容可增大。包括在用于形成第一内电极121和第二内电极122的导电膏中的导电金属可以包括镍(ni)、铜(cu)、钯(pd)、银(ag)、铅(pb)、铂(pt)等以及它们的合金中的一种或更多种，但本公开不限于此。第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上，以分别连接到第一内电极121和第二内电极122，并且可构造为将第一内电极121和第二内电极122与板彼此电连接。第一外电极131和第二外电极132可分别包括第一镀层131c和第二镀层132c，以实现结构可靠性、容易板级封装、相对于外部的耐久性、耐热性和等效串联电阻(esr)中的至少一些。例如，第一镀层131c和第二镀层132c可通过溅射或电沉积形成，但本公开不限于此。例如，第一镀层131c和第二镀层132c可包括但不限于最大量的镍(ni)，并且可以包括铜(cu)、钯(pd)、铂(pt)、金(au)、银(ag)、铅(pb)等以及它们的合金中的一种或更多种。第一外电极131还可包括设置在第一内电极121与第一镀层131c之间的第一基体电极层131a，第二外电极132还可包括设置在第二内电极122与第二镀层132c之间的第二基体电极层132a，并且第一基体电极层131a和第二基体电极层132a与陶瓷主体110的外侧部分地接触。与第一镀层131c和第二镀层132c相比，第一基体电极层131a和第二基体电极层132a可容易地结合到第一内电极121和第二内电极122，并且因此可减小相对于第一内电极121和第二内电极122的接触电阻。第一基体电极层131a可设置在第一外电极131中的第一镀层131c的内部区域中，并且第二基体电极层132a可设置在第二外电极132中的第二镀层132c的内部区域中。例如，第一基体电极层131a可被第一镀层131c和第一导电树脂层131b覆盖，并且第二基体电极层132a可被第二镀层132c和第二导电树脂层132b覆盖，而不是各自暴露在多层陶瓷电子组件100外部。例如，可在陶瓷主体110在长度方向l上的至少一个表面上使用针对包括金属成分的膏的浸渍法或者印刷包括导电金属的导电膏的方法来形成第一基体电极层131a和第二基体电极层132a，或者也可使用片转印法(sheettransfermethod)或焊盘转印法(padtransfermethod)形成第一基体电极层131a和第二基体电极层132a。例如，第一基体电极层131a和第二基体电极层132a可以包括铜(cu)、镍(ni)、钯(pd)、铂(pt)、金(au)、银(ag)、铅(pb)等以及它们的合金中的一种或更多种。第一外电极131和第二外电极132还可分别包括第一导电树脂层131b和第二导电树脂层132b，第一导电树脂层131b设置在第一基体电极层131a与第一镀层131c之间，并且第二导电树脂层132b设置在第二基体电极层132a与第二镀层132c之间。与第一镀层131c和第二镀层132c相比，第一导电树脂层131b和第二导电树脂层132b具有相对高的柔性，因此，可保护多层陶瓷电子组件100免受外部物理冲击或弯曲冲击的影响，并且可吸收在板级封装期间施加的应力或者拉应力，以防止外电极开裂。例如，第一导电树脂层131b和第二导电树脂层132b可以利用包含诸如铜(cu)、镍(ni)、钯(pd)、铂(pt)、金(au)、银(ag)或铅(pb)的导电颗粒的具有高柔性的玻璃或树脂(例如，环氧树脂)形成，以具有高柔性和高导电性。第一外电极131和第二外电极132还可以分别包括第一锡镀层131d和第二锡镀层132d，第一锡镀层131d和第二锡镀层132d分别设置在第一镀层131c和第二镀层132c的外部。第一锡镀层131d和第二锡镀层132d可进一步增强结构可靠性、容易板级封装、相对于外部的耐久性、耐热性和esr中的至少一些。图4是示出根据本公开中的示例性实施例的多层陶瓷电子组件的陶瓷主体的尺寸的侧视图。图5是示出根据本公开中的示例性实施例的多层陶瓷电子组件的外电极的尺寸的侧视图。参照图4，陶瓷主体110可成形为具有至少一个圆角的六面体。从长度方向和厚度方向上的截面观察，陶瓷主体110的在厚度方向上的假想延长线与陶瓷主体110的在长度方向上的假想延长线之间的交点可定义为p。从p到陶瓷主体110的圆角的圆形边界线的起点和终点的直线距离可以分别定义为l1和l2。这里，起点可定义为陶瓷主体110的侧表面开始对角地倾斜的点，并且终点可以定义为陶瓷主体110的上表面或下表面开始对角地倾斜的点。这里，沿着陶瓷主体110的圆形边界线从起点到终点的长度可以定义为cp。cp可以是在长度方向和厚度方向上的截面中的陶瓷主体的圆角的圆形边界线的长度。可通过调节陶瓷主体110的研磨工艺期间的研磨时间来调节cp的尺寸。例如，当研磨时间分别为5分钟、15分钟、25分钟、35分钟、45分钟和55分钟时，cp可以分别是23.52μm、27.03μm、38.42μm、40.87μm、44.11μm和49.27μm。参照图5，在厚度方向上的中心点处的第一基体电极层131a的厚度可被定义为ct1，并且在厚度方向上的中心点处的第二基体电极层132a的厚度可被定义为ct2。关于ct，中心可指的是在厚度方向上观察的中心。上角处的第一基体电极层131a的中心厚度可定义为et1，上角处的第二基体电极层132a的中心厚度可以定义为et2，下角处的第一基体电极层131a的中心厚度可定义为et3，并且下角处的第二基体电极层132a的中心厚度可定义为et4。关于et，中心可指的是在角部的表面的法线方向上观察的中心。第一基体电极层131a和第二基体电极层132a可各自具有厚度偏差。在形成第一基体电极层131a和第二基体电极层132a期间，由于导电膏的流动性、流变性和/或摩擦(mooning)现象，第一基体电极层131a和第二基体电极层132a的角部部分可能朝向第一基体电极层131a和第二基体电极层132a倾斜。因此，ct1和ct2可以是第一基体电极层131a和第二基体电极层132a的最大厚度，并且et1、et2、et3和et4可以是第一基体电极层131a和第二基体电极层132a的最小厚度。通常，当第一基体电极层131a和第二基体电极层132a的平均厚度逐渐减小时，可能在第一基体电极层131a和第二基体电极层132a中的每个的角部中形成孔。由于第一基体电极层131a和第二基体电极层132a变薄而形成的孔可能用作外部水分渗透的路径，以降低耐湿可靠性并且还降低安装可靠性。基于导电膏的流动性、流变性和/或摩擦现象形成角部的孔，因此，当陶瓷主体110的cp增大时，形成角部的孔的频率可以降低。下面的表1示出了根据陶瓷主体110的cp的角部的孔形成频率、安装误差频率和耐湿可靠性误差频率。[表1]cp孔形成频率安装误差频率耐湿可靠性误差频率8μm32/1005/4003/40023μm8/1001/4000/40027μm0/1000/4000/40038μm0/1000/4000/40041μm0/1000/4000/40044μm0/1000/4000/400如上表1中所示，当陶瓷主体110的cp等于或大于27μm时，第一基体电极层131a和第二基体电极层132a可不具有孔。当陶瓷主体110的cp过大时，基于导电膏的流动性、流变性和/或摩擦现象，第一基体电极层131a和第二基体电极层132a的整体厚度可能过大。当第一基体电极层131a和第二基体电极层132a过厚时，为了保持多层陶瓷电子组件的整体尺寸，可能相对减小陶瓷主体。因此，与多层陶瓷电子组件的整体尺寸相比，电容可能减小。当第一基体电极层131a和第二基体电极层132a的平均厚度减小时，多层陶瓷电子组件可具有增强的可靠性和弯曲刚度。因此，根据本公开中的示例性实施例的多层陶瓷电子组件可以以cp不过大的这样的方式设计，因此可具有小型化和高电容。下面的表2示出了根据陶瓷主体110的cp的ct和et。这里，第一基体电极层131a和第二基体电极层132a的位于陶瓷主体110的上表面或下表面上的部分的厚度可以是约8μm至约9μm，但不限于此。[表2]cpctet8μm16.7μm3.2μm23μm16.9μm3.2μm27μm16.8μm3.2μm38μm16.9μm3.5μm41μm17.0μm4.0μm44μm17.6μm4.7μm50μm18.8μm5.6μm如上表2所示，当陶瓷主体110的cp大于41μm时，第一基体电极层131a和第二基体电极层132a的ct和et可能随着cp的增大而迅速增大。因此，当陶瓷主体110的cp在27μm至41μm的范围内时，基体电极层131a和132a可不具有孔并且还可以是薄的。陶瓷主体110的cp可以与ct和/或et具有相关性。也就是说，根据本公开中的示例性实施例的多层陶瓷电子组件可基于上面的表1和表2优化cp/ct或cp/et。在根据本公开中的示例性实施例的多层陶瓷电子组件中，cp/ct可在1.6至2.4的范围内，其中，ct是第一基体电极层131a和第二基体电极层132a中的一个的在厚度方向上的中心点处的厚度。在根据本公开中的示例性实施例的多层陶瓷电子组件中，cp/et可在8.4375至10.25的范围内，其中，et是第一基体电极层131a和第二基体电极层132a中的相应基体电极层的覆盖陶瓷主体的圆角的部分的中心厚度。因此，根据本公开中的示例性实施例的多层陶瓷电子组件还可包括薄的并且没有孔的基体电极，以减少安装误差并提高耐湿可靠性，并且还确保可靠性和弯曲刚度。陶瓷主体110的圆角可成形为球体的1/8，并且陶瓷主体110的cp可以是球体的圆周的1/4倍的长度。因此，根据本公开中的示例性实施例的多层陶瓷电子组件可更精确地优化cp/ct或cp/et，从而极大减小安装误差并极大增强耐湿可靠性。参照图4，陶瓷主体110还可包括：第一保护层，其厚度为lc1，设置在第一内电极121和第二内电极122上；以及第二保护层，其厚度为lc2，设置在第一内电极121和第二内电极122下方。第一保护层和第二保护层可保护陶瓷主体110免受外部冲击的影响。第一保护层和第二保护层可具有大的厚度以确保陶瓷主体110的角部的圆形部分与第一内电极121和第二内电极122之间的间隔。例如，lc1和lc2可各自为大于或等于20μm。因此，cp/lc(lc为lc1或lc2)可在1.35至2.05的范围内。因此，根据本公开中的示例性实施例的多层陶瓷电子组件可确保薄的且没有孔的第一基体电极层131a和第二基体电极层132a，并且还可确保第一内电极121和第二内电极122的可靠性(例如，防止分层和弯曲刚度)。图6是示出形成基体电极层的工艺的示例的示图。参照图6，可将其上涂覆有导电膏90的陶瓷主体110浸渍在基体构件80上的膏基91上。因此，导电膏92可延伸直到陶瓷主体110的上表面和下表面。然后，陶瓷主体110可以设置为远离基体构件80。在这种情况下，由于流动性、流变性和/或摩擦现象，导电膏93和94可朝向陶瓷主体110的侧表面的中心倾斜。这里，当陶瓷主体110的cp过小时，导电膏93和94可能不分布在陶瓷主体110的角部的一部分处。当陶瓷主体110的cp过大时，保留在陶瓷主体110上的导电膏93和94的量可能过大。因此，基体电极层的厚度可能过大。根据本公开中的示例性实施例的多层陶瓷电子组件可以以这样的方式构造：在形成基体电极层的工艺期间，导电膏均匀地保留在陶瓷主体110的角部处，同时，不将导电膏的总量调节为过大。图7是示出根据本公开中的示例性实施例的多层陶瓷电子组件的安装构造的示例的透视图。参照图7，根据本公开中的示例性实施例的其上安装有多层陶瓷电子组件100的板200可包括第一焊料230和第二焊料230，第一焊料230和第二焊料230分别连接到第一外电极131和第二外电极132，并且多层陶瓷电子组件100可电连接到印刷电路板210。例如，印刷电路板210可包括第一电极焊盘221和第二电极焊盘222，并且第一焊料230和第二焊料230可分别设置在第一电极焊盘221和第二电极焊盘222上。当陶瓷主体110的角部被倒圆时，第一焊料230和第二焊料230可填充由于陶瓷主体110的圆角而形成的空间，以稳定地连接到第一外电极131和第二外电极132。随着回流工艺，第一焊料230和第二焊料230可以更紧密地结合到第一外电极131和第二外电极132，在这方面，根据本公开中的示例性实施例的多层陶瓷电子组件100可具有安装可靠性同时具有相对薄的第一外电极131和第二外电极132，因此，可防止第一焊料230和第二焊料230在回流期间断开。如上所述，根据本公开中的示例性实施例，多层陶瓷电子组件可以被构造为具有薄的外电极，并且还可保持基本的耐湿可靠性和外电极的低安装缺陷率。虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员而言将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。当前第1页12